JP2010040787A - プリント配線基板及び該プリント配線基板を有する装置 - Google Patents

Abstract

【課題】 安価な構成で、信号制御系の回路部における電源・ＧＮＤパターンを介した高周波ノイズの相互干渉を抑制し、且つ高周波信号の波形品位を保持しながらパワー系回路からの大電流ノイズが信号制御系へ与えるノイズ干渉を抑制し、且つ断線等によるグランド浮きにより電気的なストレスが回路に印加されることを防止する。
【解決手段】 信号制御系の電源配線及びＧＮＤ配線との対と、パワー系回路の電源配線及びＧＮＤ配線との対とを有し、信号制御系のＧＮＤ配線とパワー系回路のＧＮＤ配線とは、プリント配線基板内で互いに接続されずに独立した配線パターンまたは配線プレーンで構成されており、信号制御系のＧＮＤ配線とパワー系回路のＧＮＤ配線との間は、低周波の大電流を阻止すると共に両端の電位差を所定値以下に制限する制限素子である抵抗器、インダクタンス素子、ダイオード、及び前記制限素子に並列に接続された少なくとも１つの容量性素子であるコンデンサを介して接続されている。
【選択図】 図１

Description

本発明はプリント配線基板及び該プリント配線基板を有する装置に関する。特に、電源パターンや接地（以下、ＧＮＤまたはグランド）パターンに伝導するノイズ干渉が招く回路誤動作等を抑制するためのプリント配線基板及び該プリント配線基板を有する装置に関するものである。

近年の半導体集積回路（以下、ＩＣと称す）は、プロセス技術の微細化等が進み、動作スピードは年々高速化し続けている。動作スピードがより高速化されたＩＣを使用することにより、様々な装置の小型化や高機能化等が図られている。一方、ＩＣの動作スピードが高速化される中で、ＩＣに接続される電源端子、ＧＮＤ端子及び信号端子部の高周波ノイズレベルは増大している。ＩＣの信号端子、電源端子及びＧＮＤ端子に伝播した高周波の電位変動は、ＩＣを搭載するプリント配線基板、ケーブル、及び金属筐体に伝播し、最終的に機器からの輻射ノイズレベルを増大させている。機器からの輻射ノイズを抑制するためには、ＩＣ内部での対策、プリント配線基板での対策、機器でのケーブル這いまわし方法や板金構成を工夫する対策等が施される。

しかし、ケーブル這いまわし方法や板金構成に対策を施すためには、多大な検討時間や機器の大幅なコストアップを招く場合が多いため、一般的には、ＩＣ内部での対策やプリント配線基板での対策を施す方が良い。また、ＩＣ起因で発生した高周波の電位変動がＩＣを搭載するプリント配線基板に伝播した場合には、プリント配線基板に配置される信号制御回路の誤動作を発生させてしまうという課題もあった。このような信号制御回路での誤動作を防止するためには、ＩＣ内部での対策に加えて、プリント配線基板での対策が施されている。

さらに、近年では、ＩＣの動作スピードの高速化が進むに従い、ＩＣ動作時に発生するＧＮＤおよび電源電圧の変動による雑音電圧がＩＣの外部端子部において大きくなっている。その一方、ＩＣの使用動作電圧は益々低下する傾向にあるため、ノイズマージンは減少している傾向となる。つまり、ノイズによる装置の誤動作も大きな問題となってきている。

これらの問題を解決するため、従来、半導体集積回路の内部配線やプリント配線基板における放射ノイズ対策やノイズ耐性等の課題に対しては、配線パターンを一点アースにしたり島状に分岐配線する対策手法が用いられてきた。この分岐配線は、ＫＨｚ以下の低周波帯域ではほぼ０Ωで接続されているが、ＭＨｚ以上の高周波帯域では配線パターンに寄生するインダクタンス成分および直流抵抗成分により分離されているというものである。

例えば、特許文献１では、外部端子用の電源ライン及びＧＮＤラインと、内部回路に電源電圧を供給する内部回路用電源ライン及びＧＮＤラインとをＩＣ内部のパターン上で分割している。これにより、前者で発生したノイズが後者に接続されている内部回路に影響を及ぼさない。

また、特許文献２では、ＩＣ内部の比較的静かな電源レールと比較的雑音の多い電源レールを分離し、且つ低い抵抗値の結合抵抗で部分的に並列結合し寄生インダクタンスを減少させることで部分的に分離している。また、ＩＣ内部の比較的静かな接地レールと比較的雑音の多い接地レールを分離し、且つ低い抵抗値の結合抵抗で部分的に並列結合し寄生インダクタンスを減少させることで部分的に分離している。これにより、比較的静かな電源レールまたは接地レールに接続される出力バッファ回路の出力が許容範囲内に維持される。

このように、ＩＣの内部回路で発生したノイズが他のブロック回路に伝播しないようにするために、特許文献１及び２に示されるようなＩＣ内部で各電源配線間と各ＧＮＤ配線間を分岐配線する技術が提案されている。

しかし、その一方、近年では、ＩＣの規模の増大、高速化等により、特許文献１及び２で提案されたようなＩＣ内部で各電源配線間と各ＧＮＤ配線間を分岐配線するような対策だけでは不十分になってきている。そこで、ＩＣの内部対策とプリント板のパターン配線方法との両側面から対策を施す必要性が高まっている。そこで、次にプリント配線基板のパターン配線方法によるノイズ対策を示す。

特許文献３〜６に例示する技術は、高周波ノイズによる干渉を低減するために、プリント板のパターン配線に対策を施したものである。プリント板の電源パターンやＧＮＤパターンを島状にパターン分離したり、１点アース接続構成でパターン分離したり、分岐したパターン間をインダクタンス素子で接続する等の技術が提案されている。尚、島状のパターン分離や１点アース接続構成の分離は、配線上の高周波分離であるので、正確には分岐という表現となる。これらの構成によれば、プリント配線基板上に搭載されている各ＩＣの電源端子やＧＮＤ端子に発生する高周波の電位変動が他のＩＣの電源端子やＧＮＤ端子へ伝播することが抑制可能となる。

しかしながら、逆に、ＩＣの出力信号の電流リターン経路は、最短のパターン経路が分断されることになるため、高周波成分においては配線インピーダンスが高くなってしまう。高周波成分のインピーダンスが高くなると、高速出力信号の波形品位の低下を招くことがある。つまり、ＩＣの電源端子、ＧＮＤ端子に含まれる高周波ノイズの伝播が抑制されるものの、その代わりに、高速動作する出力信号は、出力信号の高周波成分（ＭＨｚ帯域以上）に関して波形品位が低下してしまうという課題があった。その結果、出力信号部においてディファレンシャルモードによる高周波ノイズが放射されやすくなるという課題も生じていた。

そこで、分岐されたパターン間をバイパスコンデンサで接続する技術が開示されている。近年においては、同じプリント配線基板で＋５Ｖと＋３．３Ｖ電源とが混在していたり、同じ＋３．３Ｖ電源であっても、パワーマネージメントの省エネ要求から電源が数系統に分離されたりするために、電源パターンに不連続な経路が構成されている場合がある。

特許文献７には、このような場合において、高周波電流の帰路を確保するために、分離された電源又は分岐されたＧＮＤパターン間をバイパスコンデンサで接続し、高周波電流のリターン経路を短く確保する技術が開示されている。従来、電源パターンが不連続であるために、高周波信号が浮遊容量等の経路を経由し、帰路電流のループ面積が大きくなっていたことに対し、その帰路電流ループを小さくする経路を確保できるため、不要放射ノイズが低減される。

しかしながら、ＩＣの電源端子、ＧＮＤ端子に含まれる高周波ノイズの伝播を抑制するために、そもそも電源またはＧＮＤパターンの分岐を行っていた箇所に、高周波成分の帰還電流経路を確保できるようにバイパスコンデンサを接続する構成としている。つまり、島状に分離していた電源又はＧＮＤパターンについて、高周波成分に関しては、分離を弱めるように機能するバイパスコンデンサを部分的に追加したこととなる。その結果、もともと課題とされていたＩＣの電源端子、ＧＮＤ端子に含まれる数十ＭＨｚ以上の高周波ノイズの伝播は、追加したバイパスコンデンサに応じて、逆に悪化する方向に戻ってしまう。つまり、トレードオフ関係となる。従って、高周波ノイズの伝播を問題にならないレベルに抑制しつつ、且つ高速信号の波形品位も要求レベルに保持するためには、高周波電流のリターン帰路を確保するコンデンサをバランスの良い数量で且つ適所に配置しなければならないという困難さを伴っていた。
特開平５−２９１５１１号公報 特開平５−２８３５９７号公報 特開平５−１３９０９号公報 特開平１０−４１６２９号公報 特開平１１−３４０６３０号公報 特開２００１−２７４５５８号公報 特開平１１−２６１２３８号公報

上記説明した従来例は、配線パターンを一点アースや島状に分岐する等して配線したことにより、配線パターンの高周波インピーダンスを利用して高周波帯域で分離する。そして、主にＭＨｚ帯域以上の周波数帯域で生じたノイズ電圧の伝播によるノイズ干渉を抑制可能としていた。しかしながら、ＫＨｚ帯域以下の周波数帯域で且つ大電流が流れた場合に生じたノイズ電圧の伝播は抑制困難であり、回路誤動作等の課題が発生する。

一方、低周波帯域での干渉を抑制するためには、ノイズ干渉が懸念される配線パターンを互いに接続せず分離し、各パターンを独立に構成する。この場合には、どちらかのＧＮＤが検査工程、製造上のトラブルや断線等によって、装置のＧＮＤから非接続状態となった場合に課題が生じる。ＧＮＤの片浮き状態が発生した場合には、通常時には発生しない経路に電流が流れたり、通常時に存在しない電位が回路に印加されることとなり、電気的なストレスを与えてしまう。

以下、この課題に対して、更に詳細に説明する。尚、上述の従来例は、その説明の中で「分離」という言葉を用いて説明している場合が多いけれども、実際にはプリント配線基板の配線パターンは接続されているので、正確に表現すると「分岐」や「高周波分離」等であって、低周波帯域では分離されていない。

上述の従来例は、一般的に＋５Ｖや＋３．３Ｖ、昨今ではより低電圧の＋２．５Ｖ、＋１．８Ｖ電源等を用いた信号制御系の電子回路において、各電子回路がプリント配線基板を介してさまざまなノイズ干渉を引き起こしてしまう課題と対策等を示した。

この類の信号制御系のノイズ問題は、主にノイズ成分がＭＨｚ帯域以上の高周波であることにより、プリント配線基板パターンの配線インダクタンスが無視できない状態となる。その結果、雑音電圧が生じて様々な箇所へ伝播し、複雑化している課題である。従って、同じプリント配線基板上では、ノイズ干渉を回避したい箇所でプリント配線基板のＧＮＤパターンを一点アースや島状に分岐し、配線パターンの高周波インピーダンスを利用して高周波帯域で分離配線するというものであった。逆に、高周波の電流経路を低インピーダンスで確保したい場合には、バイパスコンデンサを配置するというものである。信号やノイズの高周波成分に関してのみパターン配線やインダクタンス素子等で分離し、一方の低周波帯域では配線パターンで接続することにより、プリント配線基板上のＧＮＤ電位全体を均一に安定保持させるものである。

上述の信号制御系においては、仮に低周波帯域のノイズが生じていた場合でも、配線パターンのインピーダンスは非常に小さいためパターン配線起因で問題が生じるものではなかった。しかしながら、数Ａレベルの大電流が流れるパワー系の低周波ノイズが混在してしまった場合には、このノイズ成分の電流値が大きいという別の要因により、プリント配線基板パターンの配線インダクタンスが無視できない状態となる。その結果、雑音電圧が生じてしまうという課題があった。

例えば、レーザビームプリンタ等に搭載されているプリント配線基板では、＋３．３Ｖ信号制御系と＋２４Ｖパワー系の回路が一般的に同じプリント配線基板に搭載されている。＋２４Ｖ系には、モータを駆動する数十ＫＨｚ帯域での駆動電流が供給されており、数Ａレベルの大電流が流れることでＫＨｚ帯域での雑音電圧が発生する場合がある。つまり、周波数が低くても、大電流であるがために、ＫＨｚ帯域の配線インピーダンスを無視できず雑音電圧が発生してしまう。特に、モータの起動時にはさらに大きな起動電流が＋２４Ｖ系の配線に流れるので、より大きなノイズがＧＮＤパターンにも発生してしまう。

従って、＋３．３Ｖ系のＧＮＤと＋２４Ｖ系のＧＮＤを分岐せずに同じプリント配線基板上でベタパターンを形成した場合には、この＋２４Ｖ系に流れる大電流によって＋３．３Ｖ系回路のＧＮＤ電位も大きく揺らされることになる。また、一点アース構成で＋３．３Ｖ系のＧＮＤパターンと＋２４Ｖ系のＧＮＤパターンを分岐してパターン配線していた場合においても、ＫＨｚ帯域では０Ωに近い低インピーダンスで接続されている。そのため、配線パターン経由で伝播するＫＨｚ帯域でのノイズ干渉は抑制できず、＋３．３Ｖ系回路のＧＮＤ電位が＋２４Ｖ系の大電流ノイズで大きく揺らされることになる。このように＋３．３Ｖ系ＧＮＤの電位がノイズで揺らされると、信号制御回路に誤動作が生じる原因となる。例えば、電源電圧とＧＮＤ間の電位差をモニタしているリセット回路が誤動作してしまったり、ＣＰＵのＡ／Ｄ入力電位等が正しい値を検知できなくなる。

そこで、従来は、数百μＦ程度の大容量電解コンデンサを＋３．３Ｖ電源と＋３．３Ｖ系ＧＮＤ間に追加で搭載する等の対策を実施していた。しかしながら、部品サイズが大きい上に配置スペースも必要とされ、且つコストアップが生じる。さらに、その効果はノイズ干渉のレベルを低減する程度でしかなかった。また、抑制効果を大きくするためにはさらに大容量の電解コンデンサを要するため、更なるプリント配線基板上の配置スペースの確保を必要とするとともに、更なるコストアップが生じる。

また、レーザビームプリンタには、他にも大電流であるがゆえに生じる同様のノイズ干渉問題がある。レーザビームプリンタは、ユーザがプリンタのドア開閉を行った際に、安全性の観点からインタロックスイッチを介して＋２４Ｖの供給を遮断する回路が構成されているものがある。このインタロックスイッチのオフ／オン動作時には、スイッチの上流から下流の回路に構成された電解コンデンサ等に５０Ａ〜１００Ａ程度の大きな突入電流が流れる。そして、非常に大きな突入電流が流れるため、ＧＮＤパターンの電位が大きく浮き上がってしまうという現象が生じる。この突入電流の大きさは、インタロックスイッチの下流に設けられた電解コンデンサの容量に応じて増減される。

近年、このインタロックスイッチの下流に設けられた回路規模の増大、例えば、モータ数の増加、モータ負荷容量の増加、高圧電源基板の高圧回路数の増加等に伴い、＋２４Ｖ系回路に搭載される電解コンデンサの容量が増加している。つまり、電解コンデンサの容量が増加するとともに、突入電流起因によって発生するノイズレベルも増大する。例えば、インタロックスイッチの突入電流で＋３．３Ｖと＋３．３ＶＧＮＤ間の電位変動による誤動作が生じないように抑制するためには、１００ＫＨｚで０．０１〜０．０２Ω程度の低インピーダンスとなるような電解コンデンサが必要とされる。

そこで、上述した＋２４Ｖ系の大電流に起因するノイズ問題を回避するためには、＋３．３Ｖの信号制御系と＋２４Ｖのパワー系のＧＮＤ配線をプリント配線基板上で互いに独立して配線する構成が考えられる。しかし、この場合には、次の問題が生じる。＋２４Ｖ系のパワー回路は、＋３．３Ｖ系の制御回路により動作を制御されているため、＋３．３Ｖ系回路と＋２４Ｖ系回路は相互に接続されるインタフェースを有している。従って、どちらかのＧＮＤが検査工程や製造上のトラブルや断線等によって、装置のＧＮＤから非接続状態となった場合には、ＧＮＤの片浮き状態が発生する。そのため、通常時には発生しない経路に電流が流れたり、通常時に存在しない電位が回路に印加されることとなり、電気的なストレスを与えてしまう。その結果、電気的なストレスを受けた回路部が損傷してしまうという懸念があった。また、一部の回路部が損傷してしまった場合には、非接続状態となっていたＧＮＤ接続部を正常に接続して復帰させた場合においても、プリンタ装置が修復しないという課題もあった。

本発明は、上記従来例に鑑みてなされたもので、安価な構成で、信号制御系の回路部における電源パターンやＧＮＤパターンを介した高周波ノイズの相互干渉を抑制するプリント配線基板を提供する。且つ、高周波信号の波形品位を保持しながら、モータ等のパワー系回路からの大電流ノイズが信号制御系へ与えるノイズ干渉を抑制するプリント配線基板を提供する。且つ、プリント配線基板の検査工程や製造上のトラブルや断線等によってどちらかのＧＮＤがオープン状態になった場合にも、信号制御系回路とパワー系回路の相互インタフェース部での電気的なストレスの印加を防止するプリント配線基板を提供する。本発明は、特に、単層、２層の種類のプリント配線基板に対して効果的に適応可能である。

また、分離された島状ＧＮＤの間をバイパスするコンデンサについて、複数のパワー系負荷の帰還電流が特定のコンデンサに集中すると特定経路の高周波での電位差が増加してしまう問題がある。それを解決するため複数のコンデンサの分散配置を提案する。

更に、上記プリント配線基板を備える装置を提供する。

上記目的を達成するために、本発明のプリント配線基板は以下の構成からなる。

第１系統及び第２系統を含む少なくとも２系統の直流電源を供給する電源供給装置から前記少なくとも２系統の直流電源が供給され、作動電流が流れて機械的に作動する手段または機械的な作動によって作動電流が流れる手段を有する作動装置に、前記第１系統の直流電源により発生する制御信号と前記第２系統の直流電源により発生する作動電流とを供給するように構成されたプリント配線基板であって、前記第１系統の電源配線と前記第１系統のＧＮＤ配線との対と、前記第２系統の電源配線と前記第２系統のＧＮＤ配線との対とを有し、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とは、前記プリント配線基板内で互いに接続されずに独立した配線パターンまたは配線プレーンで構成されており、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間は、低周波の大電流を阻止すると共に両端の電位差を所定値以下に制限する制限素子及び前記制限素子に並列に接続された少なくとも１つの容量性素子を介して接続されていることを特徴とする。

また、本発明の装置は以下の構成からなる。

電源配線が配線パターンまたは配線プレーンで少なくとも２系統に独立または分岐され、ＧＮＤ配線が配線パターンまたは配線プレーンで接続された、第１系統及び第２系統を含む少なくとも２系統の直流電源を供給する電源供給部と、前記少なくとも２系統の直流電源が供給されるプリント配線基板と、前記電源供給装置と前記プリント配線基板とを接続する線材と、作動電流が流れて機械的に作動される手段または機械的な作動によって作動電流が流れる手段を有する作動部とを備えた装置において、前記プリント配線基板が、前記第１系統の電源配線と前記第１系統のＧＮＤ配線との対と、前記第２系統の電源配線と前記第２系統のＧＮＤ配線との対とを有し、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とは、前記プリント配線基板内で互いに接続されずに独立した配線パターンまたは配線プレーンで構成されており、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間は、低周波の大電流を阻止すると共に両端の電位差を所定値以下に制限する制限素子及び前記制限素子に並列に接続された少なくとも１つの容量性素子を介して接続されていることを特徴とする。

本発明によれば、パワー系回路で発生したＧＮＤの電位変動がプリント配線基板上のパターンを介して信号制御系回路に伝播するのを安価な構成で抑制可能となる。且つ、信号制御系回路とパワー系回路で相互に接続されるインタフェース部は、波形品位を損なうことなく高速な信号の送受信を行うことも同時に可能となる。且つ、プリント配線基板の検査工程、製造上のトラブルや断線等によってどちらかのＧＮＤがオープン接続状態になった場合にも、信号制御系回路とパワー系回路の相互インタフェース部での電気的なストレスの印加を防止することが可能となる。

以下、添付図面を参照して本発明の好適ないくつかの実施形態について、さらに具体的かつ詳細に説明する。以下に説明するプリント配線基板の例は、ＡＳＩＣやＣＰＵ等を搭載した信号制御系回路部とモータ等の数Ａ程度以上の電流が流れるパワー系回路とが混在されたものである。また、かかるプリント配線基板を有する装置としてレーザビームプリンタを代表させて説明する。しかしながら、本発明は、数ＭＨｚ以上の高周波帯域で動作する信号制御系回路と数Ａ以上の電流が流れるパワー系回路が混在するプリント配線基板という条件下のあらゆるプリント配線基板、またそれを有する装置に適用可能である。これらも本発明の範囲に含まれる。

［実施形態１］
実施形態１に従うプリント配線基板は、ＡＳＩＣやＣＰＵ等を搭載した信号制御系回路部とモータ等の数Ａ程度以上の電流が流れるパワー系回路部とが混在したプリント配線基板である。すなわち、プリント配線基板には、第１系統及び第２系統を含む少なくとも２系統の直流電源を供給する電源供給装置から前記少なくとも２系統の直流電源が供給される。そして、プリント配線基板からは、作動電流が流れて機械的に作動する手段または機械的な作動によって作動電流が流れる手段を有する作動装置に、前記第１系統の直流電源により発生する制御信号と前記第２系統の直流電源により発生する作動電流とを供給される。

そして、信号制御回路部用のＧＮＤ配線パターンとパワー系回路部用のＧＮＤ配線パターンとを、プリント配線基板内の配線パターンまたは配線プレーンでは互いに独立して構成することを特徴とする。且つ、抵抗器及び抵抗器と並列に接続されたバイパスコンデンサを用いて各ＧＮＤパターン間を接続することを特徴とする。

ここで、バイパスコンデンサは、高周波の制御信号の帰還ルートを短縮して波形品位を維持するための容量性素子として機能する。また、抵抗器は、パワー系回路部用ＧＮＤに発生する低周波大電流の信号制御系回路部用ＧＮＤへの影響を阻止すると共に、パワー系回路部用ＧＮＤと信号制御系回路部用ＧＮＤとの電位差となる両端の電位差を所定値以下に制限する制限素子として機能する。

＜実施形態１のプリント配線基板を含む装置の回路構成例＞
図１は、実施形態１のプリント配線基板を含む装置の構成の一例としての、画像形成装置の一種であるレーザビームプリンタのユニット構成及びＧＮＤ接続構成を部分的に示したものである。

図１の装置は、装置を動作させるための電源電圧を電源インレットから生成する電源ユニット１０と、プリンタエンジンの制御中枢となるエンジンコントローラ１１と、モータユニット１２とで構成される。

ここで、電源ユニット１０が電源供給装置あるいは電源供給部に対応する。また、エンジンコントローラ１１がプリント配線基板に対応する。また、モータユニット１２が作動装置あるいは作動部に対応する。

説明の便宜上、パワー系回路としてモータユニット１２を１つ接続した構成を例示し、その他のパワー系回路の構成等は省略している。なお、制御信号を生成して伝達する信号制御系回路としては、ＭＨｚ帯域以上の基本波成分を備えた信号回路、Ａ／Ｄコンバータ回路、Ｄ／Ａコンバータ回路、マイクロコントローラ、ＡＳＩＣ等を含み、その電源供給を行う。なお、信号制御系回路としては、信号回路、Ａ／Ｄコンバータ回路、Ｄ／Ａコンバータ回路、マイクロコントローラ、ＡＳＩＣのいずれかを含む回路であってもよい。また、パワー系回路である大電流回路は、ＫＨｚ帯域の基本波成分を備えた回路であって、モータ、アクチュエータ、開閉動作するスイッチの下流に容量性素子が構成される回路を含み、その電力供給を行う。

また、電源ユニット１０とエンジンコントローラ１１とは、それぞれの電源及びＧＮＤが線材で互いに接続されており、この線材に寄生するインダクタンス成分および直流抵抗成分をＬ１２、Ｌ２２、Ｌ３２、Ｌ４２として簡易的に示している。Ｌ５１、Ｌ３７、Ｌ４７は、同様に、エンジンコントローラ１１とモータユニット１２との間を接続する線材に寄生するインダクタンス成分および直流抵抗成分を簡易的に示したものである。なお、以下の図面において説明される制御信号あるいはＧＮＤを接続する線材３１，３２，３５，３６が示されている。

電源ユニット１０では、信号制御系回路の電源電圧としての＋３．３Ｖと、パワー系回路の駆動用としての＋２４Ｖとが生成される。尚、＋３．３Ｖと＋２４Ｖでなくとも、信号制御系回路用とパワー系回路部用の電源電圧が異なる経路でエンジン内部に供給される電気システムの構成であれば、電圧値は他のものであっても良い。但し、一般的にはＣＰＵ等を構成する信号制御系は＋５Ｖ以下で動作させるものが多く、モータ等の駆動源としては＋１２Ｖ以上で動作させるものが多い。また、図１には２系統の電源が示されるのみであるが、信号制御系回路用とパワー系回路部用の電源を含むものであれば、３系統以上の電源であってもよい。

なお、説明の便宜上、電源ユニット１０では、コンバータ回路のブロック図等を省略する。図１では、＋３．３Ｖ出力部の電解コンデンサＣ１と、電源電圧＋３．３Ｖと、＋３．３Ｖ系のＧＮＤとしてのＳＧＮＤ１と、＋２４Ｖ出力部の電解コンデンサＣ２と、電源電圧＋２４Ｖと、＋２４Ｖ系のＧＮＤとしてのＰＧＮＤ１のみを示す。Ｌ１１、Ｌ２０、Ｌ２１、Ｌ３１、Ｌ４０、Ｌ４１は、電源ユニット１０における配線パターンの寄生インダクタンス及び直流抵抗成分を簡易的に示したものである。また、ＳＧＮＤ１とＰＧＮＤ１は、本実施形態の装置の基準接地点としてフレームＧＮＤ（ＦＧ）に接続されている。

エンジンコントローラ１１は、＋３．３Ｖ系の電源電圧が接続される回路２０と、＋２４Ｖ系の電源電圧が接続される回路２１とで構成される。

回路２０は、エンジン各部の動作制御を行うＣＰＵ等から構成されており、モータを制御する入出力信号のポートを備えている。また、回路２０はＳＧＮＤ２に接続され、ＳＧＮＤ２はＧＮＤ電位として電源ユニット１０のＳＧＮＤ１と線材３５で接続されている。回路２１は、ＰＧＮＤ２に接続され、ＰＧＮＤ２はＧＮＤ電位として電源ユニット１０のＰＧＮＤ１と線材３６で接続されている。

ＳＧＮＤ２とＰＧＮＤ２とは、エンジンコントローラ１１上のパターン配線では接続されず、並列に接続された抵抗器Ｒ１０及びコンデンサＣ１０を介して互いに接続されている。Ｌ１３、Ｌ２５、Ｌ２６、Ｌ３３、Ｌ３４、Ｌ４５、Ｌ４６は、プリント配線基板における配線パターンの寄生インダクタンス及び直流抵抗成分を簡易的に示したものである。また、コンデンサＣ２０、Ｃ２１は、それぞれエンジンコントローラ１１において＋３．３Ｖの電源電圧、＋２４Ｖの電源電圧を維持する働きをする。

モータユニット１２は、モータ２２と、モータの駆動及び制御を行うモータ駆動制御回路２３とから構成され、インタロックスイッチＳＷ１を介して＋２４Ｖの電源電圧が供給される。また、モータユニット１２は、ＰＧＮＤ３に接続され、ＰＧＮＤ３はＧＮＤ電位としてエンジンコントローラ１１のＰＧＮＤ２と線材３２で接続される。＋２４Ｖの電源ラインとＰＧＮＤ３間には、電解コンデンサＣ３が構成されている。モータ制御駆動回路２３は、エンジンコントローラ１１の＋３．３Ｖ系で動作する回路２０の制御信号によって線材３１を介して制御される。

＜実施形態１のプリント配線基板を含む装置の回路パターンの構成例＞
図２Ａは、図１で示した装置の回路構成を実現する、プリント配線基板のＧＮＤパターン配線例を模式的に示したものである。なお、図１と同様の要素には同じ参照番号が付されている。

回路２０に含まれる代表的な半導体素子の例として、ＣＰＵ２０ａを示している。線材３５と線材３６とは、電源ユニット１０とエンジンコントローラ１１とを接続するＧＮＤ線である。線材３２は、エンジンコントローラ１１とモータユニット１２とを接続するＧＮＤ線である。線材３１は、エンジンコントローラ１１とモータユニット１２とを接続する制御信号線である。

また、本実施形態における、ＳＧＮＤ２とＰＧＮＤ２とを接続する、並列に接続された抵抗器Ｒ１０及びコンデンサＣ１０は、抵抗器Ｒ１０が抵抗器８１で示され、コンデンサＣ１０がコンデンサ６１〜６９で示されている。

抵抗器８１のエンジンコントローラ１１のプリント配線基板での配置において、抵抗器８１は線材３５及び３６のプリント配線基板への接続点の近傍に配置される。これは、線材３５または３６の断線や接触不良によっても、ＳＧＮＤ２及びＰＧＮＤ２を接地電圧に維持するためである。プリント配線基板の検査工程、製造上のトラブルや断線等によってどちらかのＧＮＤがオープン接続状態になった場合に、抵抗器８１に電流が流れる。抵抗器８１を流れる電流に高周波成分が含まれている場合には、抵抗器を線材３５及び３６の近傍に配置し、配線パターンによるインピーダンスの影響を低く抑制すれば、高周波電流が配線パターンに流れることによって発生する電位差を低減することができる。また、抵抗器８１を線材３５及び３６近傍に配置することにより、回路２０と物理的に離した配置となる。その結果、回路２０に印加される高周波成分の電気的ストレスも低減される。

また、抵抗器Ｒ１０の抵抗値は、抵抗器Ｒ１０で生じる電圧降下が前記プリント配線基板に搭載される回路の誤動作を防止する第１抵抗値以上に選定される。且つ、第１系統または第２系統のＧＮＤ配線のいずれか一方が電源供給装置のＧＮＤ配線と非接続となる状態において、抵抗器Ｒ１０の両端に生じる電位差が第１系統と第２系統の電源電圧の低い方の電圧以下となる第２抵抗値以下に選定される。この場合に、図２Ａの抵抗器８１の抵抗値は、ＳＧＮＤ２とＰＧＮＤ２との電位差が所定値以上に大きくならないように制限する値に、ＳＧＮＤ２をＰＧＮＤ２の低周波の大電流の影響から遮断する値に選定されることが望ましい。また、抵抗器は１ケである必要はなく、複数個配置しても良い。但し、抵抗器の数の拡張時には、全抵抗器の並列接続のトータル抵抗値が、抵抗器Ｒ１０の上記抵抗値の条件を満たすことは必須である。

一方、コンデンサ６１〜６９のエンジンコントローラ１１のプリント配線基板での配置において、コンデンサ６８及び６９は線材３２のプリント配線基板への接続点の近傍に配置される。特に、コンデンサ６８は線材３２を介した制御信号のモータユニット１２からの帰還ルートが短くなる位置に配置されて、制御信号の波形品位を維持する。なお、図２Ａには、９つのコンデンサ６１〜６９が示されているが、コンデンサの数と配置はエンジンコントローラ１１のプリント配線基板の面積やＳＧＮＤ２とＰＧＮＤ２のプリントパターンのデザインによって、適切な数と配置が決定される。

また、コンデンサＣ１０の容量値は、そのインピーダンスが、数ＭＨｚ〜１００ＭＨｚ帯域で０．０１〜０．５Ω程度となるものの、ＫＨｚ帯域では１０Ω程度以上のインピーダンスとなるように選定される。例えば、チップ型のセラミックコンデンサ１０００ｐＦ〜０．１μＦが選定されている。この場合に、図２Ａのコンデンサ６８の容量値は、特に、数ＭＨｚ〜１００ＭＨｚ帯域での制御信号の帰還ルートでの遅延を無くす値に選定されることが望ましい。また、他のコンデンサ６１〜６７，６９、あるいは上述のようなコンデンサの数の拡張時には、それぞれの配置に対応して容量値が選定される。なお、全コンデンサの並列接続のトータル容量値が、コンデンサＣ１０の上記容量値の条件を満たすことは必須である。

＜実施形態１のプリント配線基板を含む装置の回路パターンの拡張例＞
上記図１及び図２Ａでは、パワー系回路としてモータユニット１２のみをエンジンコントローラ１１に接続した例を示した。しかし、その他にもパワー系回路を搭載した複数のパワー系ユニットがエンジンコントローラ１１に接続された場合の一例を、図２Ｂに示す。図２Ｂにおいて、図２Ａと同様の機能を果たす要素には同じ参照番号が付されている。

図２Ｂでは、モータユニット１２と同様に、パワー系ユニット１３〜１５がエンジンコントローラ１１と線材５３〜５８でそれぞれ接続されている。線材５４、５６、５８は、モータユニット１２の線材３２と同様にエンジンコントローラ１１のＰＧＮＤ２に接続される。線材５３、５５、５７は、モータユニット１２の線材３１と同様に、エンジンコントローラ１１の制御系回路に接続される信号線である。

各パワー系ユニット１３、１４、１５の線材が接続されるエンジンコントローラ１１上では、線材の接続個所の近傍にコンデンサ７４，７５、コンデンサ７２，７３、コンデンサ７０，７１がそれぞれ接続されている。

エンジンコントローラ１１に複数のパワー系ユニットが接続された場合であっても、各パワー系ユニット毎に、より短い経路のパターン配線を介して高周波成分の帰還電流が流れるように、ＳＧＮＤ２とＰＧＮＤ２をコンデンサで接続している。そのため、帰還電流が流れる経路で生じる雑音電圧が小さく抑制されて、高速信号の波形品位を良好に保持することが可能となる。

なお、エンジンコントローラ１１に複数のパワー系ユニットが接続された場合の各抵抗器の配置と抵抗値や各コンデンサの配置と容量値も、上記１つのパワー系ユニットが接続された場合と同様の選定が可能である。

＜実施形態１のプリント配線基板を含む装置の動作例及びその作用効果＞
以下に、実施形態１のプリント配線基板を含む装置の動作例及びその作用効果を詳細に説明する。なお、エンジンコントローラ１１に１つのモータユニット１２のみを接続した図２Ａの例も、複数のパワー系ユニット１２〜１５を接続した図２Ｂの例も、素子の数や配置及び各素子の特性値の選定に差異があるが、その動作原理や作用効果は同様である。

＜実施形態１でノイズ干渉を抑制する例＞
まず、本実施形態のエンジンコントローラ１１がノイズ干渉を抑制する効果について説明する。尚、説明の便宜上、図１及び図２に示した本実施形態のエンジンコントローラ１１を、従来のエンジンコントローラと対比させながら説明する。

（従来の高速信号の波形品位及び放射ノイズ）
図９及び図１０に、従来のエンジンコントローラ１１１の具体的な接続回路例を示す。図９及び図１０においては、既に図１及び図２において説明した内容と同じ構成要素や信号には同じ参照番号や参照記号を付し、その説明は省略する。

図９に示すように、従来のエンジンコントローラ１１１は、＋３．３Ｖ信号制御系のＳＧＮＤ２と＋２４Ｖパワー系のＰＧＮＤ２とが一点アース構成等によるパターンの分岐配線で接続されていた。回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、ＰＧＮＤ３を介した経路で帰還電流が戻っていく。この帰還電流は、線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１１１の寄生インダクタンスＬ４６、Ｌ４４、Ｌ２４を介して回路２０に戻る。

図１０の模式図を用いて説明すると、ＣＰＵ２０ａから出力された制御信号は、線材３１を介してモータユニット１２に搭載されるモータ制御駆動回路２３に入力される。そして、図１０に破線で示すように、モータユニット１２のＰＧＮＤ３から線材３２を介してエンジンコントローラ１１１のＰＧＮＤ２に帰還電流が流れていく。ＰＧＮＤ２に流れてきた帰還電流は、ＰＧＮＤ２とＳＧＮＤ２が接続される一点アース部を介してＳＧＮＤ２に流れ、このＳＧＮＤ２のパターン配線を介した経路でＣＰＵ２０ａへと電流が戻っていく。

つまり、従来のエンジンコントローラ１１１では、高速信号の帰還電流がプリント配線基板上で分岐配線されたＧＮＤパターンのそれぞれを経由して戻るため、帰還電流の流れる経路が長くなる。そのため、配線パターンに寄生されるインダクタンスの影響が増大してしまっていた。その結果、数ＭＨｚ程度以上の高速信号の場合には、波形品位が乱れてしまい、ディファレンシャルモードでの高周波ノイズの放射が生じる等の問題があった。

（本実施形態における高速信号の波形品位及び放射ノイズ）
本実施形態のエンジンコントローラ１１は、図１及び図２Ａに示すように、ＳＧＮＤ２とＰＧＮＤ２とがエンジンコントローラ１１内のパターン配線では非接続状態であり、且つ並列接続された抵抗器Ｒ１０及びコンデンサＣ１０を介して接続されている。回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、ＰＧＮＤ３を介した経路で帰還電流が戻っていく。

図３Ａに、この帰還電流の経路を太線で示す。帰還電流は、ＰＧＮＤ３から線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１１の寄生インダクタンスＬ４６を介してコンデンサＣ１０へと流れていく。コンデンサＣ１０は、数ＭＨｚ〜１００ＭＨｚ程度の周波数帯域で低インピーダンス（０．０１〜０．５Ω程度）となるように選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ１０を介してＳＧＮＤ２へと高周波電流として流れ、寄生インダクタンスＬ２６を介して回路２０に戻る。

図２Ａの模式図を用いて説明すると、ＣＰＵ２０ａから出力された制御信号は、線材３１を介してモータユニット１２に搭載されるモータ制御駆動回路２３に入力される。そして、モータユニット１２のＰＧＮＤ３から線材３２を介してエンジンコントローラ１１のＰＧＮＤ２に帰還電流が戻っていく。ＰＧＮＤ２に流れてきた帰還電流は、ＰＧＮＤ２とＳＧＮＤ２間に接続されるコンデンサ６８を介することによって、短いパターン経路でＳＧＮＤ２及びＣＰＵ２０ａに戻っていく。

つまり、本実施形態のエンジンコントローラ１１では、より短い経路のパターン配線を介して高周波成分の帰還電流が流れるように、＋３．３Ｖ信号制御系のＳＧＮＤ２と＋２４Ｖパワー系のＰＧＮＤ２をコンデンサで接続している。そのため、帰還電流が流れる経路で生じる雑音電圧が小さく抑制されて、高速信号の波形品位を良好に保持することが可能となる。その結果、高速の信号線からディファレンシャルモードで放射されていた高周波ノイズを抑制することが可能となる。

＜実施形態１で大電流の流れを阻止する例＞
次に、モータの起動電流やインタロックスイッチＳＷ１のオフ／オン動作時等において、ＫＨｚ帯域の大電流が流れた場合について説明する。以下では、インタロックスイッチのオフ／オンによる大電流が流れる場合の例を用いて説明する。

（従来のＫＨｚ帯域の大電流）
図９に示す従来のエンジンコントローラ１１１で、インタロックスイッチＳＷ１がオフ状態からオンする。そうすると、電源ユニット１０の電解コンデンサＣ２からエンジンコントローラ１１１を介して、モータユニット１２の電解コンデンサＣ３に急速に電荷がチャージアップされる。このチャージ電流は、モータユニット１２のＰＧＮＤ３から寄生インダクタンスＬ４７、Ｌ４６、Ｌ４４、Ｌ４３、Ｌ４２、Ｌ４１を介して、電源ユニット１０の電解コンデンサＣ２に戻っていく。寄生インダクタンスＬ４１〜Ｌ４７は、パターン配線長やパターン幅、線径や線長にも依るが、ＫＨｚ帯域でそれぞれ数ｍΩ〜数十ｍΩ程度のインピーダンスとなる。従って、インタロックスイッチＳＷ１のオンによるラッシュ電流（１００μｓ程度に）が１００Ａ流れた場合には、１Ｖ〜数Ｖ程度の電位がエンジンコントローラ１１１のＰＧＮＤ２に発生する。

一方、このＰＧＮＤ２は、一点アース構成等でＳＧＮＤ２にパターン接続されているため、＋３．３Ｖ系回路のＧＮＤ電位と数ｍΩ〜数十ｍΩ程度のインピーダンスで接続されていることとなる。つまり、インタロックスイッチＳＷ１のオンによるラッシュ電流は、一点アース部を介して、寄生インダクタンスＬ２３、Ｌ２２、Ｌ２１、Ｌ２０、Ｌ４０を介した経路でも電源ユニット１０の電解コンデンサＣ２に流れていくこととなる。従って、インタロックスイッチＳＷ１のラッシュ電流によって、＋３．３Ｖ系のＳＧＮＤ２のＧＮＤ電位も上昇させてしまうこととなる。

この時、＋３．３Ｖ系の電源電圧部は＋３．３Ｖ電位を保持しているため、＋３．３Ｖ電源とＳＧＮＤ２との間の電位差が減少し、その結果、＋３．３Ｖ系回路部の信号制御において、回路誤動作等を招いてしまうこととなる。例えば、＋３．３Ｖ電源電圧とＧＮＤ間の電位差をモニタしているリセット回路が誤動作してしまったり、ＣＰＵ２０ａのＡ／Ｄ入力電位等が正しい値を検知できなくなる。この誤動作を防止するために、従来は、＋３．３Ｖ電源とＳＧＮＤ２間に大容量の電解コンデンサを搭載する等の対策が行われていた。しかし、基板の実装スペース、コストアップを生じてしまう等の問題がある。

（本実施形態におけるＫＨｚ帯域の大電流）
図１に示す本実施形態のエンジンコントローラ１１で、インタロックスイッチＳＷ１がオフ状態からオンされる。すると、電源ユニット１０の電解コンデンサＣ２からエンジンコントローラ１１を介して、モータユニット１２の電解コンデンサＣ３に急速に電荷がチャージアップされる。このチャージ電流は、モータユニット１２のＰＧＮＤ３から寄生インダクタンスＬ４７、Ｌ４６、Ｌ４５、Ｌ４２、Ｌ４１を介して、電源ユニットの電解コンデンサＣ２に戻っていく。寄生インダクタンスＬ４１、Ｌ４２、Ｌ４５、Ｌ４６、Ｌ４７は、パターン配線長やパターン幅、線径や線長にも依るが、ＫＨｚ帯域でそれぞれ数ｍΩ〜数十ｍΩ程度のインピーダンスとなる。従って、インタロックスイッチＳＷ１のオンによるラッシュ電流（１００μｓ程度の）が１００Ａ流れた場合には、１Ｖ〜数Ｖ程度の電位がエンジンコントローラ１１のＰＧＮＤ２に発生する。

一方、このＰＧＮＤ２と＋３．３Ｖ系のＳＧＮＤ２は、プリント配線基板の配線パターンでは接続されず、コンデンサＣ１０と抵抗器Ｒ１０を介して接続されている。コンデンサＣ１０のインピーダンスは、数ＭＨｚ〜１００ＭＨｚ帯域で０．０１〜０．５Ω程度となるものの、ＫＨｚ帯域では１０Ω程度以上のインピーダンスとなるようなコンデンサである。例えば、チップ型のセラミックコンデンサ１０００ｐＦ〜０．１μＦが選定されている。また、抵抗器Ｒ１０も数Ω程度以上となる抵抗器が選定されている。つまり、ＫＨｚ帯域では、ＳＧＮＤ２を介して電解コンデンサＣ２に戻る電流経路のインピーダンスの方がＰＧＮＤ２から直接電解コンデンサＣ２に戻る電流経路のインピーダンスより高くなっている。従って、インタロックスイッチＳＷ１のラッシュ電流は、エンジンコントローラ１１のＳＧＮＤ２を介した経路、つまり寄生インダクタンスＬ２６，Ｌ２５、Ｌ２２、Ｌ２１、Ｌ２０、Ｌ４０の経路で電解コンデンサＣ２へ流れて戻っていく方の比率が低く抑制される。

その結果、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が上昇した場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位を安定に保持することが可能となる。つまり、従来のように＋３．３Ｖ電源とＳＧＮＤ２間に大容量の電解コンデンサを搭載することなく、＋２４Ｖ系で発生するラッシュ電流に対しも誤動作の生じないエンジンコントローラ１１を、安価に構成することが可能となる。

図３Ｂに、このラッシュ電流の経路を太線で示す。寄生インダクタンスＬ４７〜Ｌ４５、Ｌ４２、Ｌ４１を介したラッシュ電流の帰還経路のインピーダンスと、抵抗器Ｒ１０及びコンデンサＣ１０と寄生インダクタンスＬ２６、Ｌ２５、Ｌ２２〜Ｌ２０、Ｌ４０を介した帰還経路のインピーダンスとを比較する。そして、抵抗器Ｒ１０及びコンデンサＣ１０と寄生インダクタンスＬ２６、Ｌ２５、Ｌ２２〜Ｌ２０、Ｌ４０を介した帰還経路のインピーダンスがラッシュ電流の周波数帯域でより高くなるように、抵抗器Ｒ１０及びコンデンサＣ１０の定数が設定される。例えば、１Ｖ〜数Ｖ程度の電位がエンジンコントローラ１１のＰＧＮＤ２に発生していた上記従来例の場合には、ＳＧＮＤ２の電位上昇が０．３Ｖ程度以下に抑制されるように、抵抗器Ｒ１０およびコンデンサＣ１０の定数が決定される。具体的には、寄生インダクタンスＬ４７〜Ｌ４５、Ｌ４２、Ｌ４１は、それぞれ数ｍΩ〜数十ｍΩ程度であるので、数Ω程度以上の抵抗器、例えば２．２Ωとされることで、０．３Ｖ以下に抑制することが可能となる。

＜実施形態１でＧＮＤの片浮きを防止する例＞
また、ＳＧＮＤ２とＰＧＮＤ２との間が数Ω程度の直流抵抗で接続されている。そのために、どちらかのＧＮＤが検査工程や製造上のトラブルや断線等によって、装置のＧＮＤから非接続状態となった場合においても、ＧＮＤの片浮きを防止することができる。その結果、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。

例えば、エンジンコントローラ１１のＰＧＮＤ２と電源ユニット１０のＰＧＮＤ１とを接続する線材３６が断線した場合やコネクタの接触不良などが発生した場合を想定する。この場合に、＋２４Ｖ系のＰＧＮＤ２が電源ユニット１０のＰＧＮＤ１とオープン接続状態となる場合がある。このような状態におけるＰＧＮＤ２は、装置の基準電位となる電源ユニット１０のＰＧＮＤ１とオープン接続状態であるため、電位は不定な状態となる。つまり、ＰＧＮＤ２の電位が＋２４Ｖとなる可能性もある。ＰＧＮＤ２が＋２４Ｖの電位になってしまった場合には、正常時には０Ｖの電位であるパターン配線部が＋２４Ｖとなるため、通常時には＋３．３Ｖ以下の電圧しか印加されない回路上の様々な箇所に過剰な電圧が印加されてしまう恐れがある。

しかしながら、本実施形態では、＋３．３Ｖ系のＳＧＮＤ２と＋２４Ｖ系のＰＧＮＤ２との間が抵抗器、例えば２．２Ωの抵抗器で接続される。従って、仮に抵抗器に１．５Ａの電流が流れた場合においても、抵抗の両端に生じる電位降下は３．３Ｖであるので、ＰＧＮＤ２の電位は＋３．３Ｖ以下となる。つまり、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。

＜実施形態１の変形例＞
尚、上述の説明では、抵抗器Ｒ１０を用いた構成について説明を行った。

しかしながら、ＫＨｚ帯域で寄生インダクタンスＬ４７〜Ｌ４５、Ｌ４２、Ｌ４１よりも十分インピーダンスが大きく、直流抵抗分にラッシュ電流が流れた時に発生する電位差が各電源電圧以下となるようなインダクタンス素子を用いることが出来る。この場合でも、上記実施形態と同様の効果を得ることができることは言うまでもない。

この場合のインダクタンス素子のインピーダンス値は、上記抵抗器の抵抗値と同様の条件で選定される。すなわち、インダクタンス素子で生じる電圧降下がプリント配線基板に搭載される回路の誤動作を防止する第１インピーダンス値以上に選定されている。同時に、第１系統のＧＮＤ配線または第２系統のＧＮＤ配線のいずれか一方が電源供給装置のＧＮＤ配線と非接続となる状態となる場合がある。この場合に、インダクタンス素子に電流が流れることによって前記インダクタンス素子の両端に生じる電位差が前記第１系統の電源電圧と前記第２系統の電源電圧との低い方の電圧以下となる第２インピーダンス値以下の範囲に選定されている。

さらに、インダクタンス素子は、直流成分の抵抗値が非常に小さいため、ＰＧＮＤ２またはＳＧＮＤ２のいずれかのＧＮＤが片浮き状態となった場合においても、インダクタンス素子を流れる電流によって発生する電位降下が抵抗器の場合よりも小さくなる。従って、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与える影響具合をより低減することが可能となる。

また、ＳＧＮＤ２とＰＧＮＤ２の電位差、本実施形態では抵抗器Ｒ１０の両端の電位差を検出する検出回路を設けることも可能である。この場合には、上述したエンジンコントローラ１１のＰＧＮＤ２と電源ユニット１０のＰＧＮＤ１とを接続する線材３５や３６が断線した場合やコネクタの接触不良が発生したことを検出することが可能となる。この検出回路を装置外部の検査部品側に設ければ、製品装置のコストアップを回避することも可能となる。

＜実施形態１の効果＞
以上述べたように、本実施形態では、ＭＨｚ以上の高周波帯域で動作する＋３．３Ｖの信号制御系回路と数Ａ以上の電流が流れる＋２４Ｖのパワー系回路が混在するエンジンコントローラ基板において、両ＧＮＤを互いに独立した配線パターンで構成する。そして、＋３．３Ｖ系回路のＧＮＤと＋２４Ｖ系回路のＧＮＤとの間には、数ＭＨｚ以上の高周波帯域でインピーダンスが数Ω以下になるコンデンサおよびこのコンデンサに並列に接続された数Ω程度の抵抗器とが接続される。

その結果、＋２４Ｖ系回路で発生したＧＮＤの電位変動がエンジンコントローラ基板上のパターンを介して＋３．３Ｖ系回路に伝播してしまうことを安価な構成で抑制可能となる。また、＋３．３Ｖ系回路と＋２４Ｖ系回路で相互に接続されるインタフェース部においては、波形品位を損なうことなく高速な信号の送受信を行うことも同時に可能となる。更に、エンジンコントローラ基板の検査工程や製造上のトラブルや断線等によって、どちらかのＧＮＤがオープン接続状態になった場合においても、インタフェース部での電気的なストレスの印加を防止することが同時に可能となる。

［実施形態２］
実施形態２に従うプリント配線基板は、ＡＳＩＣやＣＰＵ等を搭載した信号制御系回路部とモータ等の数Ａ程度以上の電流が流れるパワー系回路とが混在したプリント配線基板である。そして、信号制御回路部用のＧＮＤ配線パターンとパワー系回路部用のＧＮＤパターンとを、プリント配線基板内の配線パターンまたは配線プレーンでは互いに独立して構成することを特徴とする。且つ、並列に接続されたバイパスコンデンサ及びダイオードを用いて各ＧＮＤパターン間を接続することを特徴とする。

＜実施形態２のプリント配線基板を含む装置の回路構成例＞
図４は、実施形態２のプリント配線基板を含む装置の回路構成の一例としてのレーザビームプリンタのユニット構成及びＧＮＤ接続構成を部分的に示したものである。

図４の装置は、装置を動作させるための電源電圧を電源インレットから生成する電源ユニット１０と、プリンタエンジンの制御中枢となるエンジンコントローラ１６と、モータユニット１２とで構成される。

実施形態２のエンジンコントローラ１６は、実施形態１で説明を行ったエンジンコントローラ１１の抵抗器Ｒ１０の代わりに、双方向に並列に接続されたダイオードＤ１０及びＤ１１を接続したものである。なお、その他の構成は実施形態１で説明を行ったエンジンコントローラ１１と同様である。ダイオードに関する構成以外の内容に関しては、実施形態１と同様であるため、基本的に説明を省略する。

（実施形態２における高速信号の波形品位及び放射ノイズ）
本実施形態のエンジンコントローラ１６は、図４に示すように、＋３．３Ｖ信号制御系のＳＧＮＤ２と＋２４Ｖパワー系のＰＧＮＤ２とがパターン配線では非接続状態である。且つ、ＳＧＮＤ２とＰＧＮＤ２とがダイオードＤ１０、Ｄ１１及びコンデンサＣ１０を用いて接続されている。

回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、ＰＧＮＤ３を介した経路で帰還電流が戻っていく。この帰還電流の経路は、前出の図３Ａに示した太線と同様である。帰還電流は、ＰＧＮＤ３から線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１６の寄生インダクタンスＬ４６を介してコンデンサＣ１０へと流れていく。コンデンサＣ１０は、数ＭＨｚ〜１００ＭＨｚ程度の周波数帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ１０と寄生インダクタンスＬ２６を介してＳＧＮＤ２へと高周波電流が流れて回路２０に戻る。

つまり、本実施形態のエンジンコントローラ１６では、より短い経路のパターン配線を介して高周波成分の帰還電流が流れるように、＋３．３Ｖ信号制御系のＳＧＮＤ２と＋２４Ｖパワー系のＰＧＮＤ２をコンデンサＣ１０で接続した。このため、帰還電流が流れる経路で生じる雑音電圧が小さく抑制されて、高速信号の波形品位を良好に保持することが可能となる。その結果、高速の信号線からディファレンシャルモードで放射されていた高周波ノイズを抑制することが可能となる。

（実施形態２におけるＫＨｚ帯域の大電流）
次に、モータの起動電流やインタロックスイッチＳＷ１のオフ／オン動作時等において、ＫＨｚ帯域の大電流が流れた場合について説明する。以下では、インタロックスイッチＳＷ１のオフ／オンによる大電流が流れる場合の例を用いて説明する。

本実施形態のエンジンコントローラ１６で、インタロックスイッチＳＷ１がオフ状態からオンされる。すると、電源ユニット１０の電解コンデンサＣ２からエンジンコントローラ１６を介して、モータユニット１２の電解コンデンサＣ３に急速に電荷がチャージアップされる。このチャージ電流は、モータユニット１２のＰＧＮＤ３から寄生インダクタンスＬ４７〜Ｌ４５、Ｌ４２、Ｌ４１を介して、電源ユニットの電解コンデンサＣ２に戻っていく。寄生インダクタンスＬ４１、Ｌ４２、Ｌ４５〜Ｌ４７は、パターン配線長やパターン幅、線径や線長にも依るが、ＫＨｚ帯域でそれぞれ数ｍΩ〜数十ｍΩ程度のインピーダンスとなる。従って、インタロックスイッチＳＷ１のオンによるラッシュ電流（１００μｓ程度の）が流れた場合には、ラッシュ電流×（Ｌ４１、Ｌ４２、Ｌ４５〜Ｌ４７の直流抵抗成分＋寄生インダクタンス）の電位がエンジンコントローラ１６のＰＧＮＤ２に発生する。

一方、このＰＧＮＤ２と＋３．３Ｖ系のＳＧＮＤ２は、プリント配線基板の配線パターンでは接続されず、コンデンサＣ１０とダイオードＤ１０、Ｄ１１を介して接続されている。コンデンサＣ１０のインピーダンスは、数ＭＨｚ〜１００ＭＨｚ帯域で０．０１〜０．５Ω程度となるものの、ＫＨｚ帯域では、１０Ω程度以上のインピーダンスとなるようなコンデンサに選定されている。例えば、チップ型のセラミックコンデンサ１０００ｐＦ〜０．１μＦが選定される。

（カソード端子とアノード端子の電位差がＶｆ未満の場合）
この時に、カソード端子とアノード端子の電位差がＶｆ以上とならなければ、ダイオードＤ１０、Ｄ１１は断の状態である。従って、モータユニット１２の電解コンデンサＣ３からエンジンコントローラ１６のＳＧＮＤ２を介して電源ユニット１０の電解コンデンサＣ２に戻る電流経路のインピーダンスは非常に高くなり、ほとんど電流が流れない。つまり、ラッシュ電流により、エンジンコントローラ１６のＰＧＮＤ２にラッシュ電流×（Ｌ４１、Ｌ４２、Ｌ４５〜Ｌ４７の直流抵抗成分＋寄生インダクタンス）の電位が生じる。しかし、ＳＧＮＤ２とＰＧＮＤ２間の電位差がダイオードＤ１０又はＤ１１のＶｆ電圧以下である場合には、ＫＨｚ帯域ではほとんど電流は流れず、ノイズ干渉を大きく抑制することが可能となる。その結果、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が上昇した場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位は安定に保持されることが可能となる。

＜実施形態２の変形例（カソード端子とアノード端子の電位差がＶｆ以上となる場合）＞
次に、ＰＧＮＤ２に流れるラッシュ電流が非常に大きいために、ＳＧＮＤ２に対するＰＧＮＤ２の電位上昇がダイオードＤ１０のＶｆ電圧以上となる場合の例について説明する。

ＰＧＮＤ２に流れ込んできたラッシュ電流は、ダイオードを介してＳＧＮＤ２にも電流が流れ込んでいくため、ＳＧＮＤ２の電位も上昇してしまう。ＳＧＮＤ２に対するＰＧＮＤ２の電位上昇がダイオードＤ１０のＶｆ電圧を超えることが想定される場合には、ダイオードに直列に数Ω程度以上の抵抗器を挿入したり、ツェナーダイオードを用いても良い。これにより、必要に応じてＳＧＮＤ２の電位上昇を抑制することが可能となる。

図５Ａ〜図５Ｃは、図４のＳＧＮＤ２とＰＧＮＤ２間に接続する部分を変更するための回路例を示した図である。図５Ａは双方向のダイオードに直列に抵抗器を追加した例を、図５Ｂはツェナーダイオードを構成した例を、図５Ｃはツェナーダイオードに直列に抵抗器を追加した例を示す。

まず、図５Ａに示す双方向のダイオードに追加して直列に抵抗器を挿入した例について説明する。

ＳＧＮＤ２に対するＰＧＮＤ２の電位上昇がダイオードＤ１０のＶｆ電圧を超えた場合においても、抵抗器Ｒ１１がダイオードＤ１０に直列に接続されている。そのため、モータユニット１２の電解コンデンサＣ３からエンジンコントローラ１６のＳＧＮＤ２を介して電源ユニット１０の電解コンデンサＣ２に戻る電流経路のインピーダンスの方がより高くなる。

従って、インタロックスイッチＳＷ１のラッシュ電流は、エンジンコントローラ１６のＳＧＮＤ２を介した経路、つまり寄生インダクタンスＬ２６，Ｌ２５、Ｌ２２〜Ｌ２０、Ｌ４０の経路で電解コンデンサＣ２へ流れて戻っていく方の比率が低く抑制される。

その結果、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が大きく上昇し、ダイオードＤ１０を導通した電流が流れた場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位は安定に保持されることが可能となる。

次に、図５Ｂに示すツェナーダイオードを構成した例について説明する。

図５Ｂの構成では、ダイオードＤ１０に替えてツェナーダイオードＺＤ１０を構成している。そのため、所望のツェナー電圧を選択することにより、ＳＧＮＤ２に対するＰＧＮＤ２の電位上昇でツェナーダイオードＺＤ１０が導通するラッシュ電流の閾値を自在に設定することが可能となる。つまり、ラッシュ電流が流れることによって発生するＰＧＮＤ２の電位上昇が生じても、ツェナーダイオードＺＤ１０が導通しないツェナー電圧品を選択することにより、ラッシュ電流のＳＧＮＤ２への流れ込みを抑制することが可能となる。

さらに、モータユニット１２の電解コンデンサＣ３からエンジンコントローラ１５のＳＧＮＤ２を介して電源ユニット１０の電解コンデンサＣ２に戻る電流経路のインピーダンスは非常に高くなっている。従って、ＫＨｚ帯域ではほとんど電流は流れず、ノイズ干渉を大きく抑制することが可能となる。

次に、図５Ｃに示すツェナーダイオードに追加して直列に抵抗器を挿入した例について説明する。

ＳＧＮＤ２に対するＰＧＮＤ２の電位上昇がツェナーダイオードＺＤ１０のツェナー電圧を超えた場合においても、抵抗器Ｒ１１がツェナーダイオードＺＤ１０に直列に接続されている。そのため、モータユニット１２の電解コンデンサＣ３からエンジンコントローラ１５のＳＧＮＤ２を介して電源ユニット１０の電解コンデンサＣ２に戻る電流経路のインピーダンスの方がより高くなる。従って、インタロックスイッチＳＷ１のラッシュ電流は、エンジンコントローラ１５のＳＧＮＤ２を介した経路、つまり寄生インダクタンスＬ２６、Ｌ２５、Ｌ２２〜Ｌ２０、Ｌ４０の経路で電解コンデンサＣ２へ流れて戻っていく方の比率が低く抑制される。

その結果、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が大きく上昇し、ツェナーダイオードＺＤ１０を導通した電流が流れた場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位は安定に保持されることが可能となる。また、ツェナーダイオード構成に抵抗器Ｒ１１を追加することにより、ツェナー電圧値を自在に選択することが可能になるとともに、電位上昇がツェナー電圧値を超えた場合のＳＧＮＤ２の電位上昇を抑制する機能も兼ね備える。そのため、設計の自由度が増してさまざまな条件化において適用可能とすることができる。

以上述べたように、実施形態２では、図４、図５Ａ〜図５Ｃに示したＳＧＮＤ２とＰＧＮＤ２間を接続する構成とする。これにより、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が上昇した場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位は安定に保持されることが可能となる。つまり、従来のような大容量の電解コンデンサを搭載することなく、＋２４Ｖ系で発生するラッシュ電流に対し、誤動作の生じないエンジンコントローラを安価に構成することが可能となる。

（実施形態２におけるＧＮＤの片浮き防止）
実施形態２のエンジンコントローラ１６は、＋３．３Ｖ系のＳＧＮＤ２と＋２４Ｖ系のＰＧＮＤ２間で双方向に電流が流れるようにダイオードが接続されている。そのために、どちらかのＧＮＤが検査工程や製造上のトラブルや断線等によって、装置のＧＮＤである電源ユニット１０から非接続状態となった場合においても、このダイオードを介して接地されているため、ＧＮＤの片浮きを防止することができる。

例えば、エンジンコントローラ１５のＰＧＮＤ２と電源ユニット１０のＰＧＮＤ１とを接続する線材３６が断線した場合やコネクタの接触不良などが発生した場合を想定する。これにより、＋２４Ｖ系のＰＧＮＤ２が電源ユニット１０のＰＧＮＤ１とオープン接続状態となる場合がある。このような状態におけるＰＧＮＤ２は、装置の基準電位となる電源ユニット１０のＰＧＮＤ１とオープン接続状態であるため、電位は不定な状態となる。つまり、ＰＧＮＤ２の電位は＋２４Ｖとなる可能性もある。ＰＧＮＤ２が＋２４Ｖの電位になってしまった場合には、正常時には０Ｖの電位であるパターン配線部が＋２４Ｖとなる。そのため、通常時には＋３．３Ｖ以下の電圧しか印加されない回路上の様々な箇所に過剰な電圧が印加されてしまう恐れがある。

しかしながら、本実施形態では、＋３．３Ｖ系のＳＧＮＤ２と＋２４Ｖ系のＰＧＮＤ２間をダイオードで接続する。従って、仮にダイオードに１０Ａの電流が流れた場合においても、ダイオードの両端に生じる電位降下は約０．６Ｖであるので、ＰＧＮＤ２の電位上昇は＋０．６Ｖ以下となる。つまり、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。

また、ダイオードのＶｆ電圧は、流れる電流値の大きさによる電圧変動量が非常に小さい。従って、ダイオードに流れる電流が定格以内であれば、ＧＮＤが片浮きとなり、ダイオードに仮に１０Ａの電流が流れるような場合においても、ＳＧＮＤ２とＰＧＮＤ２間の電位差はＶｆ電圧以下に抑制することが可能となる。尚、Ｖｆ電圧は、一般的に０．６〜０．７Ｖ程度である。

つまり、ＳＧＮＤ２とＰＧＮＤ２のどちらかのＧＮＤが断線等によって非接続状態となった場合においても、流れる電流値にほとんど依存せずに、ＳＧＮＤ２とＰＧＮＤ２の電位差をダイオードのＶｆ以下に抑制してＧＮＤの片浮きを防止することができる。従って、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。

また、図５Ｂに示したツェナーダイオードＺＤ１０を用いた場合においても、同様の効果を得ることが可能となる。ツェナーダイオードの両端に生じる電位降下はツェナー電圧となるので、ＰＧＮＤ２が電源ユニット１０のＰＧＮＤ１とオープン状態となった場合においても、ＰＧＮＤ２の電位上昇はツェナー電圧以下となる。このツェナー電圧を電源電圧や構成回路に応じて選択して設けることにより、３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。

また、ＳＧＮＤ２とＰＧＮＤ２の電位差を検出する回路を設ければ、上述したエンジンコントローラ１５のＰＧＮＤ２と電源ユニット１０のＰＧＮＤ１とを接続する線材が断線した場合やコネクタの接触不良が発生したことを検出することが可能となる。この検出回路を装置外部の検査部品側に設ければ、製品装置のコストアップを回避することも可能となる。

＜実施形態２の効果＞
以上述べたように、本実施形態に従えば、ＭＨｚ以上の高周波帯域で動作する＋３．３Ｖの信号制御系回路と数Ａ以上の電流が流れる＋２４Ｖのパワー系回路が混在するエンジンコントローラ基板で、両ＧＮＤが互いに独立した配線パターンで構成する。且つ、＋３．３Ｖ系回路のＧＮＤと＋２４Ｖ系回路のＧＮＤ間は、数ＭＨｚ以上の高周波帯域でインピーダンスが数Ω以下になるコンデンサおよびこのコンデンサに並列に接続されたダイオードとが接続される。

その結果、＋２４Ｖ系回路で発生したＧＮＤの電位変動がエンジンコントローラ基板上のパターンを介して＋３．３Ｖ系回路に伝播してしまうことを安価な構成で抑制可能となる。且つ、＋３．３Ｖ系回路と＋２４Ｖ系回路で相互に接続されるインタフェース部は、波形品位を損なうことなく高速な信号の送受信を行うことも同時に可能となる。且つ、エンジンコントローラ基板の検査工程や製造上のトラブルや断線等によって、どちらかのＧＮＤがオープン接続状態になった場合においても、インタフェース部での電気的なストレスの印加を防止することが同時に可能となる。

［実施形態３］
実施形態３に従うプリント配線基板は、ＡＳＩＣやＣＰＵ等を搭載した信号制御系回路部とモータ等の数Ａ程度以上の電流が流れるパワー系回路部とが混在したプリント配線基板である。そして、信号制御回路部用のＧＮＤ配線パターンとパワー系回路部用のＧＮＤパターンとを、プリント配線基板内の配線パターンまたは配線プレーンでは互いに独立して構成することを特徴とする。且つ、各ＧＮＤパターン間を抵抗器を用いて接続するとともに、信号制御系回路及びパワー系回路の異なる系統の電源とＧＮＤ間あるいは電源と電源間をバイパスコンデンサで接続することを特徴とする。

なお、以下の説明では、各系統間を接続するコンデンサの接続構成以外の内容に関しては、実施形態１と同様であるため説明を省略する。

＜実施形態３のプリント配線基板を含む装置の回路構成例＞
図６、図７、図８は、プリント配線基板を含む装置の回路構成の一例としてのレーザビームプリンタのユニット構成及びＧＮＤ接続構成を部分的に示したものである。なお、図１において説明した内容と同じ構成要素や信号には同じ参照番号や参照記号を付し、その説明は省略する。

（実施形態３における高速信号の波形品位及び放射ノイズ）
（＋２４Ｖ系の電源とＳＧＮＤ２とをコンデンサで接続した例）
図６のエンジンコントローラ１７は、＋２４Ｖ系の電源配線パターンと＋３．３Ｖ系のＧＮＤ配線パターンＳＧＮＤ２間をコンデンサＣ１６を用いて接続したものである。

エンジンコントローラ１７の回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、＋２４Ｖ電源およびＰＧＮＤ３を介した経路で帰還電流が戻っていく（図６の太線参照）。

まず、＋２４Ｖ電源を介した帰還電流について説明する。＋２４Ｖ電源を介した帰還電流は、＋２４Ｖ電源から線材の寄生インダクタンスＬ３７、エンジンコントローラ１６の寄生インダクタンスＬ３４を介してコンデンサＣ１６へと流れていく。コンデンサＣ１６は、数ＭＨｚ〜１００ＭＨｚ程度の帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ１６と寄生インダクタンスＬ２６を介してＳＧＮＤ２へと高周波電流として流れ、回路２０に戻る。

次に、ＰＧＮＤ３を介した帰還電流について説明する。ＰＧＮＤ３を介した帰還電流は、ＰＧＮＤ３から線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１６の寄生インダクタンスＬ４６、コンデンサＣ２１を介して、コンデンサＣ１６へと流れていく。コンデンサＣ２１およびコンデンサＣ１１は数ＭＨｚ〜１００ＭＨｚ程度の帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ２１およびコンデンサＣ１６と寄生インダクタンスＬ２６を介してＳＧＮＤ２へと高周波電流として流れ、回路２０に戻る。

（ＰＧＮＤ２と＋３．３Ｖ系の電源とをコンデンサで接続した例）
図７のエンジンコントローラ１８は、＋２４Ｖ系のＧＮＤ配線パターンＰＧＮＤ２と＋３．３Ｖ系の電源配線パターン間を、コンデンサＣ１７を用いて接続されたものである。

エンジンコントローラ１８の回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、ＰＧＮＤ３を介した経路で帰還電流が戻っていく（図７の太線参照）。

ＰＧＮＤ３を介した帰還電流は、ＰＧＮＤ３から線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１７の寄生インダクタンスＬ４６を介して、コンデンサＣ１７へと流れていく。コンデンサＣ１７は、数ＭＨｚ〜１００ＭＨｚ程度の帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ１７を介して＋３．３Ｖ電源へと高周波電流として流れ、＋３．３Ｖ電源に接続されたコンデンサＣ２０を介して、回路２０に戻る。

（＋２４Ｖ系の電源と＋３．３Ｖ系の電源とをコンデンサで接続した例）
図８のエンジンコントローラ１９は、＋２４Ｖ系の電源配線パターンと＋３．３Ｖ系の電源配線パターン間をコンデンサＣ１８を用いて接続したものである。

エンジンコントローラ１９の回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、＋２４Ｖ電源およびＰＧＮＤ３を介した経路で帰還電流が戻っていく（図８の太線参照）。

まず、＋２４Ｖ電源を介した帰還電流について説明する。＋２４Ｖ電源を介した帰還電流は、＋２４Ｖ電源から線材の寄生インダクタンスＬ３７、エンジンコントローラ１６の寄生インダクタンスＬ３４を介して、コンデンサＣ１８へと流れていく。コンデンサＣ１８は、数ＭＨｚ〜１００ＭＨｚ程度の帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ１８と寄生インダクタンスＬ１４を介して＋３．３Ｖ系の電源配線へと高周波電流として流れ、回路２０に戻る。

次に、ＰＧＮＤ３を介した帰還電流について説明する。ＰＧＮＤ３を介した帰還電流は、ＰＧＮＤ３から線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１８の寄生インダクタンスＬ４６、コンデンサＣ２１を介して、コンデンサＣ１８へと流れていく。コンデンサＣ２１およびコンデンサＣ１８は、数ＭＨｚ〜１００ＭＨｚ程度の帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ２１およびコンデンサＣ１８と寄生インダクタンスＬ１４を介して＋３．３Ｖ系の電源配線へと高周波電流として流れ、＋３．３Ｖ電源に接続されたコンデンサＣ２０を介して、回路２０に戻る。

つまり、本実施形態のエンジンコントローラ１７〜１９はいずれも、より短い経路のパターン配線を介して高周波成分の帰還電流が流れるように構成されている。すなわち、＋３．３Ｖ信号制御系の電源配線およびＳＧＮＤ２と＋２４Ｖパワー系の電源配線およびＰＧＮＤ２に対して、少なくともいずれかの経路でコンデンサを用いて接続する構成とした。そのため、帰還電流が流れる経路で生じる雑音電圧が小さく抑制されて、高速信号の波形品位を良好に保持することが可能となる。その結果、高速の信号線からディファレンシャルモードで放射されていた高周波ノイズを抑制することが可能となる。

（実施形態３におけるＫＨｚ帯域の大電流）
また、実施形態３の構成では、実施形態１と同様に、抵抗器Ｒ１０がＰＧＮＤ２とＳＧＮＤ２の間に接続されている。そのため、モータユニット１２のＰＧＮＤ３に発生したラッシュ電流は、エンジンコントローラのＳＧＮＤ２を介した経路、つまり寄生インダクタンスＬ２６，Ｌ２５、Ｌ２２〜Ｌ２０、Ｌ４０の経路で電解コンデンサＣ２へ戻っていく方の比率が低く抑制される。すなわち、ラッシュ電流は、寄生インダクタンスＬ４７〜Ｌ４５、Ｌ４２、Ｌ４１の経路で電解コンデンサＣ２へ戻っていく。

その結果、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が上昇した場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位は安定に保持されることが可能となる。つまり、従来のような大容量の電解コンデンサを搭載することなく、＋２４Ｖ系で発生するラッシュ電流に対し、誤動作の生じないエンジンコントローラを安価に構成することが可能となる。

（実施形態３におけるＧＮＤの片浮き防止）
また、実施形態３の構成では、実施形態１と同様に、＋３．３Ｖ系のＳＧＮＤ２と＋２４Ｖ系のＰＧＮＤ２間が数Ω程度の直流抵抗で接続されている。そのために、どちらかのＧＮＤが検査工程や製造上のトラブルや断線等によって、装置のＧＮＤから非接続状態となった場合においても、ＧＮＤの片浮きを防止することができる。従って、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。

＜実施形態３の効果＞
以上述べたように、本実施形態に従えば、ＭＨｚ以上の高周波帯域で動作する＋３．３Ｖの信号制御系回路と数Ａ以上の電流が流れる＋２４Ｖのパワー系回路が混在するエンジンコントローラ基板において、両ＧＮＤが互いに独立した配線パターンで構成される。且つ、＋３．３Ｖ系回路のＧＮＤと＋２４Ｖ系回路のＧＮＤ間は、数ＭＨｚ以上の高周波帯域でインピーダンスが数Ω以下になるコンデンサおよびこのコンデンサに並列に接続された数Ω程度の抵抗器とが接続される。

その結果、＋２４Ｖ系回路で発生したＧＮＤの電位変動がエンジンコントローラ基板上のパターンを介して＋３．３Ｖ系回路に伝播してしまうことを安価な構成で抑制可能となる。且つ、＋３．３Ｖ系回路と＋２４Ｖ系回路で相互に接続されるインタフェース部は、波形品位を損なうことなく高速な信号の送受信を行うことも同時に可能となる。且つ、エンジンコントローラ基板の検査工程や製造上のトラブルや断線等によって、どちらかのＧＮＤがオープン接続状態になった場合においても、インタフェース部での電気的なストレスの印加を防止することが同時に可能となる。

なお、上記実施形態では、プリント配線基板を有する装置としてレーザビームプリンタを代表させて説明した。しかしながら、本発明は、数ＭＨｚ以上の高周波帯域で動作する信号制御系回路と数Ａ以上の電流が流れるパワー系回路が混在するプリント配線基板という条件下のあらゆるプリント配線基板、またそれを有する装置に適用可能である。そして、これらも本発明の範囲に含まれるものである。

実施形態１に従うプリント配線基板を有する装置の構成例を簡易的に示す回路図である。 実施形態１に従うプリント配線基板のパターン配線例を模式的に示す図である。 実施形態１に従うプリント配線基板のパターン配線の拡張例を模式的に示す図である。 実施形態１に従う高周波電流の還流経路を簡易的に示す図である。 実施形態１に従う大電流の還流経路を簡易的に示す図である。 実施形態２に従うプリント配線基板を有する装置の構成例を簡易的に示す回路図である。 実施形態２に従うプリント配線基板のＧＮＤ間接続の変形例を簡易的に示す図である。 実施形態２に従うプリント配線基板のＧＮＤ間接続の他の変形例を簡易的に示す図である。 実施形態２に従うプリント配線基板のＧＮＤ間接続のさらに他の変形例を簡易的に示す図である。 実施形態３に従うプリント配線基板におけるコンデンサの接続例を簡易的に示す図である。 実施形態３に従うプリント配線基板におけるコンデンサの他の接続例を簡易的に示す図である。 実施形態３に従うプリント配線基板におけるコンデンサのさらに他の接続例を簡易的に示す図である。 従来のプリント配線基板を有する装置の構成例を簡易的に示す回路図である。 従来のプリント配線基板のパターン配線例を模式的に示す図である。

符号の説明

１０ 電源ユニット
１１ エンジンコントローラ
１２ モータユニット
１６ エンジンコントローラ
１７ エンジンコントローラ
１８ エンジンコントローラ
１９ エンジンコントローラ
２０ 信号制御系回路
２１ パワー系回路
２２ モータ
２３ モータ制御駆動回路
３１ 線材
３２ 線材
３５ 線材
３６ 線材
１１１ エンジンコントローラ

Claims (19)

1. 第１系統及び第２系統を含む少なくとも２系統の直流電源を供給する電源供給装置から前記少なくとも２系統の直流電源が供給され、作動電流が流れて機械的に作動する手段または機械的な作動によって作動電流が流れる手段を有する作動装置に、前記第１系統の直流電源により発生する制御信号と前記第２系統の直流電源により発生する作動電流とを供給するように構成されたプリント配線基板であって、
   前記第１系統の電源配線と前記第１系統のＧＮＤ配線との対と、前記第２系統の電源配線と前記第２系統のＧＮＤ配線との対とを有し、
   前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とは、前記プリント配線基板内で互いに接続されずに独立した配線パターンまたは配線プレーンで構成されており、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間は、低周波の大電流を阻止すると共に両端の電位差を所定値以下に制限する制限素子及び前記制限素子に並列に接続された少なくとも１つの容量性素子を介して接続されていることを特徴とするプリント配線基板。
2. 前記少なくとも１つの容量性素子は、前記制御信号に対応する帰還ルートの長さを短くするように前記プリント配線基板に配置されていることを特徴とする請求項１に記載のプリント配線基板。
3. 前記少なくとも１つの容量性素子は、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間に直列に接続された複数の容量性素子からなり、前記制御信号に対応する帰還ルートの長さを短くするように前記プリント配線基板に配置されていることを特徴とする請求項２に記載のプリント配線基板。
4. 前記制限素子は、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とが前記電源供給装置の対応するＧＮＤ配線と接続する前記プリント配線基板の位置の近傍に配置されていることを特徴とする請求項１または２に記載のプリント配線基板。
5. 前記制限素子は抵抗器であり、
   前記抵抗器の抵抗値は、前記抵抗器で生じる電圧降下が前記プリント配線基板に搭載される回路の誤動作を防止する第１抵抗値以上であって、前記第１系統のＧＮＤ配線または前記第２系統のＧＮＤ配線のいずれか一方が前記電源供給装置のＧＮＤ配線と非接続となる状態において、前記抵抗器に電流が流れることによって前記抵抗器の両端に生じる電位差が前記第１系統の電源電圧と前記第２系統の電源電圧との低い方の電圧以下となる第２抵抗値以下の範囲に選定されていることを特徴とする請求項１乃至４のいずれか１項に記載のプリント配線基板。
6. 前記制限素子はインダクタンス素子であり、
   前記インダクタンス素子のインピーダンス値は、前記インダクタンス素子で生じる電圧降下が前記プリント配線基板に搭載される回路の誤動作を防止する第１インピーダンス値以上であって、前記第１系統のＧＮＤ配線または前記第２系統のＧＮＤ配線のいずれか一方が前記電源供給装置のＧＮＤ配線と非接続となる状態において、前記インダクタンス素子に電流が流れることによって前記インダクタンス素子の両端に生じる電位差が前記第１系統の電源電圧と前記第２系統の電源電圧との低い方の電圧以下となる第２インピーダンス値以下の範囲に選定されていることを特徴とする請求項１乃至４のいずれか１項に記載のプリント配線基板。
7. 前記制限素子は双方向に並列に接続されたダイオードであり、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線間をいずれの方向からも電流が流れるように接続されていることを特徴とする請求項１乃至４のいずれか１項に記載のプリント配線基板。
8. 前記制限素子は前記第２系統のＧＮＤ配線から前記第１系統のＧＮＤ配線に電流が流れる方向に接続されたツェナーダイオードであり、
   前記ツェナーダイオードは、前記第１系統のＧＮＤ配線または前記第２系統のＧＮＤ配線のいずれか一方が前記電源供給装置のＧＮＤ配線と非接続となる状態において、前記ツェナーダイオードに電流が流れることによって前記ツェナーダイオードの両端に生じる電位差が前記第１系統の電源電圧と前記第２系統の電源電圧とのいずれか低い方の電圧以下の範囲となるように選定されていることを特徴とする請求項１乃至４のいずれか１項に記載のプリント配線基板。
9. 前記第１系統のＧＮＤ配線または前記第２系統のＧＮＤ配線の間に前記制限素子と直列に接続された抵抗器を含むことを特徴とする請求項７または８に記載のプリント配線基板。
10. 電源配線が配線パターンまたは配線プレーンで少なくとも２系統に独立または分岐され、ＧＮＤ配線が配線パターンまたは配線プレーンで接続された、第１系統及び第２系統を含む少なくとも２系統の直流電源を供給する電源供給部と、前記少なくとも２系統の直流電源が供給されるプリント配線基板と、前記電源供給装置と前記プリント配線基板とを接続する線材と、作動電流が流れて機械的に作動される手段または機械的な作動によって作動電流が流れる手段を有する作動部とを備えた装置において、
    前記プリント配線基板が、
    前記第１系統の電源配線と前記第１系統のＧＮＤ配線との対と、前記第２系統の電源配線と前記第２系統のＧＮＤ配線との対とを有し、
    前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とは、前記プリント配線基板内で互いに接続されずに独立した配線パターンまたは配線プレーンで構成されており、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間は、低周波の大電流を阻止すると共に両端の電位差を所定値以下に制限する制限素子及び前記制限素子に並列に接続された少なくとも１つの容量性素子を介して接続されていることを特徴とする装置。
11. 前記少なくとも１つの容量性素子は、前記制御信号に対応する帰還ルートの長さを短くするように前記プリント配線基板に配置されていることを特徴とする請求項１０に記載の装置。
12. 前記少なくとも１つの容量性素子は、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間に直列に接続された複数の容量性素子からなり、前記制御信号に対応する帰還ルートの長さを短くするように前記プリント配線基板に配置されていることを特徴とする請求項１１に記載の装置。
13. 前記制限素子は、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とが前記電源供給部の対応するＧＮＤ配線と接続する前記プリント配線基板の位置の近傍に配置されていることを特徴とする請求項１０または１１に記載の装置。
14. 前記制限素子は、抵抗器、インダクタンス素子、双方向に並列に接続されたダイオード、前記第２系統のＧＮＤ配線から前記第１系統のＧＮＤ配線に電流が流れる方向に接続されたツェナーダイオードのいずれかであることを特徴とする請求項１０乃至１３のいずれか１項に記載の装置。
15. 前記第１系統の電源配線および前記第１系統のＧＮＤ配線は制御信号を生成して伝達する信号制御系回路へ電源供給として接続され、前記第２系統の電源配線および前記第２系統のＧＮＤ配線はパワー系回路である大電流回路への電力供給として接続されることを特徴とする請求項１０乃至１４のいずれか１項に記載の装置。
16. 前記信号制御系回路は、ＭＨｚ帯域以上の基本波成分を備えた信号回路、Ａ／Ｄコンバータ回路、Ｄ／Ａコンバータ回路、マイクロコントローラ、ＡＳＩＣのいずれかを含むことを特徴とする請求項１５に記載の装置。
17. 前記大電流回路は、ＫＨｚ帯域の基本波成分を備えた回路であって、モータ、アクチュエータ、開閉動作するスイッチの下流に容量性素子が構成される回路を含むことを特徴とする請求項１５または１６に記載の装置。
18. 前記プリント配線基板が少なくとも２つの前記作動部と各線材で接続された装置であって、
    前記各線材が接続された前記プリント配線基板の各線材の接続個所の近傍に、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線を接続する容量性素子をそれぞれ設けていることを特徴とする請求項１０乃至１７のいずれか１項に記載の装置。
19. 前記装置はレーザビームプリンタを含む画像形成装置であることを特徴とする請求項１０乃至１８のいずれか１項に記載の装置。

Images