JP2010021489A - 接合方法 - Google Patents

Abstract

【課題】半導体基板同士の接合工程の歩留まりを向上させることが可能な接合方法を提供することにある。
【解決手段】各半導体基板１，２それぞれに対して、半導体基板１，２において接合相手の半導体基板２，１に対向させる面側に絶縁層１２，２２を形成する絶縁層形成工程と、絶縁層１２，２２の表面をＣＭＰにより平坦化する第１の平坦化工程と、絶縁層１２，２２に貫通孔１２ｃ，２２ｃを形成する貫通孔形成工程と、貫通孔１２ｃ，２２ｃの内側に貫通配線１５，２５を形成する貫通配線形成工程と、貫通配線形成工程の後に絶縁層１２，２２の表面側をＣＭＰにより平坦化する第２の平坦化工程を行った後に、絶縁層１２，２２の表面上に接合用パッド１４，２４を形成する接合用パッド形成工程を行い、その後、接合用パッド１４，２４同士を常温接合する接合工程を行う。
【選択図】図１

Description

本発明は、半導体素子が形成された少なくとも２つの半導体基板同士を接合する接合方法に関するものである。

従来から、図６（ｂ）に示すように、半導体素子が一表面側に形成された２つの半導体基板１，２同士が常温接合により接合されてなる半導体装置が提案されている（特許文献１参照）。

ここにおいて、図６（ｂ）に示した構成の半導体装置は、各半導体基板１，２の前記一表面上に形成された第１の絶縁層１２ａ’，２２ａ’と、第１の絶縁層１２ａ’，２２ａ’それぞれの厚み方向に貫通し且つ前記半導体素子の配線層１３，２３に電気的に接続された第１の貫通配線１５ａ，２５ａと、第１の絶縁層１２ａ’，２２ａ’上に形成され前記半導体素子から発生した放射ノイズを吸収する接地層１９，２９と、接地層１９，２９それぞれの厚み方向に貫通し且つ第１の貫通配線１５ａ，２５ａに連続する第２の貫通配線１５ｂ，２５ｂと、第２の貫通配線１５ｂ，２５ｂと接地層１９，２９との間を絶縁する第２の絶縁層１２ｂ’，２２ｂ’とを備えている。

この半導体装置の製造方法では、図６（ａ）に示すように、半導体基板１，２それぞれの前記一表面上にフォトリソグラフィ技術、成膜技術およびリフトオフ技術を利用して第１の貫通孔１２ｃ’，２２ｃ’が貫設された第１の絶縁層１２ａ’，２２ａ’を形成する第１の絶縁層形成工程を行った後に、第１の絶縁層１２ａ’，２２ａ’の厚み方向に貫通するとともに半導体基板１，２の前記一表面側に形成された配線層１３，２３に電気的に接続される第１の貫通配線１５ａ，２５ａをフォトリソグラフィ技術、成膜技術およびリフトオフ技術により形成する第１の貫通配線形成工程を行い、その後、フォトリソグラフィ技術、成膜技術およびリフトオフ技術により第２の貫通孔１９ｃ，２９ｃが貫設された接地層１９，２９を形成する接地層形成工程を行った後に、接地層１９，２９の厚み方向に貫通し第１の貫通配線１５ａ，２５ａと連続する第２の貫通配線１５ｂ，２５ｂを形成する第２の貫通配線形成工程を行ってから、第２の貫通配線１５ｂ，２５ｂと第２の貫通孔１９ｃ，２９ｃの内側との間に絶縁材料を埋め込んで第２の絶縁層１２ｂ’，２２ｂ’を形成する第２の絶縁層形成工程を行い、その後、第２の絶縁層１２ｂ’，２２ｂ’の表面側を研磨により平坦化する平坦化工程を行ってから、第２の貫通配線１５ｂ，２５ｂ同士が重なる形で重ね合わせた半導体基板１，２に対して常温下で圧縮荷重を印加して半導体基板１，２同士を接合して図６（ｂ）に示した構成の半導体装置を得る接合工程を行う接合方法が採用されている。ここで、平坦化工程では、第２の貫通配線１５ｂ，２５ｂと第２の絶縁層１２ｂ’，２２ｂ’と接地層１９，２９とを同時に研磨する。
特許第３５３２７８８号公報

しかしながら、特許文献１に記載の接合方法では、平坦化工程において、絶縁材料からなる第２の絶縁層１２ｂ’，２２ｂ’に比べて金属で形成された第２の貫通配線１５ｂ，２５ｂの研磨速度が速く、第２の貫通配線１５ｂ，２５ｂが周囲の第２の絶縁層１２ｂ’，２２ｂ’に比べて窪んだ形に形成されることがあった。すると、半導体基板１，２同士を接合したときに第２の貫通配線１５ｂ，２５ｂ同士の接合部分に空隙が生じて第２の貫通配線１５ｂ，２５ｂ間で導通不良が起こりやすくなり、接合工程の歩留まりが低下するおそれがあった。なお、平坦化工程において、第２の貫通配線１５ｂ，２５ｂの接合表面の平坦性を確保するために研磨速度を遅くすると、スループットが低下し、製造コストが上昇するおそれがある。

本願発明は、前記事由に鑑みてなされたものであり、その目的は、半導体基板同士の接合工程の歩留まりを向上させることが可能な接合方法を提供することにある。

請求項１の発明は、前記目的を達成するために、半導体素子が形成された少なくとも２つの半導体基板同士を接合する接合方法であって、互いに接合する半導体基板それぞれに対して、半導体基板において接合相手の半導体基板に対向させる面側に形成された絶縁層の表面をＣＭＰにより平坦化する平坦化工程と、平坦化工程の前後いずれかにおいて前記絶縁層の厚み方向に貫通し前記半導体素子に電気的に接続される貫通配線を形成する貫通配線形成工程とを行った後に、前記絶縁層の前記表面に貫通配線に電気的に接続される接合用パッドを形成する接合用パッド形成工程を行ってから、各半導体基板の接合用パッド同士を常温接合する接合工程を行うことを特徴とする。

この発明によれば、各半導体基板において接合相手の半導体基板に対向させる面側に形成された絶縁層の表面をＣＭＰにより平坦化する平坦化工程と、平坦化工程の前後いずれかにおいて前記絶縁層の厚み方向に貫通し前記半導体素子に電気的に接続される貫通配線を形成する貫通配線形成工程とを行った後に、前記絶縁層の前記表面に接合用パッドを形成し、当該接合用パッド同士を常温接合することで、半導体基板同士を接合する接合工程の歩留まりを向上させることができる。

請求項２の発明は、請求項１の発明において、前記接合用パッド形成工程は、前記絶縁層との密着性を改善するための密着性改善用金属膜と当該密着性改善用金属膜上に積層されたＡｕ膜との積層膜により構成され且つＡｕ膜の設定膜厚が５００ｎｍ以下である前記接合用パッドを形成することを特徴とする。

この発明によれば、前記接合用パッドを前記絶縁層との密着性を改善するための密着性改善用金属膜と当該密着性改善用金属膜上に積層されたＡｕ膜との積層膜により構成し且つＡｕ膜の設定膜厚を５００ｎｍ以下とするので、前記接合工程の歩留まりを向上させることができる。

請求項１の発明によれば、各半導体基板において接合相手の半導体基板に対向させる面側に形成された絶縁層の表面をＣＭＰにより平坦化する平坦化工程と、平坦化工程の前後いずれかにおいて前記絶縁層の厚み方向に貫通し前記半導体素子に電気的に接続される貫通配線を形成する貫通配線形成工程とを行った後に、前記絶縁層の前記表面に接合用パッドを形成し、当該接合用パッド同士を常温接合することで、半導体基板同士を接合する接合工程の歩留まりを向上させることができるという効果がある。

（実施形態１）
以下、本実施形態の接合方法について図１（ａ）〜（ｆ）に基づいて説明する。

まず、半導体基板（例えば、シリコン基板、ＳＯＩ基板など）１においてＩＣなどの半導体素子（図示せず）および前記半導体素子に電気的に接続された配線層１ａが形成された一表面側（半導体基板１において接合相手の半導体基板２（図１（ｅ），（ｆ）参照）に対向させる面側）にシリコン酸化膜からなる絶縁層１２を形成する絶縁層形成工程を行う（図１（ａ）参照）。ここで、絶縁層形成工程では、半導体基板１に形成されている半導体素子の耐熱温度以下の温度で絶縁層１２を成膜する必要があり、プラズマＣＶＤや熱ＣＶＤなどのＣＶＤ法により絶縁層１２を成膜している。なお、絶縁層１２の成膜方法は、ＣＶＤ法に限られず、例えば、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）塗布法などの他の方法を採用してもよい。

ところで、前記半導体素子および前記半導体素子に電気的に接続された配線層１ａが形成された半導体基板１の前記一表面側にＣＶＤ法やＳＯＧ塗布法により形成した絶縁層１２は、表面の平坦性が比較的低い。本実施形態では、絶縁層形成工程の後に、半導体基板１の前記一表面側に形成された絶縁層１２の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化する第１の平坦化工程を行うことによって図１（ｂ）に示す構造を得る。この第１の平坦化工程では、研磨方法として、研磨後の平坦性、洗浄度、コストの観点から比較的有利なＣＭＰを採用している。また、前記半導体素子が形成された半導体基板１の前記一表面側に形成される絶縁層１２の表面は、後述の接合工程を考慮すると、高い平坦性が求められる。ここで、第１の平坦化工程では、絶縁層１２の表面の平坦性に関してＲＭＳ粗さが１．５ｎｍ以下であることが望ましく、より小さな値のほうが好ましい。

上述の第１の平坦化工程の後、フォトリソグラフィ技術およびエッチング技術を利用して絶縁層１２に厚み方向に貫通する貫通孔１２ｃを形成する貫通孔形成工程を行う。貫通孔１２ｃは、微細化の観点から半導体基板１の前記一表面に対して垂直な形状が望ましく、略垂直にエッチングしている。なお、貫通孔１２ｃの形状は、これに限定されるものではなく、前記半導体素子の仕様、コストなどに応じて他の形状を採用してもよい。

上述の貫通孔形成工程の後に、電解めっき法により貫通孔１２ｃの内側に、絶縁層１２を厚み方向に貫通し前記半導体素子および配線層１ａに電気的に接続される貫通配線１５を形成する貫通配線形成工程を行う。なお、貫通配線１５の材料としては、Ｃｕを採用しているが、Ｃｕに限定されるものではなく、例えば、Ｗ、Ａｌ、或いはこれらを主成分とする合金などが抵抗値の観点から望ましい。また、貫通配線１５の材料として段差被覆性が良好なポリシリコンを使用してもよい。また、本実施形態では、貫通配線形成工程で、電解めっき法を採用しているが、これに限定されるものではなく、貫通配線１５の材料に応じて、例えば、無電解めっき法、ＣＶＤ法等から最適な方法を選択すればよい。

上述の貫通配線形成工程の後、絶縁層１２の表面側をＣＭＰにより平坦化する第２の平坦化工程を行うことにより図１（ｃ）に示す構造を得る。ここにおいて、第２の平坦化工程では、研磨方法として、研磨後の平坦性、洗浄度、コストの観点から比較的有利なのでＣＭＰを採用している。このとき、第２の平坦化工程では、絶縁層１２の表面粗さが後述の接合工程における歩留り向上の観点から重要であり、絶縁層１２の表面の平坦性に関してＲＭＳ粗さが１．５ｎｍ以下であることが望ましく、より小さな値のほうが好ましい。

なお、本実施形態では、貫通孔形成工程および貫通配線形成工程の前後で第１の平坦化工程と第２の平坦化工程とを行うが、第１の平坦化工程のみを行い、第２の平坦化工程を省略してもよい。また、第１の平坦化工程および第２の平坦化工程のうち、第１の平坦化工程を省略して第２の平坦化工程のみを行ってもよい。ただし、第１の平坦化工程を省略する場合、第２の平坦化工程では、絶縁層１２の表面の平坦性に関してＲＭＳ粗さが１．５ｎｍ以下となるように平坦化することが望ましく、より小さな値のほうが好ましい。

上述の第２の平坦化工程の後、絶縁層１２の前記表面上に貫通配線１５に電気的に接続される接合用パッド１４を形成する接合用パッド形成工程を行う（図１（ｄ）参照）。接合用パッド１４は、貫通配線１５を形成する材料とは異なる材料を用いて形成することができ、貫通配線１５は、低抵抗の材料であるＣｕで形成され、接合用パッド１４は、絶縁層１２との密着性を改善するための密着性改善用金属膜であるＴｉ膜（図示せず）と当該密着性改善用金属膜上に積層されたＡｕ膜（図示せず）との積層膜から構成されている。つまり、接合用パッド１４の表面側がＡｕ膜から構成され、接合用パッド１４の表面に自然酸化膜が形成されにくくなっている。ここで、Ａｕ膜の設定膜厚を５００ｎｍ以下としている。

一方、上述の半導体基板（例えば、シリコン基板、ＳＯＩ基板など）２において、ＩＣなどの半導体素子（図示せず）および前記半導体素子に電気的に接続された配線層２ａが形成された半導体基板２の一表面側（半導体基板２において接合相手の半導体基板１（図１（ｅ）参照）に対向させる面側）に絶縁層２２を形成する絶縁層形成工程、半導体基板２の前記一表面側に形成された絶縁層２２の表面をＣＭＰにより平坦化する第１の平坦化工程、絶縁層２２に厚み方向に貫通する貫通孔２２ｃを形成する貫通孔形成工程、貫通孔２２ｃの内側に前記半導体素子に電気的に接続される貫通配線２５を形成する貫通配線形成工程、絶縁層２２の表面側をＣＭＰにより平坦化する第２の平坦化工程、絶縁層２２の前記表面上に貫通配線２５に電気的に接続される接合用パッド２４を形成する接合用パッド形成工程を順次行うことで、図１（ｅ）に示す構造を得る。

そして、各半導体基板１，２それぞれに対して上述の接合用パッド形成工程が終了した後、各半導体基板１，２の接合用パッド１４，２４同士を常温接合する接合工程を行う（図１（ｆ）参照）。なお、常温接合では、接合前において、図１（ｅ）に示すように半導体基板１，２の接合用パッド１４，２４同士を対向させた状態で、互いの接合表面である接合用パッド１４，２４の表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行い、その後、接合用パッド１４，２４の表面同士を接触させ、常温下で適宜の荷重を印加して接合用パッド１４，２４同士を常温接合することで図１（ｆ）に示す構造を得る。なお、接合用パッド１４，２４の表面の清浄化・活性化の方法は、上述の方法に限られず、前記半導体素子の仕様、生産性などを考慮して適宜選択してもよい。

しかして、半導体基板１，２において接合相手の半導体基板２，１に対向させる面側に形成された絶縁層１２，２２の表面をＣＭＰにより平坦化する第１の平坦化工程と、第１の平坦化工程の後において絶縁層１２，２２の厚み方向に貫通し前記半導体素子に電気的に接続される貫通配線１５を形成する貫通配線形成工程を行った後に、絶縁層１２，２２の表面をＣＭＰにより平坦化する第２の平坦化工程を行い、その後、絶縁層１２，２２の表面上に接合用パッド１４，２４を形成し、接合用パッド１４，２４同士を常温接合するので、接合工程の歩留まりを向上させることができる。また、接合用パッド１４，２４の表面側は、Ａｕ膜から構成されているので、接合用パッド１４，２４の表面に自然酸化膜が形成されにくく、導通不良の発生を抑制することができ、接合工程の歩留まりを向上させることができる。

なお、上述のように、接合用パッド１４，２４同士を常温接合することにより、絶縁層１２，２２の表面側に露出する貫通配線１５，２５の端面の平坦性が低くても、接合工程の歩留まりへの影響が少ないので、第２の平坦化工程において貫通配線１５，２５の前記端面の平坦性を向上させるために研磨速度を遅くする必要がなく、スループットの低下を抑制し、製造コストの上昇を防ぐことができる。また、上述のように、第１の平坦化工程および第２の平坦化工程のうちのいずれかを省略すれば、スループットを向上させ、製造コストを低減することができる。

更に、貫通配線１５，２５をＡｕで形成すると、貫通配線１５，２５から半導体基板１，２に形成された前記半導体素子側へのＡｕ原子が拡散することにより、半導体素子の著しい劣化を招くおそれがあったが、本実施形態では、貫通配線１５，２５の材料としてＣｕを使用し、接合用パッド１４，２４のみにＡｕを用いているので、前記半導体素子側へＡｕ原子の拡散による半導体素子の劣化を防止することができる。

ここで、Ａｕ膜の設定膜厚について検討した結果について説明する。

半導体基板１の基礎となる第１のシリコンウェハの一表面側の全面に絶縁層とＴｉ膜とＡｕ膜とを積層した第１の接合試験用シリコンウェハと、半導体基板２の基礎となる第２のシリコンウェハの一表面側の全面に絶縁層とＴｉ膜とＡｕ膜とを積層した第２の接合試験用シリコンウェハとをＡｕ膜厚（Ａｕ膜の膜厚）を同じとして種々のＡｕ膜厚について用意して常温接合法による接合工程を行ってから、超音波顕微鏡法によって第１の接合試験用シリコンウェハと第２の接合試験用シリコンウェハとの接合面積がウェハ面積に占める割合を接合面積率として評価した。その結果、Ａｕ膜の膜厚の増加とともに接合面積率が減少し、Ａｕ膜の膜厚が５００ｎｍ以下であれば、接合面積率として９０％よりも大きな値が得られるという知見を得た。ところで、半導体装置の製造にあたっての総合歩留りを向上させるためには、各工程ごとの歩留りを向上する必要があり、各工程ごとの歩留りを９０％以上の値にすることが望ましいが、上述の結果から、接合工程の歩留りを９０％以上とするためには、各接合用パッド１４，２４のＡｕ膜の設定膜厚を５００ｎｍ以下に設定すればよいことが分かる。なお、Ａｕ膜の膜厚の下限値については、Ａｕ膜が薄くなりすぎると、Ａｕ膜の膜連続性が低下して抵抗が高くなり、導通不良が起こりやすくなるので、１０ｎｍ以上に設定することが望ましい。

しかして、接合用パッド１４，２４を構成するＡｕ膜の設定膜厚を５００ｎｍ以下としていることにより、接合用パッド１４，２４において上述の接合面積率として９０％よりも大きな値が得られるので、接合工程の歩留まりを向上させることができる。

なお、本実施形態では、接合用パッド１４，２４の表面側をＡｕ膜で形成しているが、これに限定されるものではなく、例えば、Ａｌ膜、Ｃｕ膜、Ｐｔ膜などを使用しても良い。また、接合用パッド１４，２４それぞれを互いに異なる材料で形成してもよい。

（実施形態２）
以下、本実施形態の接合方法について図２（ａ）〜（ｇ）に基づいて説明する。

本実施形態の半導体基板の接合方法では、半導体基板１に対しては、実施形態１で説明したように、半導体基板１の前記半導体素子および配線層１ａが形成された一表面側（半導体基板１において接合相手の半導体基板２（図２（ｆ），（ｇ）参照）に対向させる面側）に絶縁層１２を形成する絶縁層形成工程、半導体基板１の前記一表面側に形成された絶縁層１２の表面をＣＭＰにより平坦化する第１の平坦化工程、絶縁層１２に厚み方向に貫通する貫通孔１２ｃを形成する貫通孔形成工程、貫通孔１２ｃの内側に前記半導体素子に電気的に接続される貫通配線１５を形成する貫通配線形成工程、絶縁層１２の表面側をＣＭＰにより平坦化する第２の平坦化工程、絶縁層１２の前記表面上に貫通配線１５に電気的に接続される接合用パッド１４を形成する接合用パッド形成工程を順次行うことで図２（ｆ）に示す構造を得る。

一方、半導体基板２は、前記半導体素子が形成された前記一表面と配線層２ａとの間に絶縁層２ｂが形成されてなるものであり、半導体基板２に対しては、半導体基板２の前記半導体素子および配線層２ａが形成された前記一表面側にシリコン酸化膜からなる絶縁層２２を形成する第１の絶縁層形成工程の後、フォトリソグラフィ技術およびエッチング技術を利用して半導体基板２の厚み方向に貫通する貫通孔２ｃをエッチングにより形成する貫通孔形成工程を行う（図２（ａ）参照）。ここで、貫通孔２ｃは、微細化の観点から半導体基板２の前記一表面に対して垂直な形状が望ましく、略垂直にエッチングされている。なお、貫通孔２ｃの形状は、半導体素子の仕様およびコストなどによって他の形状としてもよい。また、貫通孔形成工程に要する時間の短縮および貫通孔２ｃの長さを縮小するために、半導体基板２を研磨して予め薄板化してもよい。

上述の貫通孔形成工程を行った後、半導体基板２の他表面および貫通孔２ｃの内周面にシリコン酸化膜からなる絶縁層２ｄ，２ｅを形成する第２の絶縁層形成工程を行う（図２（ｂ）参照）。絶縁層２ｄ，２ｅは、第１の絶縁層形成工程と同様に、プラズマＣＶＤや熱ＣＶＤなどのＣＶＤ法により形成している。

上述の第２の絶縁層形成工程を行った後、半導体基板２の前記他表面側に形成された絶縁層２ｅの表面をＣＭＰにより平坦化する第３の平坦化工程を行う（図２（ｃ）参照）。また、絶縁層２ｅの表面は、後述の接合工程を考慮すると、高い平坦性が求められる。ここで、第３の平坦化工程では、絶縁層２ｅの表面の平坦性に関してＲＭＳ粗さが１．５ｎｍ以下であることが望ましく、より小さな値のほうが好ましい。

上述の第３の平坦化工程を行った後、電解めっき法により貫通孔２ｃの内側に、配線層２ａに電気的に接続される貫通配線２５を形成する貫通配線形成工程を行う。なお、貫通配線２５を形成する材料、形成方法に関しては、実施形態１の貫通配線形成工程の説明にあるように、他の材料および他の形成方法を採用してもよい。

上述の貫通配線形成工程を行った後、絶縁層２ｅの表面側をＣＭＰにより平坦化する第４の平坦化工程を行うことにより、図２（ｄ）に示す構造を得る。

なお、本実施形態では、半導体基板２について貫通配線形成工程の前後で第３の平坦化工程と第４の平坦化工程とを行うが、第３の平坦化工程のみを行い、第４の平坦化工程を省略してもよい。また、第３の平坦化工程および第４の平坦化工程のうち、第４の平坦化工程のみを行い、第３の平坦化工程を省略してもよい。ただし、第３の平坦化工程を省略する場合、第４の平坦化工程では、絶縁層２ｅの表面の平坦性に関してＲＭＳ粗さが１．５ｎｍ以下となるように平坦化することが望ましく、より小さな値のほうが好ましい。

上述の第４の平坦化工程を行った後、絶縁層２ｅの前記表面上に貫通配線２５に電気的に接続される接合用パッド２４を形成する接合用パッド形成工程を行う（図２（ｅ）参照）。ここで、接合用パッド２４は、貫通配線２５の材料と異なる材料を用いて形成することができ、貫通配線２５が低抵抗の材料であるＣｕで形成され、接合用パッド１４，２４は、絶縁層２ｅとの密着性を改善するための密着性改善用金属膜であるＴｉ膜（図示せず）と当該密着性改善用金属膜上に積層されたＡｕ膜（図示せず）との積層膜から構成されている。従って、接合用パッド２４の表面側にはＡｕ膜が形成され、接合用パッド２４の表面に自然酸化膜が形成されにくくなっている。ここで、Ａｕ膜の設定膜厚を５００ｎｍ以下としている。

上述の接合用パッド形成工程を行った後、半導体基板１の絶縁層１２上に形成された接合用パッド１４と半導体基板２の絶縁層２ｅ上に形成された接合用パッド２４とを常温接合する接合工程を行う（図２（ｆ）（ｇ）参照）。なお、常温接合では、接合前に互いの接合表面である接合用パッド１４，２４の表面の清浄化・活性化を行ってから、接合用パッド１４，２４の表面同士を接触させて半導体基板１，２同士を接合する。

しかして、半導体基板１，２それぞれに対して、接合相手の半導体基板２，１に対向させる面側に形成された絶縁層１２，２ｅの表面をＣＭＰにより平坦化する第１の平坦化工程および第３の平坦化工程と、第１の平坦化工程および第３の平坦化工程の後において絶縁層１２，２ｅの厚み方向に貫通し前記半導体素子に電気的に接続される貫通配線１５，２５を形成する貫通配線形成工程とを行った後に、絶縁層１２，２ｅの表面をＣＭＰにより平坦化する第２の平坦化工程および第４の平坦化工程を行い、その後、絶縁層１２，２ｅの表面に接合用パッド１４，２４を形成してから、半導体基板１，２の接合用パッド１４，２４同士を接合するので、接合工程の歩留まりを向上させることができる。また、接合用パッド１４，２４の表面側は、Ａｕ膜から構成されているので、接合用パッド１４，２４の表面に自然酸化膜が形成されにくく、導通不良の発生を抑制することができ、接合工程の歩留まりを向上させることができる。

また、本実施形態の接合方法では、上述のように、接合用パッド１４，２４同士を接合することにより、絶縁層１２，２ｅの表面側に露出する貫通配線１５，２５の端面の平坦性が低くても、接合工程の歩留まりへの影響が少ないので、第２の平坦化工程および第４の平坦化工程において貫通配線１５，２５の前記端面の平坦性を向上させるために研磨速度を遅くする必要がなく、スループットの低下を抑制し、製造コストの上昇を防ぐことができる。また、第３の平坦化工程および第４の平坦化工程のうちのいずれかを省略すれば、スループットを向上させ、製造コストを低減することができる。

（実施形態３）
以下、本実施形態の接合方法について図３（ａ）〜（ｃ）、図４（ａ），（ｂ）に基づいて説明する。本実施形態では、実施形態１で説明した半導体基板１の前記一表面側に半導体基板２を接合し、更に、半導体基板２に対して半導体基板１とは反対側に半導体基板３を接合する。

本実施形態の接合方法では、半導体基板１に対しては、実施形態１で説明したように、半導体基板１の前記半導体素子および配線層１ａが形成された一表面側（半導体基板１において接合相手の半導体基板２（図３（ａ）参照）に対向させる面側）に絶縁層１２を形成する絶縁層形成工程、半導体基板１の前記一表面側に形成された絶縁層１２の表面をＣＭＰにより平坦化する第１の平坦化工程、絶縁層１２に厚み方向に貫通する貫通孔１２ｃを形成する貫通孔形成工程、貫通孔１２ｃの内側に前記半導体素子に電気的に接続される貫通配線１５を形成する貫通配線形成工程、絶縁層１２の表面側をＣＭＰにより平坦化する第２の平坦化工程、絶縁層１２の前記表面上に貫通配線１５に電気的に接続される接合用パッド１４を形成する接合用パッド形成工程を順次行う。ここで、半導体基板１の接合用パッド１４は、絶縁層１４との密着性を改善するための密着性改善用金属膜であるＴｉ膜と当該密着性改善用金属膜上に積層されたＡｕ膜との積層膜により構成されており、Ａｕ膜の設定膜厚を５００ｎｍ以下としている。

一方、半導体基板２は、前記半導体素子が形成された一表面と配線層２ａとの間に絶縁層２ｂが形成されてなるものであり、半導体基板２に対しては、前記半導体素子が形成された一表面側に絶縁層２２を形成する第１の絶縁層形成工程の後に、絶縁層２２の表面から半導体基板２の他表面まで貫通する貫通孔２ｃをエッチングにより形成する貫通孔形成工程を行った後に、半導体基板２の他表面および貫通孔２ｃの内周面に絶縁層２ｄ，２ｅを形成する第２の絶縁層形成工程を行い、その後に、貫通孔２ｃの内側に前記半導体素子に電気的に接続される貫通配線２５を形成する貫通配線形成工程を行う。そして、絶縁層２ｅの表面側をＣＭＰにより平坦化する第３の平坦化工程を行った後に、絶縁層２ｅの前記表面上に貫通配線２５に電気的に接続される第１の接合用パッド２４ａを形成する第１の接合用パッド形成工程を行う。しかして、半導体基板２について、図３（ａ）に示すような構造が得られる。なお、第２の絶縁層形成工程では、半導体基板２の前記他表面および貫通孔２ｃの内周面にシリコン酸化膜からなる絶縁層２ｄ，２ｅを形成するが、貫通孔２ｃの内側に形成される絶縁層２ｄは、例えば、熱酸化法により形成している。また、第１の接合用パッド２４ａは、絶縁層２ｅとの密着性を改善するための密着性改善用金属膜であるＴｉ膜と当該密着性改善用金属膜上に積層されたＡｕ膜との積層膜により構成され、Ａｕ膜の設定膜厚を５００ｎｍ以下としている。

そして、半導体基板１に対して接合用パッド形成工程を行った後であり、且つ、半導体基板２に対して第１の接合用パッド形成工程を行った後に、半導体基板１の絶縁層１２に形成された接合用パッド１４と、半導体基板２の絶縁層２ｅに形成された第１の接合用パッド２４ａとを常温接合する第１の接合工程を行うことで、図３（ｂ）に示す構造を得る。

第１の接合工程の後に、絶縁層２２の表面側をＣＭＰにより平坦化する第４の平坦化工程を行うことにより、図３（ｃ）に示す構造を得る。その後、絶縁層２２の表面に貫通配線２５に電気的に接続される第２の接合用パッド２４ｂを形成する第２の接合用パッド形成工程を行う。ここで、第２の接合用パッド２４ｂは、絶縁層２２との密着性を改善するための密着性改善用金属膜であるＴｉ膜と当該密着性改善用金属膜上に積層されたＡｕ膜との積層膜により構成され、Ａｕ膜の設定膜厚は５００ｎｍ以下としている。

また、半導体基板３は、ＩＣなどの半導体素子が形成された一表面と前記半導体素子に電気的に接続された配線層３ａとの間に絶縁層３ｂが形成されてなるものであり、半導体基板３に対しては、前記半導体素子が形成された前記一表面側に絶縁層３２を形成する第３の絶縁層形成工程の後に、絶縁層３２の表面から半導体基板３の他表面まで貫通する貫通孔３ｃをエッチングにより形成する貫通孔形成工程を行った後に、半導体基板３の前記他表面および貫通孔３ｃの内周面に絶縁層３ｄ，３ｅを形成する第４の絶縁層形成工程を行い、その後に、絶縁層３２および絶縁層３ｅそれぞれの厚み方向に貫通し前記半導体素子に電気的に接続する貫通配線３５を形成する貫通配線形成工程を行い、その後、絶縁層３ｅの表面側をＣＭＰにより平坦化する第５の平坦化工程を行った後に、絶縁層３ｅの前記表面上に貫通配線３５に電気的に接続される第３の接合用パッド３４ａを形成する第３の接合用パッド形成工程を行う。その後、絶縁層３２の表面側をＣＭＰにより平坦化する第６の平坦化工程を行った後に、絶縁層３２の前記表面上に貫通配線２５に電気的に接続される第４の接合用パッド３４ｂを形成する第４の接合用パッド形成工程を行うことにより、図４（ａ）に示す構造を得る。ここで、第３の接合用パッド３４ａおよび第４の接合用パッド３４ｂは、絶縁層３ｅおよび絶縁層３２との密着性を改善するための密着性改善用金属膜であるＴｉ膜と当該密着性改善用金属膜上に積層されたＡｕ膜との積層膜により構成されており、Ａｕ膜の設定膜厚を５００ｎｍ以下としている。

そして、半導体基板２に対して第２の接合用パッド形成工程を行った後であり、且つ、半導体基板３に対して第４の接合用パッド形成工程を行った後に、半導体基板２の第２の接合用パッド２４ｂと半導体基板３の第３の接合用パッド３４ａとを常温接合する第２の接合工程を行うことにより、２枚の半導体基板２，３を接合してなる図４（ｂ）に示す構造が得られる。

また、本実施形態の接合方法は、半導体基板２，３に対しては、前記一表面側に絶縁層２２，３２を形成する第５の絶縁層形成工程の後に、半導体基板２，３の厚み方向に貫通する第１の貫通孔２ｃ，３ｃをエッチングにより形成する貫通孔形成工程を行い、その後に、前記一表面側に絶縁層２２，３２が形成された半導体基板２，３の他表面側および第１の貫通孔２ｃの内周面に絶縁層２ｄ，２ｅ，３ｄ，３ｅを形成する絶縁層形成工程を行った後に、絶縁層２２，３２の表面側をＣＭＰにより平坦化する第７の平坦化工程を行った後に、絶縁層２ｅ，３ｅを厚み方向に貫通し前記半導体素子に電気的に接続する第１の貫通配線２５ａ，３５ａを形成する貫通配線形成工程を行った後に、絶縁層２２，２３に厚み方向に貫通する第２の貫通孔２２ｃ，３２ｃをエッチングにより形成する貫通孔形成工程を行った後に、絶縁層２２，３２の表面をＣＭＰにより平坦化する第８の平坦化工程を行った後に、絶縁層２２，３２の厚み方向に貫通し前記半導体素子に電気的に接続する第２の貫通配線２５ｂ，３５ｂを形成する第２の貫通配線形成工程を行い、その後、半導体基板２，３それぞれに対して、第１の接合用パッド２４ａおよび第３の接合用パッド３４ａを形成する第１の接合用パッド形成工程および第３の接合用パッド形成工程と、第２の接合用パッド２４ｂおよび第４の接合用パッド３４ｂを形成する第２の接合用パッド形成工程および第４の接合用パッド形成工程とを行った後に、半導体基板１の接合用パッド１４と半導体基板２の第１の接合用パッド２４ａとを接合する第１の接合工程を行うとともに、半導体基板２の第２の接合用パッド２４ｂと半導体基板３の第１の接合用パッド３４ａとを接合する第２の接合工程を行い図５に示す構造を得るものであってもよい。

ここで、図４（ｂ）に示す構造は、絶縁層２２，３２の表面側から絶縁層２ｅ，３ｅの表面側まで貫通する貫通配線２５，３５が半導体基板２，３の両面側に形成された接合用パッド２４ａ，２４ｂ同士、接合用パッド３４ａ，３４ｂ同士を接続する構造であるのに対して、図５に示す構造は、接合用パッド２４ａ，２４ｂ同士、接合用パッド３４ａ，３４ｂ同士を配線層２ａ，３ａを介して接続する構造である点が異なる。

しかして、半導体基板１において接合相手の半導体基板２に対向させる面側に形成された絶縁層１２の表面を平坦化する第１の平坦化工程と、貫通配線形成工程とを行った後に、絶縁層１２の表面を平坦化する第２の平坦化工程を行った後であって、且つ、半導体基板２において接合相手の半導体基板1に対向させる面側に形成された絶縁層２ｅを厚み方向に貫通する貫通配線形成工程を行った後に、絶縁層２ｅの表面を平坦化する第３の平坦化工程を行った後に、絶縁層１２，２ｅの表面上に接合用パッド１４，２４ａを形成してから、接合用パッド１４，２４ａ同士を接合するので、第１の接合工程の歩留まりを向上させることができる。また、半導体基板２，３において接合相手の半導体基板３，２に対向させる面側に形成された絶縁層２２，３ｅの表面を平坦化する第４の平坦化工程および第５の平坦化工程と、第４の平坦化工程および第５の平坦化工程の前において絶縁層２２，３ｅの厚み方向に貫通し前記半導体素子に電気的に接続される貫通配線２５，３５を形成する貫通配線形成工程とを行ったを行った後に、絶縁層２２，３ｅの表面上に接合用パッド２４ｂ，３４ａを形成してから、接合用パッド２４ｂ，３４ａ同士を接合するので、第２の接合工程の歩留まりを向上させることができる。

また、上述のように、半導体基板１の接合用パッド１４と半導体基板２の接合用パッド２４ａ、および半導体基板２の接合用パッド２４ｂと半導体基板３の接合用パッド３４ａとをそれぞれ接合することにより、絶縁層１２，２ｅ，２２，３ｅ，３２の表面に露出する貫通配線１５，２５，３５の端面の平坦性が低くても、接合工程の歩留まりへの影響が少ないので、第２の平坦化工程乃至第７の平坦化工程において貫通配線１５，２５，３５の前記端面の平坦性を向上させるために研磨速度を遅くする必要がなく、スループットの低下を抑制し、製造コストの上昇を防ぐことができる。

また、第２の接合工程では、例えば、共晶接合、拡散接合および陽極接合などとは異なり加熱する必要がない常温接合による接合方法を採用するので、加熱による半導体素子の劣化や、半導体基板１，２，３に応力や歪が残留することがほとんどない。従って、半導体基板１，２，３に対して第１の接合工程あるいは第２の接合工程を複数回行っても、熱による半導体素子の劣化や、半導体基板１，２，３に生じる応力や歪による半導体基板１，２，３の劣化が少ない。しかして、半導体基板１に、半導体基板２，３と同様の構造の半導体基板（図示せず）を３枚以上接合して集積した構造を実現することができる。

ここで、上述の平坦化工程、貫通孔形成工程、貫通配線形成工程、接合用パッド形成工程の順序は、本実施形態の順序に限定されず、半導体基板１，２，３中の構成材料および半導体素子の仕様などにより、適宜選択してもよい。

実施形態１の接合方法を説明するための主要工程断面図である。 実施形態２の接合方法を説明するための主要工程断面図である。 実施形態３の接合方法を説明するための主要工程断面図である。 同上の接合方法を説明するための主要工程断面図である。 同上の他の接合方法を説明するための断面図である。 従来例の接合方法を説明するための主要工程断面図である。

符号の説明

１，２，３ 半導体基板
１２，２２，２ｅ，３２，３ｅ 絶縁層
１４，２４，２４ａ，２４ｂ，３４ａ，３４ｂ 接合用パッド
１５，２５，２５ａ，２５ｂ，３５，３５ａ，３５ｂ 貫通配線

Claims (2)

1. 半導体素子が形成された少なくとも２つの半導体基板同士を接合する接合方法であって、互いに接合する半導体基板それぞれに対して、半導体基板において接合相手の半導体基板に対向させる面側に形成された絶縁層の表面をＣＭＰにより平坦化する平坦化工程と、平坦化工程の前後いずれかにおいて前記絶縁層の厚み方向に貫通し前記半導体素子に電気的に接続される貫通配線を形成する貫通配線形成工程とを行った後に、前記絶縁層の前記表面に貫通配線に電気的に接続される接合用パッドを形成する接合用パッド形成工程を行ってから、各半導体基板の接合用パッド同士を常温接合する接合工程を行うことを特徴とする接合方法。
2. 前記接合用パッド形成工程は、前記絶縁層との密着性を改善するための密着性改善用金属膜と当該密着性改善用金属膜上に積層されたＡｕ膜との積層膜により構成され且つＡｕ膜の設定膜厚が５００ｎｍ以下である前記接合用パッドを形成することを特徴とする請求項１記載の接合方法。
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   

Images