JP2010021286A - Bgaパッケージ - Google Patents

Bgaパッケージ Download PDF

Info

Publication number
JP2010021286A
JP2010021286A JP2008179416A JP2008179416A JP2010021286A JP 2010021286 A JP2010021286 A JP 2010021286A JP 2008179416 A JP2008179416 A JP 2008179416A JP 2008179416 A JP2008179416 A JP 2008179416A JP 2010021286 A JP2010021286 A JP 2010021286A
Authority
JP
Japan
Prior art keywords
pad
terminal
package
bga package
terminal pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008179416A
Other languages
English (en)
Other versions
JP5213034B2 (ja
Inventor
Akihiro Sano
昭広 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Infrontia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Infrontia Corp filed Critical NEC Infrontia Corp
Priority to JP2008179416A priority Critical patent/JP5213034B2/ja
Priority to US12/498,137 priority patent/US20100007008A1/en
Publication of JP2010021286A publication Critical patent/JP2010021286A/ja
Application granted granted Critical
Publication of JP5213034B2 publication Critical patent/JP5213034B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0465Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 端子パッドの剥離による障害・故障を低減可能なBGAパッケージを提供する。
【解決手段】 LSIパッケージ1と、LSIパッケージ1の裏面にグリッド状に配置された複数の端子パッド2と、端子パッド2を介して、LSIパッケージ1を電装基板にハンダ付けするためのハンダボールとを有し、LSIパッケージ1の最外周の4角に複数配置される端子パッド群を、他の端子パッドのサイズよりも大きくした一体型の補強用パッド6として構成したBGAパッケージ
【選択図】 図4

Description

本発明は、BGA(ボール・グリッド・アレイ)パッケージに関し、特に、端子パッドの剥離防止のためのBGAパッケージに関する。
従来の小型BGAのように多数端子が実装された装置において、落下・衝撃等によって、4角の端子パッド剥離による装置故障が発生している。
装置の概観がそれほど損傷しているように見えなくても、内部で致命的な損傷をうける場合がある。この現象を見分けることがBGAパッケージのLSIでは非常に難しいのが現状である。
ここで、図1〜図3を参照して、従来のBGAパッケージについて説明する。
図1〜3に示すように、従来のBGAパッケージは、LSIパッケージ1と、LSIパッケージ1の裏面にグリッド状に配置された複数の端子パッド2と、端子パッド2を介してLSIパッケージ1を電装基板4の端子パッド5にハンダ付けするためのハンダボール3とを有する。
従来のBGAパッケージの端子パッド2では、4角の端子(3端子ずつ)のパッドが弱く剥離しやすい。ここで、図2に、破損の可能性がある4角の端子パッドを示す。具体的には、グリッド状レイアウト中の左上隅の1−A,1−B、2−Aに配置された3つの端子パッド2、左下隅の5−A,6−A、6−Bに配置された3つの端子パッド2、右上隅の1−G,1−H、2−Hに配置された3つの端子パッド2、右下隅の5−H,6−G、6−Hに配置された3つの端子パッド2がそれぞれ剥離しやすい端子パッドに該当する。
そして、装置(端末)の小型化に伴い、回路の集積化・LSI端子が増加傾向にある。このような状況下、BGAパッケージ自体の面積が小さくなり、これに伴い、端子パッドの面積も小さくなる。この結果、1つ1つの端子パッドの接着力が低下してしまっていた。
特に、小型・可搬型の端末に使用されるものであれば、落下や衝撃による電装基板の歪みによる端子パッドの剥離は深刻な問題(障害・装置故障)を引き起こしていた。
この対策として、接着剤等による補強や、使用できるピン数を少なくすることを前提に4角の端子パッドを未使用にする等の対策を講じられてきた。これは、装置の価格アップの要因になっている。
これに関連する技術として、特開2001−244585公報(特許文献1)、特開2005−191041公報(特許文献2)、特開2006−165088公報(特許文献3)等がある。
特許文献1は、電装基板(PWB)上でのBGA(LCA等含む)部品の実装位置決め用パッドのプリント配線板・電装基板(PWB)に関する。
特許文献2は、主に電装基板(PWB)上のパターンレイアウトに関する。BGA部品の電装基板側のパターンパッドのすべてを対象とし、各々スルーホールに対して、45度の角度でレイアウトし補強する。
特許文献3は、BGAパッケージの最外周のランド部(ピンパターンパッド)を内側より大きくしたBGAパッケージに関する。最外周の4角のピンと4角の隣接する3ピンのランド部(ピンパターンパッド)を内側より大きくする。
特開2001−244585公報 特開2005−191041公報 特開2006−165088公報
そこで、本発明は、上記従来技術の問題点に鑑みて成されたものであり、その目的は、端子パッドの剥離による障害・故障を低減可能なBGAパッケージを提供することにある。
上記目的を達成するために、本発明に係るBGAパッケージは、
LSIパッケージと、
LSIパッケージの裏面にグリッド状に配置された複数の第1の端子パッドと、
第1の端子パッドを介して、LSIパッケージを電装基板にハンダ付けするためのハンダボールとを有し、
LSIパッケージの最外周の4角に複数配置される第1の端子パッド群を、他の第1の端子パッドのサイズよりも大きくした一体型の第1の補強用パッドとして構成したことを特徴とする。
好ましくは、前記LSIパッケージの最外周の4角には、前記第1の端子パッドがそれぞれ少なくとも3つ配置されており、
前記第1の補強用パッドはL型パターンとして一体的に構成されている。
好ましくは、前記電装基板の上面には、グリッド状に複数の第2の端子パッドが配置されており、
この第2の端子パッドは前記第1の端子パッドと前記ハンダボールを介して接続されている。
好ましくは、前記電装基板の最外周の4角に複数配置される第2の端子パッド群は、他の第2の端子パッドのサイズよりも大きくした一体型の第2の補強用パッドとして構成されている。
好ましくは、前記第1の補強用パッドと前記第2の補強用パッドとは、前記ハンダボールよりもサイズの大きなハンダボールを介して接続される。
好ましくは、前記第1の補強用パッドと前記第2の補強用パッドとは、前記ハンダボールよりもサイズの大きなハンダボールを介して熱溶着により接続される。
好ましくは、前記第2の補強用パッドはGNDに接続される。
本発明によれば、端子パッドの剥離による障害・故障を低減可能である。
さらに、LSIパッケージの最外周の4角を補強することにより、接着剤等による補強を省くことが可能となる。これにより、作業工数が減りコスト低減が図れる。
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
まず、図4及び図5を参照して、本発明の実施の形態に係るBGAパッケージについて説明する。ここで、説明の便宜上、図1〜3と同じ部分には同じ参照番号が付されている。
図4は、BGAパッケージを下方から見た図である。
図4を参照すると、BGAパッケージは、LSIパッケージ(ボディ)1、LSIの端子となる端子パッド2、LSIパッケージ1を電装基板4(図5参照)にハンダ付けするためのハンダボール3及び補強用パッド6を有している。
図5は、電装基板に実装されたBGAパッケージを側面から見た図である。
図5を参照すると、LSIパッケージ1の端子パッド2及びLS補強用パッド6が、電装基板4上の改善補強パッド8及び端子パッド5と、ハンダボール3、7の熱溶着により実装されている。
ここで、図4に示すように、端子パッド2は、LSIパッケージ1の裏面にグリッド状に複数配置されている。そして、LSIパッケージ1の最外周の4角に複数配置される端子パッド群は、他の端子パッド2のサイズよりも大きくした一体型の補強用パッド6として構成されている。LSIパッケージ1の最外周の4角には、端子パッド2がそれぞれ3つ配置されており、補強用パッド6はL型パターンとして一体的に構成されている。
具体的には、グリッド状レイアウト中の左上隅の1−A,1−B、2−Aに配置された3つの端子パッド2、左下隅の5−A,6−A、6−Bに配置された3つの端子パッド2、右上隅の1−G,1−H、2−Hに配置された3つの端子パッド2、右下隅の5−H,6−G、6−Hに配置された3つの端子パッド2がそれぞれL型パターンとして一体的に構成されている。
また、電装基板4の上面にも、グリッド状に複数の端子パッド5が配置されており、この端子パッド5は、同じくLSIパッケージ1の裏面にグリッド状に複数配置された端子パッド2とハンダボール3を介してそれぞれ接続されている。
そして、電装基板4の最外周の4角に複数配置される端子パッド群は、他の端子パッド5のサイズよりも大きくした一体型の改善補強用パッド8として構成されている。
このような構成の下、LSIパッケージ1の裏面に配置された補強用パッド6と電装基板4の上面に配置された改善補強用パッド8とが、ハンダボール3よりもサイズの大きなハンダボール7を介して接続される。例えば、補強用パッド6と改善補強用パッド8とはハンダボール7を介して熱溶着により接続される。
このような構成を有することにより、本発明の実施の形態のBGAパッケージは、従来のBGAパッケージ(図1〜図3参照)より大きな実装面積(少なくとも倍以上の面積)を確保することが可能で接着力の強化が図れる。
本発明の実施の形態によれば、端子パッドの剥離による障害・故障を低減可能である。さらに、LSIパッケージの最外周の4角を補強することにより、接着剤等による補強を省くことが可能となる。これにより、作業工数が減りコスト低減が図れる。
本発明の実施の形態では、電装基板4のパターンレイアウトにも依存するが、発熱するLSIの放熱効果をも達成することが可能となる。つまり、多少な発熱であれば余分はフィン等を追加せずに、電装基板4上の改善補強パッド8をGND等へ接続し、面積の広い層へ接続することにより、十分放熱効果を達成できる。
上述のように、本発明の実施の形態では、従来のBGAパッケージ(図1〜図3参照)の4角の端子に接続するパッド(電装基板と接続するパターン)の剥離防止及び強化のためのレイアウトを実施することにより、装置の故障防止や故障率を低減することが可能となる。
このように、本発明の実施の形態のBGAパッケージの端子パッドでは、従来では未使用にされていた端子パッドの面積を大きくすることにより接着力を強化した。そして、LSIパッケージの4角の端子パッドを補強用パッドとして使用する。このようにして、接着力を強化することにより、装置(端末)の故障を未然に防ぐことができる。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、図2では、LSIパッケージ1の最外周の4角には、端子パッド2がそれぞれ3つ配置されているが、端子パッド2の数は3つに限られず、それよりも大きい数でも良い。
従来のBGAパッケージを下方から見た図である。 従来のBGAパッケージを下方から見た図である。 従来の電装基板に実装されたBGAパッケージを側面から見た図である。 本発明の実施の形態に係るBGAパッケージを下方から見た図である。 本発明の実施の形態に係る電装基板に実装されたBGAパッケージを側面から見た図である。
符号の説明
1 LSIパッケージ
2 端子パッド
3 ハンダボール
4 電装基板
5 端子パッド
6 補強用パッド
7 ハンダボール
8 改善補強用パッド

Claims (7)

  1. LSIパッケージと、
    LSIパッケージの裏面にグリッド状に配置された複数の第1の端子パッドと、
    第1の端子パッドを介して、LSIパッケージを電装基板にハンダ付けするためのハンダボールとを有し、
    LSIパッケージの最外周の4角に複数配置される第1の端子パッド群を、他の第1の端子パッドのサイズよりも大きくした一体型の第1の補強用パッドとして構成したことを特徴とするBGAパッケージ。
  2. 前記LSIパッケージの最外周の4角には、前記第1の端子パッドがそれぞれ少なくとも3つ配置されており、
    前記第1の補強用パッドはL型パターンとして一体的に構成されていることを特徴とする請求項1に記載のBGAパッケージ。
  3. 前記電装基板の上面には、グリッド状に複数の第2の端子パッドが配置されており、
    この第2の端子パッドは前記第1の端子パッドと前記ハンダボールを介して接続されていることを特徴とする請求項1又は2に記載のBGAパッケージ。
  4. 前記電装基板の最外周の4角に複数配置される第2の端子パッド群を、他の第2の端子パッドのサイズよりも大きくした一体型の第2の補強用パッドとして構成したことを特徴とする請求項1から3のいずれか1項に記載のBGAパッケージ。
  5. 前記第1の補強用パッドと前記第2の補強用パッドとは、前記ハンダボールよりもサイズの大きなハンダボールを介して接続されることを特徴とする請求項1から4のいずれか1項に記載のBGAパッケージ。
  6. 前記第1の補強用パッドと前記第2の補強用パッドとは、前記ハンダボールよりもサイズの大きなハンダボールを介して熱溶着により接続されることを特徴とする請求項5に記載のBGAパッケージ。
  7. 前記第2の補強用パッドはGNDに接続されることを特徴とする請求項4から6のいずれか1項に記載のBGAパッケージ。
JP2008179416A 2008-07-09 2008-07-09 Bgaパッケージ Expired - Fee Related JP5213034B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008179416A JP5213034B2 (ja) 2008-07-09 2008-07-09 Bgaパッケージ
US12/498,137 US20100007008A1 (en) 2008-07-09 2009-07-06 Bga package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008179416A JP5213034B2 (ja) 2008-07-09 2008-07-09 Bgaパッケージ

Publications (2)

Publication Number Publication Date
JP2010021286A true JP2010021286A (ja) 2010-01-28
JP5213034B2 JP5213034B2 (ja) 2013-06-19

Family

ID=41504425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008179416A Expired - Fee Related JP5213034B2 (ja) 2008-07-09 2008-07-09 Bgaパッケージ

Country Status (2)

Country Link
US (1) US20100007008A1 (ja)
JP (1) JP5213034B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766453B2 (en) 2012-10-25 2014-07-01 Freescale Semiconductor, Inc. Packaged integrated circuit having large solder pads and method for forming
US10313146B2 (en) * 2013-05-13 2019-06-04 Panasonic Intellectual Property Management Co., Ltd. Communication method and communication apparatus
JP6436738B2 (ja) * 2014-11-19 2018-12-12 キヤノン株式会社 プリント配線板、半導体装置及びプリント回路板
US20170269988A1 (en) * 2016-03-21 2017-09-21 Intel Corporation Determining problem solutions based on system state data

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329812A (ja) * 2001-04-26 2002-11-15 Sharp Corp 半導体パッケージ装置および半導体パッケージ装置実装用基板
JP2007294620A (ja) * 2006-04-24 2007-11-08 Denso Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
US7646105B2 (en) * 2007-11-16 2010-01-12 Stats Chippac Ltd. Integrated circuit package system with package substrate having corner contacts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329812A (ja) * 2001-04-26 2002-11-15 Sharp Corp 半導体パッケージ装置および半導体パッケージ装置実装用基板
JP2007294620A (ja) * 2006-04-24 2007-11-08 Denso Corp 半導体装置

Also Published As

Publication number Publication date
US20100007008A1 (en) 2010-01-14
JP5213034B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
TWI536469B (zh) 微電子封裝體基體用多重表面修整層
JP2007048976A (ja) プリント回路板、およびプリント回路板を備えた電子機器
JP5919558B2 (ja) 多層プリント基板
JP2010245455A (ja) 基板および半導体装置
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP5213034B2 (ja) Bgaパッケージ
JP2004342947A (ja) 半導体パッケージ
JP2006080168A (ja) プリント配線板の放熱構造
JP2005012088A (ja) 多層回路基板および電子機器
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
US6501664B1 (en) Decoupling structure and method for printed circuit board component
JP2010182792A (ja) 電子回路装置
US8243462B2 (en) Printed wiring board, semiconductor device, and method for manufacturing printed wiring board
JP2009117409A (ja) 回路基板
JP2008227429A (ja) 電子回路モジュールおよび多層配線板
JP2002151634A (ja) 基板放熱装置
JP4952904B2 (ja) プリント配線基板とこれを備えたモータ制御装置
JP5372235B2 (ja) 半導体装置および半導体装置実装体
JP2007123531A (ja) プリント配線基板及びこれを用いたプリント回路基板
JP7423462B2 (ja) 実装基板及び半導体装置
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
JP2007227484A (ja) プリント配線板構造
WO2012153835A1 (ja) プリント配線基板
JP2001135904A (ja) モジュール基板実装構造およびモジュール基板
JP2010153751A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130220

R150 Certificate of patent or registration of utility model

Ref document number: 5213034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees