JP2010008869A - マッハツェンダ型光変調器 - Google Patents

マッハツェンダ型光変調器 Download PDF

Info

Publication number
JP2010008869A
JP2010008869A JP2008170325A JP2008170325A JP2010008869A JP 2010008869 A JP2010008869 A JP 2010008869A JP 2008170325 A JP2008170325 A JP 2008170325A JP 2008170325 A JP2008170325 A JP 2008170325A JP 2010008869 A JP2010008869 A JP 2010008869A
Authority
JP
Japan
Prior art keywords
modulation waveguide
modulation
disposed
waveguide
ground electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008170325A
Other languages
English (en)
Other versions
JP5104598B2 (ja
Inventor
Tamotsu Tanaka
有 田中
Takayuki Yamamoto
剛之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008170325A priority Critical patent/JP5104598B2/ja
Publication of JP2010008869A publication Critical patent/JP2010008869A/ja
Application granted granted Critical
Publication of JP5104598B2 publication Critical patent/JP5104598B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】 マッハツェンダ型光変調器の2本の変調導波路の間に配置された接地電極が変調導波路と交差する部分の作製のために、製造工程が複雑になる。
【解決手段】 半導体基板の上に、相互に間隔を隔てて第1及び第2の変調導波路(28,29)が配置される。さらに、第1及び変調導波路に接続される分波器(25)及び合波器(30)が配置される。第1の変調導波路の上に第1の信号電極(35)が配置され、第2の変調導波路の上に第2の信号電極(36)が配置される。第1の信号電極の両側の基板表面のうち、第2の信号電極側に第1の内側接地電極(39)が配置され、その反対側に第1の外側接地電極(37)が配置される。第2の信号電極の両側の基板表面のうち、第1の信号電極側に第2の内側接地電極(39)が配置され、その反対側に第2の外側接地電極(38)が配置される。第1の及び第2の内側接地電極は、第1の変調導波路及び前記第2の変調導波路のいずれとも重ならない。
【選択図】 図1

Description

本発明は、半導体基板の上に形成されるマッハツェンダ型光変調器に関する。
InP系半導体を用いたマッハツェンダ型光変調器は、LiNbOを用いた光変調器に比べて小型化が可能である。このため、InP系半導体を用いたマッハツェンダ型光変調器は、高密度波長分割多重(DWDM)システム用の波長可変中継装置の小型化を図るために有望な技術である。また、プッシュプル駆動することにより、チャープ制御が可能である。このため、半導体レーザとモノリシック集積化した小型の光中継器の構成部品として期待される。
半導体基板上に形成されるマッハツェンダ変調器は、分波器、2本の変調導波路、合波器を含む(特許文献1、非特許文献1)。2本の変調導波路の各々の上に、導波路に沿って変調信号が印加される進行波電極が形成される。進行波電極の両側に接地電極が配置される。一方の接地電極は、2本の変調導波路の間に配置されることになる。変調導波路の間に配置された接地電極は、変調導波路と交差して外側の領域まで延在し、接地電位を印加するための端子に接続される。
特開2005−300570号公報 K. Tsuzuki et al., "A 40-Gb/s InGaAlAs-InAlAs MQW n-i-n Mach-Zehnder Modulator With a Drive Voltage of 2.3 V", IEEE Photonics Technology Letters, Vol. 17, No. 1, January 2005
従来のマッハツェンダ型光変調器においては、2本の変調導波路の間に配置された接地電極と、接地電位を印加するための端子とが接続される。両者を接続するための配線は、変調導波路と交差する。変調導波路は、通常、基板上に形成されたメサ形状を有する。配線と変調導波路との交差箇所において、導波光に悪影響を及ぼさないようにするために、変調信号が印加される進行波電極と変調導波路との重なり部分とは異なる作製手順を採用しなければならない。例えば、エアブリッジ等の作製手順を採用する必要がある。このため、製造工程が複雑になる。
上記課題を解決するための光変調器は、
半導体基板の上に、相互に間隔を隔てて配置された第1及び第2の変調導波路と、
前記半導体基板の上に配置され、前記第1の変調導波路及び第2の変調導波路の入力端に接続された分波器と、
前記半導体基板の上に配置され、前記第1の変調導波路及び第2の変調導波路の出力端に接続された合波器と、
前記第1の変調導波路の上に、該第1の変調導波路に沿って配置された第1の信号電極と、
前記第2の変調導波路の上に、該第2の変調導波路に沿って配置された第2の信号電極と、
前記第1の信号電極の両側の基板表面のうち、前記第2の信号電極側に配置された第1の内側接地電極と、
前記第1の信号電極の両側の基板表面のうち、前記第2の信号電極とは反対側に配置された第1の外側接地電極と、
前記第2の信号電極の両側の基板表面のうち、前記第1の信号電極側に配置された第2の内側接地電極と、
前記第2の信号電極の両側の基板表面のうち、前記第1の信号電極とは反対側に配置された第2の外側接地電極と
を有し、
前記第1の内側接地電極及び前記第2の内側接地電極は、平面視において、前記第1の変調導波路、及び前記第2の変調導波路のいずれとも重ならない。
第1及び第2の内側接地電極が、前記第1の変調導波路、及び前記第2の変調導波路のいずれとも重ならないため、重なり部分を作製するための特殊な工程が不要である。
図1に、第1の実施例によるマッハツェンダ型光変調器の平面図を示す。基板20の上に、分波器25及び合波器30が配置されている。分波器25及び合波器30には、例えばマルチモード干渉型(MMI)カプラが用いられる。分波器25及び合波器30の各々は、2つの入力ポートと2つの出力ポートとを有する。
第1の入力導波路21及び第2の入力導波路22が、それぞれ分波器25の2つの入力ポートに接続されている。第1の変調導波路28が、分波器25の一方の出力ポートと合波器30の一方の入力ポートとを接続する。第2の変調導波路29が、分波器25の他方の出力ポートと合波器30の他方の入力ポートとを接続する。第1の出力導波路31及び第2の出力導波路32が、それぞれ合波器30の2つの出力ポートに接続されている。
第1の変調導波路28及び第2の変調導波路29は、端部近傍以外において、相互に平行に配置される。端部近傍の領域においては、端部に向かって間隔が徐々に狭まった後、相互に平行に配置されて、分波器25または合波器30に接続される。これらの導波路は、コア層及びその上下のクラッド層をメサ構造にしたハイメサ型光導波路である。
分波器25、第1の変調導波路28、合波器30、及び第2の変調導波路29により、閉じた領域45が画定される。
閉じた領域45の外側において第1の変調導波路28に隣接するように、第1の埋込部材41が配置されている。第1の埋込部材41は、第1の変調導波路28及び第2の変調導波路29を構成するコア層、及び上下のクラッド層のいずれよりも誘電率の低い低誘電率材料で形成される。第1の埋込部材41の厚さは、その上面が第1の変調導波路28の上面とほぼ同一の高さになるように調整される。
第1の変調導波路28の、端部近傍以外の部分に重なるように、第1の信号電極35が配置されている。閉じた領域45の外側に、第1の入力端子35A、及び第1の出力端子35Bが配置されている。第1の信号電極35の、分波器25側の端部は、第1の入力端子35Aに接続され、合波器30側の端部は、第1の出力端子35Bに接続されている。第1の変調信号電極35、第1の入力端子35A、及び第1の出力端子35Bは、同一の導電膜により形成されている。
第1の信号電極35の両側に、第1の外側接地電極37及び内側接地電極39が配置されている。内側接地電極39は、閉じた領域45の内側に配置され、第1の外側接地電極37は、閉じた領域45の外側に配置されている。内側接地電極39は、平面視において、第1の変調導波路28及び第2の変調導波路29のいずれとも重ならない。また、閉じた領域45の外側に配置された接地電位が与えられる導電性領域に、基板上の配線を介して接続されない。
第2の変調導波路29に対しても、第2の信号電極36、第2の入力端子36A、第2の出力端子36B、第2の外側接地電極38、第2の埋込部材42が配置されている。内側接地電極39は、第1の信号電極35及び第2の信号電極36に対応する接地電極として共用される。なお、第1の信号電極35に対応する内側接地電極と、第2の信号電極36に対応する内側接地電極とを、相互に分離してもよい。
第2の信号電極36、第2の入力端子36A、第2の出力端子36B、第2の外側接地電極38、第2の埋込部材42は、それぞれ、第1の変調導波路28と第2の変調導波路29とが相互に平行に配置された部分の中間線に関して、第1の信号電極35、第1の入力端子35A、第1の出力端子35B、第1の外側接地電極37、第1の埋込部材41と対称な平面形状を有する。
第1の入力端子35Aに第1の信号源51が接続され、第1の出力端子35Bに50Ωの終端抵抗53が接続される。第2の入力端子36Aに第2の信号源52が接続され、第2の出力端子36Bに50Ωの終端抵抗54が接続される。直流的に負にバイアスされた第1の入力端子35A及び第2の入力端子36Aに、変調信号が印加される。
図2に、図1の一点鎖線2A−2Aにおける断面図を示す。(001)面を主面とするn型InPからなる基板20の上に、半絶縁性埋込ヘテロ(SI−BH)構造の第1の変調導波路28及び第2の変調導波路29が形成されている。第1の変調導波路28及び第2の変調導波路29の各々は、下部クラッド層61、コア層62、及び上部クラッド層63がこの順番に形成された積層構造を有する。上部クラッド層63の上に、コンタクト層64が形成されている。下部クラッド層61は、基板20の全面に配置されており、第1及び第2の変調導波路28、29以外の領域の下部クラッド層61の上面は、第1及び第2の変調導波路28、29内の上面よりも低い。第1の変調導波路28及び第2の変調導波路29の各々の幅(メサ部の幅)は、例えば1.4〜1.8μmである。
下部クラッド層61は、n型InPで形成され、その不純物濃度は5×1017cm−3であり、変調導波路28、29が形成されている部分の厚さは1.4μmである。上部クラッド層63は、p型InPで形成され、その厚さは1.3μmである。コア層62側の厚さ0.5μmの部分の不純物濃度は6.5×1017cm−3であり、コンタクト層64側の厚さ0.8μmの部分の不純物濃度は1.6×1018cm−3である。コンタクト層64は、厚さ0.1μm、不純物濃度2×1018cm−3のp型InGaAsP層と、その上の厚さ0.5μm、不純物濃度1.5×1019cm−3のp型InGaAs層とを含む。
コア層62は、厚さ50nmのi型InP層、多重量子井戸層、及び厚さ100nmのi型InP層がこの順番に形成された積層構造を有する。例えば1.4μmの吸収端を持つ多重量子井戸層は、厚さ5nmのi型InPバリア層と厚さ10nmのi型InGaAsP井戸層とを交互に重ねた積層構造を有する。例えば、バリア層の数を34層とし、井戸層の数を33層とする。これにより、1.55μm帯の光導波路が形成される。
第1の変調導波路28及び第2の変調導波路29の側面に、半絶縁性のInPからなる半絶縁性高抵抗膜65が形成されている。半絶縁性高抵抗膜65の表面、及び下部クラッド層61の表面を酸化シリコンからなる保護膜67が覆う。なお、第1の変調導波路28と第2の変調導波路29との間の下部クラッド層61が露出するように、保護膜67に開口が形成されている。
第1の変調導波路28よりも外側の基板上に、第1の埋込部材41が配置され、第2の変調導波路29よりも外側の基板上に、第2の埋込部材42が配置されている。第1の変調導波路28の内側(第2の変調導波路側)の側面に配置された保護膜67の側面に、埋込部材43が配置され、第2の変調導波路29の内側(第1の変調導波路側)の側面に配置された保護膜67の側面に、埋込部材44が配置されている。第1の埋込部材41、第2の埋込部材42、及び埋込部材43、44には、例えばベンゾシクロブテン(BCB)が用いられる。なお、ベンゾシクロブテンに代えて、他の低誘電率材料、例えばポリイミド系有機化合物、エポキシ系有機化合物、アクリル系有機化合物等を用いてもよい。
第1の変調導波路28の上のコンタクト層64の上に、第1の信号電極35が形成されている。第2の変調導波路29の上のコンタクト層64の上に、第2の信号電極36が形成されている。第1の埋込部材41の上に、第1の外側接地電極37が形成され、第2の埋込部材42の上に、第2の外側接地電極38が形成されている。第1の変調導波路28と第2の変調導波路29との間の下部クラッド層61の上に、内側接地電極39が形成されている。内側接地電極39は、保護膜67に設けられた開口内に配置され、下部クラッド層61に接触している。基板20の背面に、背面電極70が形成されている。背面電極70には、接地電位が印加される。
次に、図3A〜図3Kを参照して、第1の実施例による光変調器の製造方法について説明する。
図3Aに示すように、基板20の上に、下部クラッド層61、コア層62、上部クラッド層63、及びコンタクト層64を順番に形成する。これらの膜は、分子線エピタキシ(MBE)や有機金属化学気相成長(MOCVD)によって化合物半導体をエピタキシャル結晶成長させることにより形成される。
コンタクト層64の上に、マスクパターン100を形成する。マスクパターン100は、図1に示した第1の入力導波路21、第2の入力導波路22、分波器25、第1の変調導波路28、第2の変調導波路29、合波器30、第1の出力導波路31、及び第2の出力導波路32の平面形状に対応する。マスクパターン100には、酸化シリコン、窒化シリコン、レジスト材等が用いられる。
図3Bに示すように、マスクパターン100をエッチングマスクとして、コンタクト層64から、下部クラッド層61の表層部までエッチングする。このエッチングには、ドライエッチングまたはウェットエッチングを適用することができる。ドライエッチングには、SiClやCl等の塩素系ガスの誘導結合プラズマを用いることができる。ウェットエッチングには、塩酸等を用いることができる。このエッチングにより、第1の変調導波路28及び第2の変調導波路29を含むメサ構造が形成される。
図3Cに示すように、マスクパターン100の上には成長しない条件で、下部クラッド層61の上に半絶縁性のInPからなる埋込層65aを選択成長させる。埋込層65aの成長には、例えばMOCVDが適用される。埋込層65aの形成後、マスクパターン100を除去する。
図3Dに示すように、第1の変調導波路28及び第2の変調導波路29の上に、マスクパターン101を形成する。マスクパターン101の幅は、コア層62よりもやや広い。マスクパターン101には、酸化シリコン、窒化シリコン、レジスト材等が用いられる。
図3Eに示すように、マスクパターン101をエッチングマスクとして、埋込層65a及び下部クラッド層61の上層部分をエッチングする。第1の変調導波路28及び第2の変調導波路29を構成するメサ構造の側面に、埋込層65aの一部(半絶縁性高抵抗膜)65が残る。埋込層65aのエッチング後、マスクパターン101を除去する。
コア層62の上下に、それぞれ上部クラッド層64及び下部クラッド層61が配置され、側方に埋込層65aが配置されたSI−BH構造が得られる。
図3Fに示すように、基板全面を、保護膜67で覆う。保護膜67には、例えば酸化シリコン、窒化シリコン等が用いられる。保護膜67の形成には、電子ビーム蒸着等が用いられる。
図3Gに示すように、保護膜67の表面に、低誘電率材料をスピンコート等により塗布し、キュアを行うことにより、低誘電率層46を形成する。低誘電率材料として、例えばベンゾシクロブテン(BCB)等が用いられる。低誘電率層46は、第1の変調導波路28及び第2の変調導波路29の両側の低い領域を埋め込むと共に、これらの導波路上にも堆積する。
図3Hに示すように、第1の変調導波路28及び第2の変調導波路29の上に配置された保護膜67が露出するまで、低誘電率層46をエッチバックする。
図3Iに示すように、基板表面にマスクパターン102を形成する。マスクパターン102は、図1に示した第1の埋込部材41及び第2の埋込部材42の平面形状に対応する。マスクパターン102は、第1の変調導波路28及び第2の変調導波路29よりも外側の領域から、これらの導波路の内側の側面よりもやや内側まで広がる。
マスクパターン102をエッチングマスクとして、低誘電率層46をエッチングする。低誘電率層46のエッチングには、例えばエッチングガスとして酸素を用いた反応性イオンエッチングが用いられる。これにより、第1の変調導波路28よりも外側に第1の埋込部材41が残り、第2の変調導波路29よりも外側に第2の埋込部材42が残る。第1の変調導波路28及び第2の変調導波路29の内側の側面にも、それぞれ低誘電率材料からなる埋込部材43及び埋込部材44が残る。2つの埋込部材43及び44よりも内側に、保護膜67が露出する。低誘電率層46のエッチング後、マスクパターン102を除去する。マスクパターン102を除去すると、第1の変調導波路28及び第2の変調導波路29の上に形成されている保護膜67が露出する。
図3Jに示すように、露出している保護膜67を、例えばフッ酸を用いて除去する。第1の変調導波路28及び第2の変調導波路29の上のコンタクト層64が露出し、第1の変調導波路28と第2の変調導波路29との間に、下部クラッド層61が露出する。
図3Kに示すように、第1の信号電極35、第2の信号電極36、第1の外側接地電極37、第2の外側接地電極38、及び内側接地電極39を形成する。これらの電極は、基板側から順番にAu層、Zn層、及びAu層が順番に形成された積層構造を有する。これらの電極の形成には、蒸着及びリフトオフ法を用いることができる。なお、蒸着により形成されたAu層の上に、Auめっきを施してもよい。
最後に、図2に示したように、基板70の背面に、背面電極70を形成する。背面電極70は、基板側から順番にAuGe層とAu層とが形成された積層構造を有する。
次に、第1の実施例による光変調器の動作原理について説明する。図1に示した第1の入力導波路21及び第2の入力導波路22の一方から光信号を入力する。分波器25は、入力された光信号を、第1の変調導波路28と第2の変調導波路29とに当分に分波する。
第1の信号源51及び第2の信号源52から、それぞれ第1の信号電極35及び第2の信号電極36に変調信号を入力する。入力された変調信号は、第1の信号電極35及び第2の信号電極36内を伝搬する。終端抵抗とインピーダンスマッチングさせるために、第1の信号電極35及び第2の信号電極36の特性インピーダンスは約50Ωに設計される。特性インピーダンスは、第1の信号電極35、第2の信号電極36、第1の外側接地電極37、第2の外側接地電極38、及び内側接地電極39の幾何学的形状に依存する。
図2において、下部クラッド層61と上部クラッド層63との間に、逆バイアス電圧が印加されると、コア層62内の多重量子井戸層の吸収端が変化する。吸収端が変化すると、クラマーズクロニッヒの関係から、導波路の屈折率が変化する。これにより、第1の変調導波路28及び第2の変調導波路29を伝搬する光信号の位相が変化する。
第1の信号電極35及び第2の信号電極36のいずれにも、変調信号を印加しない場合には、第1の変調導波路28及び第2の変調導波路29を伝搬する光信号は、位相変調を受けず、同相で合波器30に入力される。第1の信号電極35及び第2の信号電極36に、相互に逆位相の変調信号を印加すると、第1の変調導波路28及び第2の変調導波路29を伝搬する光信号は、相互に異なる位相変調を受ける。これにより、逆位相で合波器30に入力される。
第1の変調導波路28及び第2の変調導波路29から、合波器30に同相で光信号が入力されると、第2の出力導波路32に光信号が出力される。合波器30に逆位相で光信号が入力されると、第1の出力導波路31に光信号が出力される。このように、変調信号の印加、無印加を切り替えることにより、第1の出力導波路31及び第2の出力導波路32のいずれか一方から光信号を取り出すことができる。
第1の実施例では、内側接地電極38が、閉じた領域45内に配置されており、第1の変調導波路28及び第2の変調導波路29のいずれとも重なっていない。さらに、 内側接地電極39は、平面視において、閉じた領域の外側の接地電位が与えられる導電性領域に、基板上の配線を介して接続されない。このため、第1の変調導波路28や第2の変調導波路29を跨ぐエアブリッジの形成等の特殊な工程が不要になり、歩留まりの低下を抑制することができる。
内側接地電極39を、外側の第1の外側接地電極37及び第2の外側接地電極38よりも低い位置に配置することにより、第1の信号電極35及び第2の信号電極36の特性インピーダンスを50Ωに近づけることができる。
また、第1の実施例では、第1の変調導波路28及び第2の変調導波路29の外側に、それぞれ第1の埋込部材41及び第2の埋込部材42が配置されている。第1の信号電極35に連続する第1の入力端子35A及び第1の出力端子35Bは、第1の埋込部材41の上に配置されている。図2に示したように、第1の変調導波路28が形成されているメサ部の上面と、第1の埋込部材41の上面との間の段差は、メサ部の上面と、下部クラッド層61を覆っている保護膜67の上面との間の段差よりも低い。このため、第1の埋込部材41を配置しない場合に比べて、第1の信号電極35、第1の入力端子35A、及び第2の出力端子35Bの形成が容易である。同様に、第2の信号電極36、第2の入力端子36A、及び第2の出力端子35Bの形成が容易である。
図4に、基板上方の空間内の電界のシミュレーション結果を示す。図4中の矢印は電界の向きを表し、矢印の長さが電界の強さを表す。なお、図4では、第2の信号電極36に正電圧を印加した場合の電界を示している。内側接地電極39には、基板表面上の接地用端子から接地電圧が直接供給されることはないが、内側接地電極39に向かう電界が発生しており、接地電極として十分機能していることが分かる。
図5に、電磁界分布シミュレータと光小信号計算により求めた光応答特性を示す。横軸は変調導波路の長さを単位「mm」で表し、縦軸は最大変調帯域幅を単位「GHz」で表す。ここで、「最大変調帯域幅」は、出力導波路に出力される光信号の強度が3dB低下するときの周波数を意味する。
変調導波路の長さが1mm、及び1.5mmのとき、それぞれ13GHz及び9GHzの最大変調帯域幅が得られることがわかる。このように、内側接地電極39に接地電圧を直接印加しなくても、十分な高速変調が可能である。
次に、図6〜図9を参照して、第2〜第5の実施例について説明する。以下、第1の実施例による光変調器との相違点に着目して説明を行い、共通部分については説明を省略する。
図6に、第2の実施例による光変調器の断面図を示す。第1の実施例では、図2に示したように、第1の変調導波路28及び第2の変調導波路29を構成するメサ部の側面に、半絶縁性のInPからなる半絶縁性高抵抗膜65が配置されていたが、第2の実施例では、半絶縁性高抵抗膜が配置されていない。保護膜67が、メサ部の側壁に接する。
第2の実施例による光変調器の製造方法では、図3Bに示したマスクパターン100を除去した後、図3Cの埋込層65aを形成することなく、図3Fに示した保護膜67が形成される。
メサ部の両側に、保護膜67を介して低誘電率の埋込部材41〜44が配置されるため、低容量化を図ることができる。また、横方向に関する光閉じ込め効果が強くなるため、効果的な位相変調を行うことが可能になる。このため、第1の実施例の光変調器に比べて、最大変調帯域幅が広くなると期待される。
図7に、第3の実施例による光変調器の断面図を示す。第3の実施例では、図2に示した第1の実施例の光変調器の保護膜67、第1の埋込部材41、第2の埋込部材42、及び埋込部材43、44が形成されていない。第1の外側接地電極37及び第2の外側接地電極38が、下部クラッド層61の表面に形成される。
第3の実施例による光変調器の製造方法では、図3Eに示したマスクパターン101を除去した後、図3Kに示した第1の信号電極35、第2の信号電極36、第1の外側接地電極37、第2の外側接地電極38、及び内側接地電極39が形成される。図1に示した第1の入力端子35A、第1の出力端子35B、第2の入力端子36A、及び第2の出力端子は、半絶縁性高抵抗膜65の上に形成される。
第3の実施例においても、第1の変調導波路28及び第2の変調導波路29と交差する配線を形成する必要がない。
図8に、第4の実施例による光変調器の断面図を示す。第4の実施例では、図2に示した第1の実施例の光変調器の半絶縁性高抵抗膜65が配置されていない。さらに、第1の外側接地電極37が配置される領域において、保護膜67及び第1の埋込部材41が除去されており、第2の外側接地電極37が配置される領域において、保護膜67及び第2の埋込部材42が除去されている。このため、第1の外側接地電極37及び第2の外側接地電極38が、下部クラッド層61の表面に接触する。
第4の実施例による光変調器の製造方法では、図3Bに示したマスクパターン100を除去した後、図3Cに示した埋込層65aを形成することなく、図3Fに示した保護膜67が形成される。また、図3Iに示したマスクパターン102の、第1の外側接地電極37及び第2の外側接地電極38が配置される領域に開口が形成される。これにより、第1の外側接地電極37及び第2の外側接地電極38が配置される領域の第1の埋込部材41及び第2の埋込部材42が除去される。図3Jに示した保護膜67のエッチング工程で、第1の外側接地電極37及び第2の外側接地電極38が配置される領域の保護膜67が除去される。
第4の実施例においても、第1の変調導波路28及び第2の変調導波路29と交差する配線を形成する必要がない。
図9に、第5の実施例による光変調器の平面図を示す。光変調器が形成された基板20と同一の基板上に、波長可変半導体レーザ素子80が形成されている。波長可変半導体レーザ素子80から出射されるレーザ光が、第1の入力導波路21に入力される。なお、第2の入力導波路22に入力される構成としてもよい。また、波長可変半導体レーザ素子に代えて、固定波長分布帰還型(DFB)レーザ素子としてもよい。
上記第1〜第5の実施例では、基板20にn型InPを用いたが、その他の化合物半導体を用いてもよいし、p型InPや半絶縁性のInPを用いてもよい。その場合、下部クラッド層61は、メサ構造の近傍にのみ形成することが望ましい。p型InPを用いる場合には、下部クラッド層61をp型にし、上部クラッド層63をn型にする。
基板20に半絶縁性のInPを用いる場合には、背面電極70は形成されない。図7及び図8に示した第3及び第4の実施例の構成では、第1の外側接地電極37及び第2の外側接地電極38から、下部クラッド層61を介して、内側接地電極39に接地電位が印加される。
また、上記第1〜第5の実施例では、コア層62を多重量子井戸構造としたが、量子細線構造、量子ドット構造、またはバルク構造としてもよい。
また、上記第1の〜第5の実施例では、InP基板上に、InP系化合物半導体層を成長させて光導波路を形成したが、InP基板上に、InGaAsP系またはAlGaInAs系化合物半導体層を成長させて光導波路を形成してもよい。
また、上記第1〜第5の実施例で採用されている光変調器に、駆動電極以外に位相変調用電極を設けてもよい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
第1の実施例による光変調器の平面図である。 第1の実施例による光変調器の断面図である。 第1の実施例による光変調器の、製造途中段階における断面図である。 第1の実施例による光変調器の、製造途中段階における断面図である。 第1の実施例による光変調器の、製造途中段階における断面図である。 第1の実施例による光変調器の、製造途中段階における断面図である。 第1の実施例による光変調器の基板上の空間の電界のシミュレーション結果を示す線図である。 第1の実施例による光変調器の最大変調帯域幅と変調導波路の長さとの関係を示すグラフである。 第2の実施例による光変調器の断面図である。 第3の実施例による光変調器の断面図である。 第4の実施例による光変調器の断面図である。 第5の実施例による光変調器の平面図である。
符号の説明
20 基板
21 第1の入力導波路
22 第2の入力導波路
25 分波器
28 第1の変調導波路
29 第2の変調導波路
30 合波器
35 第1の信号電極
36 第2の信号電極
37 第1の外側接地電極
38 第2の外側接地電極
39 内側接地電極
41 第1の埋込部材
42 第2の埋込部材
43、44 埋込部材
45 閉じた領域
46 低誘電率層
51 第1の信号源
52 第2の信号源
53 第1の終端抵抗
54 第2の終端抵抗
61 下部クラッド層
62 コア層
63 上部クラッド層
64 コンタクト層
65 半絶縁性高抵抗膜
65a 埋込層
67 保護膜
70 背面接地電極
80 波長可変半導体レーザ素子
100、101、102 マスクパターン

Claims (7)

  1. 半導体基板の上に、相互に間隔を隔てて配置された第1及び第2の変調導波路と、
    前記半導体基板の上に配置され、前記第1の変調導波路及び第2の変調導波路の入力端に接続された分波器と、
    前記半導体基板の上に配置され、前記第1の変調導波路及び第2の変調導波路の出力端に接続された合波器と、
    前記第1の変調導波路の上に、該第1の変調導波路に沿って配置された第1の信号電極と、
    前記第2の変調導波路の上に、該第2の変調導波路に沿って配置された第2の信号電極と、
    前記第1の信号電極の両側の基板表面のうち、前記第2の信号電極側に配置された第1の内側接地電極と、
    前記第1の信号電極の両側の基板表面のうち、前記第2の信号電極とは反対側に配置された第1の外側接地電極と、
    前記第2の信号電極の両側の基板表面のうち、前記第1の信号電極側に配置された第2の内側接地電極と、
    前記第2の信号電極の両側の基板表面のうち、前記第1の信号電極とは反対側に配置された第2の外側接地電極と
    を有し、
    前記第1の内側接地電極及び前記第2の内側接地電極は、平面視において、前記第1の変調導波路、及び前記第2の変調導波路のいずれとも重ならない光変調器。
  2. 前記第1の内側接地電極と前記第2の内側接地電極とが、1つの導電パターンを共有する請求項1に記載の光変調器。
  3. さらに、前記半導体基板の表面に形成され、それぞれ前記第1の変調導波路及び前記第2の変調導波路に沿う平面形状を持つ第1のメサ構造及び第2のメサ構造を有し、
    前記第1の変調導波路及び前記第2の変調導波路は、それぞれ前記第1のメサ構造及び第2のメサ構造内に配置されており、
    前記第1の信号電極及び前記第2の信号電極は、それぞれ前記第1のメサ構造及び前記第2のメサ構造の上に配置されている請求項1または2に記載の光変調器。
  4. さらに、前記第1のメサ構造及び第2のメサ構造の外側の前記半導体基板の上に配置され、前記第1のメサ構造及び前記第2のメサ構造を形成する材料よりも誘電率が低い材料で形成された埋込部材を有し、
    前記第1及び第2の外側接地電極が前記埋込部材の上に形成されている請求項3に記載の光変調器。
  5. 前記半導体基板が、その表層部に形成された導電性半導体材料からなる導電層を含み、前記第1及び第2の内側接地電極が、前記導電層に接している請求項1乃至4のいずれか1項に記載の光変調器。
  6. 前記半導体基板が導電性半導体材料で形成されており、
    さらに、該半導体基板の裏側の表面に形成された背面接地電極を有する請求項1乃至5のいずれか1項に記載の光変調器。
  7. 前記第1の内側接地電極及び第2の内側接地電極は、平面視において、前記第1の変調導波路、前記第2の変調導波路、前記分波器、及び前記合波器で囲まれた閉じた領域の外側の接地電位が与えられる導電性領域に、基板上の配線を介して接続されない請求項1乃至6のいずれか1項に記載の光変調器。
JP2008170325A 2008-06-30 2008-06-30 マッハツェンダ型光変調器 Expired - Fee Related JP5104598B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008170325A JP5104598B2 (ja) 2008-06-30 2008-06-30 マッハツェンダ型光変調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170325A JP5104598B2 (ja) 2008-06-30 2008-06-30 マッハツェンダ型光変調器

Publications (2)

Publication Number Publication Date
JP2010008869A true JP2010008869A (ja) 2010-01-14
JP5104598B2 JP5104598B2 (ja) 2012-12-19

Family

ID=41589423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170325A Expired - Fee Related JP5104598B2 (ja) 2008-06-30 2008-06-30 マッハツェンダ型光変調器

Country Status (1)

Country Link
JP (1) JP5104598B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011203384A (ja) * 2010-03-24 2011-10-13 Sumitomo Electric Ind Ltd 半導体光素子及びマッハツェンダー型光変調素子
WO2011126068A1 (ja) 2010-04-07 2011-10-13 日産自動車株式会社 電解液注入装置及び電解液注入方法
JP2012220530A (ja) * 2011-04-04 2012-11-12 Mitsubishi Electric Corp 光変調素子
JP2013250527A (ja) * 2012-06-04 2013-12-12 Sumitomo Electric Ind Ltd 半導体マッハツェンダ変調器および半導体マッハツェンダ変調器の製造方法
JP2014038322A (ja) * 2012-07-19 2014-02-27 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
JP2014164243A (ja) * 2013-02-27 2014-09-08 Sumitomo Electric Ind Ltd 光変調モジュール、半導体光変調素子
JP2015194629A (ja) * 2014-03-31 2015-11-05 日本電信電話株式会社 半導体光変調器
JP2016024409A (ja) * 2014-07-23 2016-02-08 住友電気工業株式会社 変調器およびその製造方法
JP2018146729A (ja) * 2017-03-03 2018-09-20 住友電気工業株式会社 半導体素子の製造方法
JP2018159872A (ja) * 2017-03-23 2018-10-11 住友電気工業株式会社 半導体光素子及びその製造方法
JP2020057024A (ja) * 2016-07-27 2020-04-09 住友大阪セメント株式会社 光変調器
JP2022064266A (ja) * 2020-10-13 2022-04-25 日本ルメンタム株式会社 半導体光素子及び半導体光装置
WO2023095261A1 (ja) * 2021-11-25 2023-06-01 三菱電機株式会社 マッハツェンダ変調器
JP7504330B1 (ja) * 2024-01-17 2024-06-21 三菱電機株式会社 半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002122834A (ja) * 2000-10-19 2002-04-26 Sumitomo Osaka Cement Co Ltd 光導波路素子
JP2002169131A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 光半導体素子及び光半導体素子の変調方法
JP2003177368A (ja) * 2001-12-11 2003-06-27 Fujitsu Ltd 半導体光変調器、マッハツェンダ型光変調器、及び光変調器一体型半導体レーザ
JP2003322831A (ja) * 2002-05-07 2003-11-14 Fujitsu Ltd 半導体マッハツェンダ型光変調器
JP2004151590A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 光半導体装置
WO2007040106A1 (ja) * 2005-09-30 2007-04-12 Sumitomo Osaka Cement Co., Ltd. 光変調器及びその製造方法
JP2007510180A (ja) * 2003-10-28 2007-04-19 フィルトロニク パブリック リミテッド カンパニー 共平面導波管線路
JP2008210962A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd フレキシブル基板、光学部品、光送信器および光受信器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002122834A (ja) * 2000-10-19 2002-04-26 Sumitomo Osaka Cement Co Ltd 光導波路素子
JP2002169131A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 光半導体素子及び光半導体素子の変調方法
JP2003177368A (ja) * 2001-12-11 2003-06-27 Fujitsu Ltd 半導体光変調器、マッハツェンダ型光変調器、及び光変調器一体型半導体レーザ
JP2003322831A (ja) * 2002-05-07 2003-11-14 Fujitsu Ltd 半導体マッハツェンダ型光変調器
JP2004151590A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 光半導体装置
JP2007510180A (ja) * 2003-10-28 2007-04-19 フィルトロニク パブリック リミテッド カンパニー 共平面導波管線路
WO2007040106A1 (ja) * 2005-09-30 2007-04-12 Sumitomo Osaka Cement Co., Ltd. 光変調器及びその製造方法
JP2008210962A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd フレキシブル基板、光学部品、光送信器および光受信器

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011203384A (ja) * 2010-03-24 2011-10-13 Sumitomo Electric Ind Ltd 半導体光素子及びマッハツェンダー型光変調素子
WO2011126068A1 (ja) 2010-04-07 2011-10-13 日産自動車株式会社 電解液注入装置及び電解液注入方法
JP2012220530A (ja) * 2011-04-04 2012-11-12 Mitsubishi Electric Corp 光変調素子
US9285613B2 (en) 2012-06-04 2016-03-15 Sumitomo Electric Industries, Ltd. Semiconductor Mach-Zehnder modulator and method for manufacturing semiconductor Mach-Zehnder modulators
JP2013250527A (ja) * 2012-06-04 2013-12-12 Sumitomo Electric Ind Ltd 半導体マッハツェンダ変調器および半導体マッハツェンダ変調器の製造方法
JP2014038322A (ja) * 2012-07-19 2014-02-27 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
JP2014164243A (ja) * 2013-02-27 2014-09-08 Sumitomo Electric Ind Ltd 光変調モジュール、半導体光変調素子
US9046703B2 (en) 2013-02-27 2015-06-02 Sumitomo Electric Industries, Ltd. Optical modulator module and semiconductor optical modulator
JP2015194629A (ja) * 2014-03-31 2015-11-05 日本電信電話株式会社 半導体光変調器
JP2016024409A (ja) * 2014-07-23 2016-02-08 住友電気工業株式会社 変調器およびその製造方法
JP2020057024A (ja) * 2016-07-27 2020-04-09 住友大阪セメント株式会社 光変調器
JP2018146729A (ja) * 2017-03-03 2018-09-20 住友電気工業株式会社 半導体素子の製造方法
JP2018159872A (ja) * 2017-03-23 2018-10-11 住友電気工業株式会社 半導体光素子及びその製造方法
JP2022064266A (ja) * 2020-10-13 2022-04-25 日本ルメンタム株式会社 半導体光素子及び半導体光装置
JP7596137B2 (ja) 2020-10-13 2024-12-09 日本ルメンタム株式会社 半導体光素子及び半導体光装置
WO2023095261A1 (ja) * 2021-11-25 2023-06-01 三菱電機株式会社 マッハツェンダ変調器
JP7504330B1 (ja) * 2024-01-17 2024-06-21 三菱電機株式会社 半導体装置の製造方法
WO2025154209A1 (ja) * 2024-01-17 2025-07-24 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5104598B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
JP5104598B2 (ja) マッハツェンダ型光変調器
US8412008B2 (en) Semiconductor optical device
US6122414A (en) Semiconductor Mach-Zehnder modulator
US8412005B2 (en) Mach-Zehnder interferometer type optical modulator
EP0526023B1 (en) Semiconductor optical guided-wave device and its production method
US20100284019A1 (en) Semiconductor integrated optical device and method of making the same
JP2019194637A (ja) 半導体マッハ・ツェンダ型光変調器およびそれを用いたiq光変調器
US10027088B2 (en) Integrated semiconductor optical element and manufacturing method for same
JP2010226062A (ja) 光導波素子とその製造方法、半導体素子、レーザモジュール及び光伝送システム
JP2003177369A (ja) 半導体光変調器、それを用いたマッハツェンダ型光変調器、及び半導体光変調器の製造方法
US20030091287A1 (en) Multimode interference (MMI) device
US20130336611A1 (en) Optical device
JP3981864B2 (ja) ナイトライド系半導体レーザを備えた光集積装置
US8818142B2 (en) Optical semiconductor device
US8384980B2 (en) Semiconductor optical modulation device, Mach-Zehnder interferometer type semiconductor optical modulator, and method for producing semiconductor optical modulation device
JP5497678B2 (ja) 半導体光集積素子
JP2012209489A (ja) 光半導体素子及びその製造方法
JP6348880B2 (ja) 半導体マッハツェンダ光変調器
JP5917645B2 (ja) 光スイッチ素子
JP6531525B2 (ja) 光変調器および光変調器の製造方法
JP2016194655A (ja) 光導波路素子
JP5553151B2 (ja) 半導体光変調器及びそれを用いた半導体光送信機
JP2011077329A (ja) 半導体光集積素子、及びその製造方法
JP6452451B2 (ja) 光集積素子およびその製造方法
JPH05188412A (ja) 光半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5104598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees