JP2009527105A - 異なった動作機能を示すゲートを有する２重ゲート半導体デバイスおよびその製造方法 - Google Patents
異なった動作機能を示すゲートを有する２重ゲート半導体デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP2009527105A JP2009527105A JP2008553869A JP2008553869A JP2009527105A JP 2009527105 A JP2009527105 A JP 2009527105A JP 2008553869 A JP2008553869 A JP 2008553869A JP 2008553869 A JP2008553869 A JP 2008553869A JP 2009527105 A JP2009527105 A JP 2009527105A
- Authority
- JP
- Japan
- Prior art keywords
- fin
- layer
- gate
- polycrystalline silicon
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 23
- -1 silicide compound Chemical class 0.000 claims abstract description 18
- 230000000694 effects Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 35
- 150000002500 ions Chemical class 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 230000009977 dual effect Effects 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
Abstract
２重ゲートＦｉｎＦＥＴおよびその製造方法を提供する。ＦｉｎＦＥＴは、フィン（２０）の各側面に隣接して第１および第２ゲート（７２、７４）を有し、第１ゲートのフィンに対面する少なくとも一部分を多結晶シリコンによって形成し、第２ゲートのフィンに対面する少なくとも一部分を金属シリサイド化合物によって形成する。２個のゲートの異なった組成は、それぞれ異なった動作機能を提供し、短チャンネル効果を減少させる。
Description
本発明は、２重ゲート半導体デバイスおよびこのようなデバイスの製造方法に関する。特に、本発明は、２重ゲート構造を有する絶縁ゲート電界効果トランジスタに関する。
集積回路の半導体デバイスに対しては高密度化への継続的な要望があり、このためこのようなデバイスの寸法を小型化することが必要である。しかし、従来のデバイスのゲート長を、１００ｎｍ付近を下回るまで減少させると、ソースとドレインとの間における過剰リーク電流などの短チャネル効果に関連する問題を生ずる。
したがって、デバイス小型化を更に進めるためには、新規のデバイス構成が必要とされる。開発された新規の構造としては、短チャネル効果を制御するために２個のゲートを使用することが可能な、２重ゲート金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）がある。ＦｉｎＦＥＴは２重ゲート構造をとり、短チャネル効果を抑えることができる。
特許文献１（米国特許第６８５３０２０号）に、ＦｉｎＦＥＴについての記載がある。半導体材料の垂直フィンにおいて、このフィンの両側に２個のゲートを設けてチャネルを形成する。各ゲートを互いに異なった導電タイプのドーパントでドープし、それぞれ異なった動作機能を得る。
米国特許第６８５３０２０号明細書
本発明は、半導体デバイスを提供し、該半導体デバイスは、絶縁基板上に設けた半導体材料のフィンと、このフィンの第１側面からゲート誘電体層によって分離された第１ゲートであって、フィンに対向する少なくとも一部分を多結晶シリコンによって形成した該第１ゲートと、第１側面とは反対側のフィンの第２側面からゲート誘電層によって分離された第２ゲートであって、フィンに対向する少なくとも一部分を金属シリサイド化合物によって形成した該第２ゲートと、を含む。
第１ゲートの一部を多結晶シリコン、および第２ゲートの対応する部分を金属シリサイド化合物によって形成することにより、２個のゲートは異なった動作機能を示し、より優れた短チャンネル効果の制御をもたらす。
第１ゲートおよび／または第２ゲートは、ドーパント原子でドープすることができる。ドーパントの種類やその濃度を変化させることによって、それぞれのゲートの動作機能を変えることもできる。したがって、どちらか一方または双方のゲートをこれでドープすることによって、それぞれのゲートの動作機能を充分に制御下の環境において変動させることができる。ドーパント原子は、例えばヒ素原子を有するものとする。
加えて、第２ゲートにおいては、第１ゲートとは独立したその動作機能を変更するために、様々なシリサイド相を（金属材料中の半導体の比率を変更することによって）選択することができる。更に、第２ゲートの動作機能は、シリサイドを形成する金属を変えることによっても変更することができる。
好適な実施形態において、金属シリサイド化合物の層を、第１ゲートの多結晶シリコン部分上に形成する。このような層は、デバイスの多結晶シリコン部分からゲート電極までのより抵抗の低いパスを提供することによって、ゲートの直列抵抗を減少させる作用を行う。
本発明は更に、２重ゲート半導体デバイスを製造する方法を提供し、この方法は以下のステップ、すなわち、
（ａ）頂面を有する絶縁基板を準備するステップと、
（ｂ）絶縁基板の頂面に、互いに対向する第１側面および第２側面を有する、半導体材料のフィンを形成するステップと、
（ｃ）多結晶シリコンの層を堆積させるステップと、
（ｄ）フィンの第１側面上に延在する多結晶シリコン層の一部分の上に局部的な酸化物層を形成するステップと、
（ｅ）金属層を堆積するステップと、
（ｆ）多結晶シリコン、およびフィンの第２側面を覆う金属によって、金属シリサイド化合物を形成するようアニーリング処理を行うステップと
を有する。
（ａ）頂面を有する絶縁基板を準備するステップと、
（ｂ）絶縁基板の頂面に、互いに対向する第１側面および第２側面を有する、半導体材料のフィンを形成するステップと、
（ｃ）多結晶シリコンの層を堆積させるステップと、
（ｄ）フィンの第１側面上に延在する多結晶シリコン層の一部分の上に局部的な酸化物層を形成するステップと、
（ｅ）金属層を堆積するステップと、
（ｆ）多結晶シリコン、およびフィンの第２側面を覆う金属によって、金属シリサイド化合物を形成するようアニーリング処理を行うステップと
を有する。
ステップ（ｄ）における局部的な酸化物層の形成は、金属シリサイド化合物の選択的な形成につながる、すなわち、フィンの第２側面にオーバーレイする領域を含む酸化物層が存在しない領域において金属シリサイド化合物を選択的に形成するとともに、フィンの第１側面上には多結晶シリコンが残るようにする。
本発明による方法の好適な実施形態においては、局部的な酸化物層を形成するステップ（ｄ）は、以下のステップ、すなわち、
・頂面に対して直交しない角度で基板に向けてイオンを照射し、フィンの第１側面上の部分よりも、フィンの第２側面上の多結晶シリコン層部分により多くの数のイオンが注入されるようにするステップと、
・多結晶シリコン層の外表面を酸化させるが、フィンの第２側面上の多結晶シリコン層領域においては、該領域に存在するより多数の注入イオンの影響で、フィンの第１側面上の多結晶シリコン層領域において形成する酸化物層よりも薄い酸化物層を形成するステップと、および
・局部的な酸化物層を残すために、酸化物材料を等方的にエッチング除去するステップと
を有するものとする。
・頂面に対して直交しない角度で基板に向けてイオンを照射し、フィンの第１側面上の部分よりも、フィンの第２側面上の多結晶シリコン層部分により多くの数のイオンが注入されるようにするステップと、
・多結晶シリコン層の外表面を酸化させるが、フィンの第２側面上の多結晶シリコン層領域においては、該領域に存在するより多数の注入イオンの影響で、フィンの第１側面上の多結晶シリコン層領域において形成する酸化物層よりも薄い酸化物層を形成するステップと、および
・局部的な酸化物層を残すために、酸化物材料を等方的にエッチング除去するステップと
を有するものとする。
本発明方法の代替的な好適な実施形態においては、局部的な酸化物層を形成するステップ（ｄ）は、以下のステップ、すなわち、
・多結晶シリコン層上に酸化物材料の層を形成するステップと、
・頂面に対して直交しない角度で基板に向けてイオンを照射し、フィンの第１側面上の部分よりも、フィンの第２側面上の酸化物層部分により多くの数のイオンが注入されるようにするステップと、
・局部的な酸化物層を残すために、酸化物材料を等方的にエッチング除去するステップであって、フィンの第２側面上の酸化物層領域においては、該領域に存在するより多数の注入イオンの影響で、フィンの第１側面上の酸化物層領域においてよりも早くエッチング除去が進む、該エッチング除去ステップと
を有するものとする。
・多結晶シリコン層上に酸化物材料の層を形成するステップと、
・頂面に対して直交しない角度で基板に向けてイオンを照射し、フィンの第１側面上の部分よりも、フィンの第２側面上の酸化物層部分により多くの数のイオンが注入されるようにするステップと、
・局部的な酸化物層を残すために、酸化物材料を等方的にエッチング除去するステップであって、フィンの第２側面上の酸化物層領域においては、該領域に存在するより多数の注入イオンの影響で、フィンの第１側面上の酸化物層領域においてよりも早くエッチング除去が進む、該エッチング除去ステップと
を有するものとする。
多結晶シリコン層上の酸化物材料の層は、例として多結晶シリコン層の外表面を酸化することによって形成することができる。代案として、酸化物材料を堆積させてもよい。
好適には、照射するイオンは窒素イオンを有するものとする。
当然ながら、本発明に従った方法によって金属シリサイド化合物を形成するには、幅広い金属を用いることができる。好適には、使用する金属を、ニッケルまたは白金とする。
好適には、それぞれ個別の第１ゲートおよび第２ゲートを、フィン上を覆う材料を除去することによって、フィンの両側に形成する。この材料は好適には化学的機械的研磨（ＣＭＰ）によって除去する。このステップは、製造工程中のいくつもの段階で行うことができる。好適には、ステップ（ｃ）で多結晶シリコンの層を堆積した後に実行する。代案として、ステップ（ｆ）の後で、フィン上に位置する金属シリサイド材料を除去することもできる。
ここで本発明の実施形態を、単に例示として、添付図面につき記載する。
図は模式的であって、縮尺通りに描いたものではないことに注意されたい。これら図面における部分の相対寸法および比率は、図面を分かり易くするためまた便宜上、寸法を拡大または縮小して示す。一般に、同一の参照符号を使用して、変更を加えた実施形態または異なった実施形態において対応するまたは同様の特徴を示す。
図１は、本発明を具現化する２重ゲート構造のＦｉｎＦＥＴを製造する方法の第１段階における基板の断面を示す。基板はシリコン・オン・インシュレータ（ＳＯＩ）構造で、シリコン基板１０、埋込み酸化物層１２、および埋込み酸化物層１２上の単結晶シリコン層１４を有する。
埋込み酸化物層１２は、二酸化ケイ素などの酸化ケイ素で形成され、約１００ｎｍ〜５００ｎｍの厚さを有する。好適には、この層を約１５０ｎｍの厚さとする。シリコン層１４は、単結晶シリコンまたは多結晶シリコンを含むことができ、約２０ｎｍ〜２００ｎｍの厚さを有する。好適には、この層を約７０ｎｍの厚さとする。当然ながら、基板１０および層１４は、シリコン以外の他の半導体材料、例えばゲルマニウム、またはシリコン−ゲルマニウムなどの半導体材料の組み合わせを含むことができる。埋込み酸化物層１２もまた、酸化ケイ素以外の誘電性材料で形成することができる。
随意的に、例えば、窒化ケイ素または酸化ケイ素からなる誘電体層１６をシリコン層１４上に形成し、その後のエッチング処理中における保護キャップとすることができる。マスク１８は、従来の方式で適切な材料の均一層をパターン形成することによって設ける。マスク１８は、例えば、二酸化ケイ素、窒化ケイ素、ＳｉＯＮ、またはＳｉＯＣで形成することができる。
図２に示すように、シリコン層１４（および、存在する場合、誘電体層１６）のフォトレジストのマスク１８によって定められた領域を、その後、適切な異方性エッチング剤を用いてエッチング除去する。このようにして、酸化物層１２上にシリコンフィン２０を形成する。フィンは、誘電体層１６が残存したものである誘電性材料のキャップ２２を有する。
ソース領域およびドレイン領域は、マスク１８を用いてフィンと同時に、フィンの両端に隣接して形成することができる。ソース領域２００およびドレイン領域２０２を、図１０における完成したデバイスの平面図で示す。
その後、フィン２０の露出した側面を覆う誘電体層を、それぞれフィンの第１側面および第２側面を覆う鉛直層３０、鉛直層３２として形成する。これら鉛直層は、例えば、シリコンフィンの側面を酸化することによって形成する。
その後、基板上に多結晶シリコンの層３４を堆積させる（図３参照）。この多結晶シリコン層は、約５０ｎｍ〜３００ｎｍの厚さ、好適には約１００ｎｍ〜２００ｎｍの厚さとする。その後、多結晶シリコン層３４に、ｎ型またはｐ型の不純物をドープすることができる。好適には、ドーパントは、ヒ素、リン、またはホウ素である。これらドーパントは、約１×１０１４原子／ｃｍ２〜約６×１０１５原子／ｃｍ２の範囲、典型的には約１×１０１５原子／ｃｍ２の投与量、約２ＫｅＶ〜約４０ＫｅＶの注入エネルギー（使用するドーパントによって異なる）で注入することができる。適切であれば、この処理中、フィンの片側のみをマスクすることができる。
フィン２０上を覆う多結晶シリコン層３４の一部分を、その後、図４に示すように、ＣＭＰ処理によって除去する。これによって、この層のうち、フィンの第１側面を覆う部分および第２側面を覆う部分のそれぞれを分離する。フィン上のマスク層１８の厚さは、ＣＭＰ処理ステップの終了時に充分な公差があり、誘電層２２に損傷を与えることなく、多結晶シリコン層を２個の部分に分けることができるよう選択する。
次に、図４に示すように、イオン注入段階を実行し、基板に対して斜めにイオン４０を照射する。この角度により、イオンは非対称に注入され、多結晶シリコン層３４の表面における領域４２，４４および４６において、より高濃度でイオンが存在することとなる。フィンの第１側面上に存在る多結晶シリコン層の領域４８は、フィンを含む直立した構造によってイオン注入から遮蔽され、領域４２，４４および４６に比べて低いイオン濃度を有する。
その後、酸化処理を実行し、この結果、図５に示すように、多結晶シリコン層３４上に酸化物層５０を形成する。
注入したイオンは、窒素またはヒ素を含むことができる。
注入したイオンは、窒素またはヒ素を含むことができる。
多結晶シリコン層３４のうち、その表面により高い濃度の注入イオンを有する領域は、より低いイオン濃度の領域よりもゆっくり酸化する。これにより、図５に示す通り、フィン２０の第１側面上に、他のどこよりも分厚い酸化物層５０ａを形成する。酸化率の差は５の倍数となり得る。
その後、時限的等方性エッチングを行って、酸化物層５０を一様な深さを除去する。適切なエッチング剤は、例えばＨＦ溶液である。このエッチングは、酸化物層が、元々より分厚い酸化物層が形成されていた領域５０ａにのみ残るまで、実行する。したがって、領域５０ａは、図６に示すように、Ｌ字状のスペーサ５２を形成する。
図７に示すように、その後、金属層６０を、例えばスパッタ堆積によって、堆積する。金属は、例えばプラチナ、ニッケル、イッテルビウムまたはエルビウムとすることができる。代案として、他の金属を使用してもよい。この金属層の厚さは、約２０ｎｍ〜２００ｎｍｎ範囲とすることができ、形成するシリサイド、および多結晶シリコン層３４の厚さ依存する。
その後、熱アニール処理を実行し、金属６０が下層の多結晶シリコン層３４と接触する箇所で、金属シリサイド化合物を形成する。これによって、完全なシリサイドとなった金属シリサイド領域７０を形成する。この結果得られるのが、フィン２０の第１側面に隣接し、多結晶シリコンから成る第１ゲート７２、およびフィン２０の第２側面に隣接し、金属シリサイド化合物から成る第２ゲート７４、を有する図８に示すデバイスである。
マスク１８の厚さは、金属シリサイドがフィンの頂点に届かないことを保障するのに充分な厚さでなくてはならないことを理解されたい。
好適な実施形態においては、更なるステップを実施し、それは、適切なエッチング処理を用いた酸化物スペーサ５２の除去、およびその後に、それによって露出したフィン２０の第１側面の多結晶シリコン層をシリサイド化するための熱アニーリング処理、を含む。この結果、シリサイド化されていない金属の除去後、第１ゲート７２上に、追加的なシリサイド層７０Ａを有する、図９に示した構造が得られる。シリサイド層７０Ａは、第１ゲート７２への接続部の直列抵抗を減少させる作用を行う。
図９で示した完成デバイスの平面図を図１０に示す。ソース領域２００およびドレイン領域２０２は、フィン２０の互いに対向する端部から延びて存在する（延在する）。第１ゲート７２および第２ゲート７４は、フィン２０の互いに対向する側面から延在する。それらは、パターン形成およびエッチングして、それぞれゲート電極または接点２０４，２０６を形成することができる。
ソース領域２００およびドレイン領域２０２は、ｎ型またはｐ型の不純物でドープすることができる。
ここでＬ字状の酸化物スペーサ５２を形成する別の方法を、図１１および図１２につき説明する。この処理は、上述の図４および６につき説明した中間ステップを置き換えることができる。
図３で示した段階からスタートし、その後、多結晶シリコン層３４の上に酸化物層３００を設ける。この酸化物層は、例えば（図１１における場合のように）多結晶シリコン層の酸化によって、または堆積によって形成することができる。酸化物は、例えば二酸化ケイ素とすることができ、層は約５ｎｍ〜２０ｎｍの厚さとすることができる。その後、図４につき上述したのと同様な方法で、斜めからのイオン注入を行う。イオン３０２は、例えば窒素イオンとすることができる。上述した「シャドー効果」により、フィン２０の第１側面を覆う酸化物層３００の部分には、より低濃度のイオンが注入される。
その後、エッチング処理を実行し、その結果、図１２に示す通り、酸化物のＬ字状のスペーサ５２を得る。エッチングは、例としてＨＦ溶液などの、異なった窒素イオン濃度を有す酸化物領域によって選択的なエッチング剤を用いて行う。実質的にイオン注入されていないＬ字状の領域５２が残り、酸化物層３００の残りの部分がエッチング除去される。完成デバイスを形成するためには、図７につき説明したように更なる処理を実行すればよい。
上述の説明から、当業者には、他の変更や修正が可能なことは明らかであろう。そのような変更や修正は、既に当技術分野で既知である同等のまたは他の特徴に関するものであってよく、本明細書内で既に記載した特徴に代わってまたはそれらに追加して使用することが可能である。
本出願において、ある特定の組み合わせの特徴についての請求項を記載したが、当然ながら本発明範囲は、任意の新規の特徴または本明細書に明確にまたはそれとなく記載した特徴の任意な新規の組み合わせ、またはそれらを一般化した任意のものも含み、現在何れかの請求項に記載されているものと同じ発明に関するか否か、および、本発明が軽減するのと同じ技術的問題の何れかまたは全てを軽減するか否かには関わりない。
別々の実施形態として記載された特徴もまた、１つの実施形態として組み合わせて提供することが可能である。逆に、簡潔のため１つの実施形態として説明された複数の特徴を別々に、または任意の適切なサブコンビネーションとして提供することも可能である。本願人は、それらの特徴および／またはそれらの特徴の組み合わせについての新規の請求項を、本出願またはそれから発生した更なる出願の実行中に作成することが可能であることを、本出願によって告知するものである。
Claims (12)
- 半導体デバイスにおいて、
絶縁基板上に設けた半導体材料のフィンと、
このフィンの第１側面からゲート誘電体層によって分離された第１ゲートであって、フィンに対向する少なくとも一部分を多結晶シリコンによって形成した該第１ゲートと、
第１側面とは反対側のフィンの第２側面からゲート誘電層（３２）によって分離された第２ゲートであって、フィンに対向する少なくとも一部分を金属シリサイド化合物によって形成した該第２ゲートと
を有する半導体デバイス。 - 請求項１に記載のデバイスにおいて、前記第１ゲートおよび／または第２ゲートのフィンに近い少なくとも一部分をドーパント原子によってドープしたデバイス。
- 請求項２に記載のデバイスにおいて、前記ドーパント原子は、ヒ素原子を有するものとしたデバイス。
- 請求項１〜３のいずれか一項に記載のデバイスにおいて、前記第１ゲートの多結晶シリコン部分上に金属シリサイド化合物の層を形成したデバイス。
- 請求項１〜４のいずれか一項に記載のデバイスを製造する方法において、以下のステップ、すなわち、
（ａ）頂面を有する絶縁基板を準備するステップと、
（ｂ）前記絶縁基板の頂面に、互いに対向する第１側面および第２側面を有する、半導体材料のフィンを形成するステップと、
（ｃ）多結晶シリコンの層を堆積させるステップと、
（ｄ）フィンの第１側面上に延在する多結晶シリコン層の一部分の上に局部的な酸化物層を形成するステップと、
（ｅ）金属層を堆積するステップと、
（ｆ）多結晶シリコン、およびフィンの第２側面を覆う金属によって、金属シリサイド化合物を形成するようアニーリング処理を行うステップと
を有する方法。 - 請求項５に記載の方法において、前記ステップ（ｄ）は、以下のステップ、すなわち、
・頂面に対して直交しない角度で前記基板に向けてイオンを照射し、前記フィンの前記第１側面上の部分よりも、前記フィンの第２側面上の多結晶シリコン層部分により多くの数のイオンが注入されるようにするステップと、
・多結晶シリコン層の外表面を酸化させるが、前記フィンの第２側面上の多結晶シリコン層領域においては、該領域に存在するより多数の注入イオンの影響で、前記フィンの第１側面上の多結晶シリコン層領域において形成する酸化物層よりも薄い酸化物層を形成するステップと、および
・前記局部的な酸化物層を残すために、酸化物材料を等方的にエッチング除去するステップと
を有するものとした方法。 - 請求項５に記載の方法において、ステップ（ｄ）は、以下のステップ、すなわち、
・前記多結晶シリコン層上に酸化物材料の層を形成するステップと、
・頂面に対して直交しない角度で前記基板に向けてイオンを照射し、前記フィンの第１側面上の部分よりも、フィンの第２側面上の酸化物層部分により多くの数のイオンが注入されるようにするステップと、
・前記局部的な酸化物層（５２）を残すために、酸化物材料を等方的にエッチング除去するステップであって、前記フィンの第２側面上の酸化物層領域においては、該領域に存在するより多数の注入イオンの影響で、前記フィンの第１側面上の酸化物層領域においてよりも早くエッチング除去が進む、該エッチング除去ステップと
を有するものとした方法。 - 請求項６または７に記載の方法において、照射するイオンは窒素イオンを有するものとした方法。
- 請求項５〜８のいずれか一項に記載の方法において、金属層を、ニッケルまたは白金で形成した方法。
- 請求項５〜９のいずれか一項に記載の方法において、ゲートの両側の領域を分離するために、前記フィン上を覆う多結晶シリコン層の材料を除去するステップを有する方法。
- 請求項５〜９のいずれか一項に記載の方法において、フィンの各側面にそれぞれ個別の第１ゲートおよび第２ゲートを形成するために、ステップ（ｆ）の後に、前記フィン上の金属シリサイド材料を除去するステップを有するものとした方法。
- 請求項１０または１１に記載の方法において、材料をＣＭＰによって除去する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06101603 | 2006-02-13 | ||
| PCT/IB2007/050357 WO2007093930A1 (en) | 2006-02-13 | 2007-02-02 | Double-gate semiconductor devices having gates with different work functions and methods of manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009527105A true JP2009527105A (ja) | 2009-07-23 |
Family
ID=37965115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008553869A Withdrawn JP2009527105A (ja) | 2006-02-13 | 2007-02-02 | 異なった動作機能を示すゲートを有する２重ゲート半導体デバイスおよびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7791140B2 (ja) |
| EP (1) | EP1987541A1 (ja) |
| JP (1) | JP2009527105A (ja) |
| CN (1) | CN101385150A (ja) |
| TW (1) | TW200805649A (ja) |
| WO (1) | WO2007093930A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2253013B1 (en) | 2008-02-11 | 2011-07-20 | Nxp B.V. | Method for fabricating a finfet with separate gates |
| WO2010150324A1 (ja) * | 2009-06-26 | 2010-12-29 | 株式会社 東芝 | 半導体装置の製造方法 |
| US8021949B2 (en) * | 2009-12-01 | 2011-09-20 | International Business Machines Corporation | Method and structure for forming finFETs with multiple doping regions on a same chip |
| US8753964B2 (en) * | 2011-01-27 | 2014-06-17 | International Business Machines Corporation | FinFET structure having fully silicided fin |
| US8847293B2 (en) * | 2012-03-02 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate structure for semiconductor device |
| JP5456090B2 (ja) * | 2012-03-13 | 2014-03-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN102916024B (zh) * | 2012-10-08 | 2015-12-02 | 上海华力微电子有限公司 | 一种形成双深度隔离沟槽的方法 |
| US8716156B1 (en) * | 2013-02-01 | 2014-05-06 | Globalfoundries Inc. | Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process |
| KR102055379B1 (ko) | 2013-08-08 | 2019-12-13 | 삼성전자 주식회사 | 트라이-게이트를 포함하는 반도체 소자 및 그 제조 방법 |
| KR102245133B1 (ko) | 2014-10-13 | 2021-04-28 | 삼성전자 주식회사 | 이종 게이트 구조의 finFET를 구비한 반도체 소자 및 그 제조방법 |
| CN113140624A (zh) * | 2021-03-29 | 2021-07-20 | 上海华力集成电路制造有限公司 | 集成高k金属栅极和氧化物多晶硅栅极的结构和制备方法 |
| CN114628526B (zh) * | 2022-05-06 | 2022-08-02 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750487B2 (en) | 2002-04-11 | 2004-06-15 | International Business Machines Corporation | Dual double gate transistor |
| US6611029B1 (en) * | 2002-11-08 | 2003-08-26 | Advanced Micro Devices, Inc. | Double gate semiconductor device having separate gates |
| US6853020B1 (en) | 2002-11-08 | 2005-02-08 | Advanced Micro Devices, Inc. | Double-gate semiconductor device |
| US6842048B2 (en) * | 2002-11-22 | 2005-01-11 | Advanced Micro Devices, Inc. | Two transistor NOR device |
| JP4216676B2 (ja) | 2003-09-08 | 2009-01-28 | 株式会社東芝 | 半導体装置 |
| US6855989B1 (en) | 2003-10-01 | 2005-02-15 | Advanced Micro Devices, Inc. | Damascene finfet gate with selective metal interdiffusion |
| WO2005055326A1 (ja) | 2003-12-05 | 2005-06-16 | National Institute Of Advanced Industrial Science And Technology | 二重ゲート電界効果トランジスタ |
| US7186599B2 (en) | 2004-01-12 | 2007-03-06 | Advanced Micro Devices, Inc. | Narrow-body damascene tri-gate FinFET |
| KR100620446B1 (ko) | 2004-03-09 | 2006-09-12 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 및 이의 제조 방법 |
| US7288805B2 (en) * | 2005-02-24 | 2007-10-30 | International Business Machines Corporation | Double gate isolation |
| US7368787B2 (en) | 2005-05-19 | 2008-05-06 | International Business Machines Corporation | Fin field effect transistors (FinFETs) and methods for making the same |
-
2007
- 2007-02-02 US US12/278,629 patent/US7791140B2/en active Active
- 2007-02-02 CN CNA2007800051938A patent/CN101385150A/zh active Pending
- 2007-02-02 EP EP07705775A patent/EP1987541A1/en not_active Withdrawn
- 2007-02-02 WO PCT/IB2007/050357 patent/WO2007093930A1/en active Application Filing
- 2007-02-02 JP JP2008553869A patent/JP2009527105A/ja not_active Withdrawn
- 2007-02-09 TW TW096104930A patent/TW200805649A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007093930A1 (en) | 2007-08-23 |
| US7791140B2 (en) | 2010-09-07 |
| US20090242987A1 (en) | 2009-10-01 |
| EP1987541A1 (en) | 2008-11-05 |
| CN101385150A (zh) | 2009-03-11 |
| TW200805649A (en) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009527105A (ja) | 異なった動作機能を示すゲートを有する２重ゲート半導体デバイスおよびその製造方法 | |
| US7759737B2 (en) | Dual structure FinFET and method of manufacturing the same | |
| TWI485848B (zh) | 半導體裝置及其製造方法 | |
| US7381649B2 (en) | Structure for a multiple-gate FET device and a method for its fabrication | |
| JP5198823B2 (ja) | 極薄先端を有する新規のトランジスタの製造方法 | |
| JP5286701B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5728444B2 (ja) | 半導体装置およびその製造方法 | |
| US20050118793A1 (en) | Schottky-barrier MOSFET manufacturing method using isotropic etch process | |
| US20070194353A1 (en) | Metal source/drain Schottky barrier silicon-on-nothing MOSFET device and method thereof | |
| US20120205751A1 (en) | Semiconductor device | |
| JP5968708B2 (ja) | 半導体装置 | |
| JP2012004473A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5535486B2 (ja) | 絶縁体上に半導体が設けられた構造（ｓｏｉ）を有するボディコンタクト素子の形成方法及び装置 | |
| US9768054B2 (en) | High voltage device with low Rdson | |
| JP2007214208A (ja) | 半導体装置及びその製造方法 | |
| KR20010025030A (ko) | 반도체 디바이스 제조 방법 | |
| JP2005332993A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004311999A (ja) | 浅いソース／ドレーン領域を有する半導体素子の製造方法 | |
| JP6574885B2 (ja) | 半導体装置の製造方法 | |
| US10032672B1 (en) | Method of fabricating a semiconductor device having contact structures | |
| US20050247976A1 (en) | Notched spacer for CMOS transistors | |
| JP2008085306A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007158299A (ja) | ショットキー障壁トンネルトランジスタ及びその製造方法 | |
| KR100900234B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2006140290A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090907 |