JP2009523320A - Ｍｏｓデバイスおよびｍｏｓデバイスの製造方法 - Google Patents

Ｍｏｓデバイスおよびｍｏｓデバイスの製造方法 Download PDF

Info

Publication number
JP2009523320A
JP2009523320A JP2008549977A JP2008549977A JP2009523320A JP 2009523320 A JP2009523320 A JP 2009523320A JP 2008549977 A JP2008549977 A JP 2008549977A JP 2008549977 A JP2008549977 A JP 2008549977A JP 2009523320 A JP2009523320 A JP 2009523320A
Authority
JP
Japan
Prior art keywords
region
gate
semiconductor
mos device
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008549977A
Other languages
English (en)
Inventor
ニュータンク セバスチャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009523320A publication Critical patent/JP2009523320A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Steroid Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、多数の積重された半導体領域を有する突起部またはフィン構造を備える三次元積層フィン型金属酸化物半導体（ＳＦ−ＭＯＳ）デバイスを提供するもので、第２半導体領域が分離領域によって第１半導体領域から分離されている。ゲート分離層が少なくとも突起部の側壁に延在し、ゲート電極がゲート分離層に延在する。ゲート電極は複数のゲート領域を備え、各ゲート領域が他の半導体領域にわたって延在する。これにより、各ゲート領域が他の半導体領域の伝導チャネルに影響を与え、その結果ＳＦ−ＭＯＳデバイスの性能を最適化し得る他の自由度を付加する。本発明は、さらに本発明に係るＳＦ−ＭＯＳデバイスを製造する方法を提供する。

Description

本発明はＭＯＳデバイスおよびＭＯＳデバイスの製造方法に関する。
非特許文献１には、三次元積層フィン相補型金属酸化物半導体（ＳＦ−ＣＭＯＳ）デバイスが開示されている。当該ＳＦ−ＣＭＯＳデバイスは、ｐ型ＭＯＳ（ＰＭＯＳ）デバイス上に単一フィン構造もしくは突起部で積層したｎ型ＭＯＳ（ＮＭＯＳ）デバイスを備える。ゲート電極は、突起部に及ぶゲート酸化物層にわたって延在する。該ゲート電極は、ＮＭＯＳデバイスとＰＭＯＳデバイスによって共有され、伝導チャネルや電流路をＮＭＯＳデバイスとＰＭＯＳデバイスに突起部の各側壁で導入することを可能にする。ゲート電極がＮＭＯＳデバイスとＰＭＯＳデバイスによって共有されるために、ＳＦ−ＣＭＯＳデバイスの性能を最適化したり、さらに向上させたりするのが困難である。たとえば、ＳＦ−ＣＭＯＳデバイスにおけるＮＭＯＳデバイスとＰＭＯＳデバイスのオン状態電流およびオフ状態電流の最適比を達成するのは難しい。
フィリップＣ．Ｈ．チャン、外３名（Philip C.H.Chan,Xusheng Wu, Shengdong Zhang, Chuguang Feng, Mansun Chan）著、固体状態集積回路技術に関する国際会議で発行、「二重層ＳＯＩ材料を用いる三次元積層フィン型ＣＭＯＳ集積回路」、(中国)、２００４年１０月１８−２１日
本発明の目的は、優れた性能を有するＭＯＳデバイスを提供することにある。本発明は、請求項１に記載のＭＯＳデバイスを提供する。有利な態様は、従属請求項によって定義されている。
本発明に係るＭＯＳデバイスは、半導体基板上に側壁を有する突起部を備える。該突起部は、複数の積層半導体領域を備え、この場合第２半導体領域を分離領域によって第１半導体領域から分離する。ゲート分離層が、少なくとも突起部の側壁の一面に延在し、ゲート電極が該ゲート分離層にわたって延在する。ゲート電極は、複数のゲート領域を備え、この場合各ゲート領域が他の半導体領域にわたって延在する。各ゲート領域は別の半導体領域の伝導チャネルに影響を与え、それによってＭＯＳデバイスの性能を向上させることのできる自由度が付加される。
本発明に係るＭＯＳデバイスの一実施態様では、ゲート領域の少なくとも１つが、他のゲート領域の仕事関数値と異なる値の仕事関数を有する。材料の仕事関数はフェルミ準位でのエネルギーと自由電子エネルギー（または真空準位）とのエネルギー差、言い換えればその材料内で電子をフェルミ準位から真空準位へ移動するのに必要なエネルギーである。他のゲート領域に用いる材料の仕事関数値と異なる値の仕事関数を有する材料をゲート領域の一つに適用することにより自由度を導入してＭＯＳデバイスの性能を向上させることができる。
本発明に係るＭＯＳデバイスの別の実施態様では、突起部は、複数の積層半導体領域上にさらにハードマスク領域を備える。当該ハードマスク領域は、フォトリソグラフ技法によって画成され、ある領域がたとえばエッチング処理によって除去されるのを防止する。この実施態様は、突起部の上面、ひいては複数の積層半導体領域の上面に延在するゲート領域の影響を減じ、その結果伝導チャネルが複数の積層半導体領域の上面上にも存在するのを防ぐことにより伝導チャネルが各半導体領域の側壁だけに存在するのを確実にする。
本発明に係るＭＯＳデバイスの一実施態様は、ＰＭＯＳデバイスおよびＮＭＯＳデバイスを備え、この場合突起部が第１半導体領域、分離領域および第２半導体領域の積層体を備える。さらに、ゲート電極は、第１半導体領域に延在する第１ゲート領域と、第２半導体領域に延在する第２ゲート領域とを備える。このようにしてＣＭＯＳデバイスが得られ、この場合第１および第２半導体領域の伝導チャネルが第１および第２ゲート領域それぞれによって影響を受け、それによって自由度を付加してＣＭＯＳデバイスの性能、例えばオン状態電流とオフ状態電流との比を向上させることができる。
好適な実施態様においては、第１半導体領域および第１ゲート領域がＮＭＯＳデバイスを形成し、第２半導体領域および第２ゲート領域がＰＭＯＳデバイスを形成する。この実施態様においては、ＰＭＯＳデバイスの電流容量を増大する。その理由は、伝導チャネルが第２半導体領域の上面にも存在し、そのため第２半導体領域の側壁の伝導チャネルに加えてＰＭＯＳデバイスの全電流に寄与するからである。
他の好適な実施態様においては、第１半導体領域および第１ゲート領域がＰＭＯＳデバイスを形成し、第２半導体領域および第２ゲート領域がＮＭＯＳデバイスを形成する。本実施態様において第２半導体領域に存在するハードマスク領域は、伝導チャネルが第２半導体領域の上面で生起するのを防止し、ＮＭＯＳおよびＰＭＯＳデバイス間の相違を最小にする。この実施態様に好適なゲート材料は、第１ゲート領域用の白金シリサイドと、第２ゲート領域用の炭化タンタルとを備える。
本発明に係るＣＭＯＳデバイスの製造方法は、
側壁を有し、第１半導体領域、分離領域および第２半導体領域の積層体を備える突起部を半導体基板上に形成し；
少なくとも前記突起部の側壁に延在するゲート分離層を形成し；
突起部に延在する第１ゲート領域を形成し；
第２分離領域に延在する第１ゲート領域の一部を選択的に除去して第１ゲート領域を第１半導体領域に延在させ；
第２半導体領域に延在する第２ゲート領域を形成する工程とを備える。
第１ゲート領域の一部を選択的に除去することにより、２つの異なるゲート領域を備えるゲート電極が作成される。
これらおよび他の本発明の特徴を、さらに明らかにし、図面を参照しつつ説明する。
図面は一定の縮尺で描かれていない。一般に、図面中の同一構成要素は同じ参照番号によって示す。
図１はＭＯＳデバイス、この場合シリコン基板１上にあるたとえば二酸化ケイ素のような分離層２上の三次元積層フィン型ＭＯＳ（ＳＦ−ＭＯＳ）デバイス１０を示す。ＳＦ−ＭＯＳデバイス１０は、第１シリコン領域３、第１二酸化ケイ素領域４、第２シリコン領域５、第２二酸化ケイ素領域１１、第３シリコン領域１２および窒化物ハードマスク領域６の積層体からなる突起部またはフィン構造を備える。第１、第２および第３シリコン領域３，５，１２は、約３５ｎｍよりも小さい突起部の幅に対して低くドープされた領域であるのが好ましい。しかし、突起部の幅が正確なフィンＦＥＴデバイス動作を可能とするに極端に大きくなりすぎる場合には、より高いドーピングレベルを適用してもよい。たとえば二酸化ケイ素のようなゲート酸化物層８が突起部に延在する。第１ゲート領域１３が第１シリコン領域３と二酸化ケイ素領域４の一部にわたって延在する。第２ゲート領域１４が第２シリコン領域５と、第１ゲート領域１３が延在しない第１二酸化ケイ素領域４の残部にわたって延在し、かつ第１ゲート領域１３と直接電気接触状態にある。第３ゲート領域１５がハードマスク領域６と、第３シリコン領域１２と、第２ゲート領域１４が延在しない第２二酸化ケイ素領域１１の残部にわたって延在し、かつ第２ゲート領域１４と直接電気接触状態にある。本実施態様におけるＳＦ−ＭＯＳデバイス１０は、３つの異なるＭＯＳデバイス、すなわち第１シリコン領域３および第１ゲート領域１３を備える第１ＭＯＳデバイスと、第２シリコン領域５および第２ゲート領域１４を備える第２ＭＯＳデバイスと、第３シリコン領域１２および第３ゲート領域１５を備える第３ＭＯＳデバイスとからなる。シリコン領域３、５、１２が低くドープされた場合、各ＭＯＳデバイスに対するゲート材料の仕事関数の影響は、シリコン領域３、５、１２が高いドーピングレベルを有する場合よりも大きい。したがって、各ゲート領域の仕事関数は、各ＭＯＳデバイスがｐ型であるかｎ型であるかで、シリコン領域３、５、１２のドーピングレベルに応じた仕事関数の影響の大きさを決定する。仕事関数値が４．５ｅＶを超える場合には、対応するＭＯＳデバイスはｐ型となり、仕事関数値が４．５ｅＶを下回る場合には、対応するＭＯＳデバイスはｎ型となる。４．５ｅＶを超える仕事関数のゲート材料の例（ＰＭＯＳデバイス）は、ＰｔＳｉ（４．９ｅＶ）、ＭｏＯｘ（５．０ｅＶ）、ＴｉＮ（４．８ｅＶ）およびＴｉＳｉｘ（４．６ｅＶ）である。４．５ｅＶを下回る仕事関数のゲート材料の例（ＮＭＯＳデバイス）は、ＴａＣ（４．２ｅＶ）およびＴａＮｘ（４．３ｅＶ）である。適切なゲート材料を各ゲート領域１３、１４、１５に適用することにより、ＮＭＯＳデバイスとＰＭＯＳデバイスとの任意の組み合わせ、たとえば３つのＮＭＯＳデバイスの組み合わせ、または１つのＰＭＯＳデバイスと２つのＮＭＯＳデバイスとの組み合わせを実現し得る。さらに、相違する仕事関数、従って相違するしきい電圧を有するＰＭＯＳデバイスを得ることが可能である。同様に、相違するしきい電圧を有するＮＭＯＳデバイスを作製することができる。第１、第２及び第３ゲート領域１３、１４、１５の仕事関数における相違は、ＳＦ−ＭＯＳデバイス１０の最適化、たとえば異なった又は同一の仕事関数値のゲート領域をそれぞれ有する第１、第２、第３ＭＯＳデバイスを備えるＳＦ−ＭＯＳデバイス１０のオン状態電流とオフ状態電流の比の最適化が可能である。分離領域および半導体領域に用いる材料を別々に選択し得ることに注目すべきである。
図２〜９は、本発明に係るＳＦ−ＭＯＳデバイスの一実施態様、本例ではＳＦ−ＣＭＯＳデバイス３０を作製する方法の断面図を示す。該方法はシリコン基板１から始め、図２に示すように、分離層２、たとえば二酸化ケイ素がその上に延在する。分離層２上には、従来の方法を用いて、第１シリコン領域３、二酸化ケイ素領域４、第２シリコン領域５およびハードマスク領域６、本例では窒化ケイ素を備える積層体が形成される。シリコン領域３、５は、低くドープされた領域であることが好ましく、ドーピングレベルを突起部７の幅によって決めることができる。
図３に示すように、従来のリソグラフおよびエッチング技術を施すことによりハードマスク領域６の一部を除去する。ハードマスク領域６の残部が、作製すべき突起部７を画成する。
図４は、第２シリコン領域５、二酸化ケイ素領域４および第１シリコン領域３の露出部分を各々エッチングすることによる突起部７の形成を示す。突起部７の形成中に二酸化ケイ素をエッチング除去する一方、ハードマスク領域６をエッチング除去すべきでないので、ハードマスク領域６は窒化ケイ素材料からなる。他の適当な絶縁材料をハードマスク領域６および二酸化ケイ素領域４に適用し得ること明らかである。この段階で従来技術を用いてハードマスク領域６を任意に除去してもよい。これは、第２シリコン領域５に表面伝導チャネルを提供する。
次いで、図５に示すように、ゲート酸化物層８を突起部７上に形成する。本例においては、二酸化ケイ素の熱成長を適用してゲート酸化物層８を形成するので、ゲート酸化物層８が窒化ケイ素ハードマスク領域６上に形成されない。その後、たとえば化学機械平坦化法（ＣＭＰ）のような従来の平坦化技術を用いることによって、突起部７に延在する平坦化ゲート領域２３を形成する。平坦化ゲート領域２３は、たとえばＰｔＳｉ、ＭｏＯｘ、ＴｉＮ、ＴｉＳｉｘ、ＴａＣ、ＴａＮｘ、又はまたはゲート材料として適切な他の任意の材料からなる。この段階で、第１、第２シリコン領域３、５双方の伝導チャネルに同時に影響を与える１つのゲート領域、本例では平坦化ゲート領域２３を備えるＳＦ−ＣＭＯＳデバイスが形成される。
次工程を図６に示し、これは従来のリソグラフおよびエッチング技術を用いる窒化ケイ素のような第２ハードマスク領域２０の形成からなる。
次いで、平坦化ゲート領域２３の一部を除去するエッチング技術を適用して、図７に示すように、第１シリコン領域３にわたって延在するが、第２シリコン領域５に延在しないように第１ゲート領域１３を形成する。従って、第２ハードマスク領域２０が、平坦化ゲート領域２３を部分的に除去する領域を画成する。このようにして形成した第１ゲート領域１３は、二酸化ケイ素領域４の第１部分にも延在することとなる。
図８に示すように、第２ゲート領域１５を露出したゲート酸化物層８および露出した第１ゲート領域１３上に形成する。第２ゲート領域１５の形成は、スパッタリングまたは化学気相成長法（ＣＶＤ法）によって行うことができる。また、第２ゲート領域１５は、たとえばＰｔＳｉ、ＭｏＯｘ、ＴｉＮ、ＴｉＳｉｘ、ＴａＣ、ＴａＮｘ、又はゲート材料として適切な他の任意材料からなる。
最後に第２ハードマスク領域２０を除去し、図９に示すようなＳＦ−ＣＭＯＳデバイスが得られる。
要約すると、本発明は、複数の積層された半導体領域を有する突起部またはフィン構造を備える三次元積層フィン型金属酸化物半導体（ＳＦ−ＭＯＳ）デバイスを提供するもので、この場合第２半導体領域を分離領域によって第１半導体領域から分離する。ゲート分離層が少なくとも突起部の側壁に延在し、ゲート電極が前記ゲート分離層に延在する。ゲート電極は複数のゲート領域を備え、各ゲート領域が他の半導体領域に延在する。このようにして、各ゲート領域が他の半導体領域の伝導チャネルに影響を及ぼし、その結果ＳＦ−ＭＯＳデバイスの性能を最適化し得るような他の自由度を付加する。本発明は、さらに本発明に係るＳＦ−ＭＯＳデバイスの製造方法を提供する。
上述した実施態様が本発明の限定よりむしろ例を示し、そして当業者が請求の範囲から逸脱することなく多くの代替態様を設計することができることに留意すべきである。請求の範囲において、カッコ内に位置するいかなる引用符号も請求の範囲を限定するものとして解釈すべきではない。「備える」の語句は、請求の範囲に列挙したもの以外の要素または工程の存在を除外しない。要素に先行する「１つ（aまたはan）」の語句は、複数のその要素の存在を除外しない。
図１は、本発明のＭＯＳデバイスの一実施態様の断面図である。 図２は、本発明のＭＯＳデバイスの一実施態様の作製に関わる一連の工程を示した断面図である。 図３は、本発明のＭＯＳデバイスの一実施態様の作製に関わる一連の工程を示した断面図である。 図４は、本発明のＭＯＳデバイスの一実施態様の作製に関わる一連の工程を示した断面図である。 図５は、本発明のＭＯＳデバイスの一実施態様の作製に関わる一連の工程を示した断面図である。 図６は、本発明のＭＯＳデバイスの一実施態様の作製に関わる一連の工程を示した断面図である。 図７は、本発明のＭＯＳデバイスの一実施態様の作製に関わる一連の工程を示した断面図である。 図８は、本発明のＭＯＳデバイスの一実施態様の作製に関わる一連の工程を示した断面図である。 図９は、本発明のＭＯＳデバイスの一実施態様の作製に関わる一連の工程を示した断面図である。
符号の説明
１： シリコン基板
２： 分離層
３： 第１シリコン領域
４： 第１二酸化ケイ素領域
５： 第２シリコン領域
６： 窒化物ハードマスク領域
７： 突起部
８： ゲート酸化物層
１０： 三次元積層フィン型ＭＯＳ（ＳＦ−ＭＯＳ）
１１： 第２二酸化ケイ素領域
１２： 第３シリコン領域
１３： 第１ゲート領域
１４： 第２ゲート領域
１５： 第３ゲート領域
２０： 第２ハードマスク領域
２３： 平坦化ゲート領域
３０： ＳＦ−ＣＭＯＳデバイス

Claims (8)

  1. 半導体基板上で、側壁を有する突起部を備え、かつ複数の積層された半導体領域を備え、第２半導体領域が分離領域によって第１半導体領域から分離されてなるＭＯＳデバイスにおいて、
    該ＭＯＳデバイスが、さらに少なくとも前記突起部の側壁に延在するゲート分離層と、該ゲート分離層に延在するゲート電極とを備え、
    該ゲート電極が複数のゲート領域を備え、各ゲート領域が他の半導体領域に延在することを特徴とするＭＯＳデバイス。
  2. 前記ゲート領域の少なくとも１つが、他のゲート領域の仕事関数値と異なる値の仕事関数を有する請求項１に記載のＭＯＳデバイス。
  3. 前記突起部が、さらに前記複数の積層された半導体領域上にハードマスク領域を備える請求項１に記載のＭＯＳデバイス。
  4. ＰＭＯＳデバイスおよびＮＭＯＳデバイスを備え、前記突起部が第１半導体領域、分離領域および第２半導体領域の積層体からなり、前記ゲート電極が、第１半導体領域に延在する第１ゲート領域と、第２半導体領域に延在する第２ゲート領域とを備える請求項１に記載のＭＯＳデバイス。
  5. 前記第１ゲート領域および前記第１半導体領域がＮＭＯＳデバイスを形成し、前記第２ゲート領域および前記第２半導体領域がＰＭＯＳデバイスを形成する請求項４に記載のＭＯＳデバイス。
  6. 前記第１ゲート領域および前記第１半導体領域がＰＭＯＳデバイスを形成し、前記第２ゲート領域および前記第２半導体領域がＮＭＯＳデバイスを形成する請求項３または４に記載のＭＯＳデバイス。
  7. 前記第１ゲート領域が白金シリサイドからなり、第２ゲート領域が炭化タンタルからなる請求項６に記載のＭＯＳデバイス。
  8. 請求項１に記載のＭＯＳデバイスを製造するに当たり、
    側壁を有し、第１半導体領域、分離領域および第２半導体領域の積層体を備える突起部を半導体基板上に形成し；
    少なくとも前記突起部の側壁に延在するゲート分離層を形成し；
    突起部に延在する第１ゲート領域を形成し；
    第２分離領域に延在する第１ゲート領域の一部を選択的に除去して第１ゲート領域を第１半導体領域に延在させ；
    第２半導体領域に延在する第２ゲート領域を形成する工程とを備えることを特徴とするＭＯＳデバイスの製造方法。
JP2008549977A 2006-01-30 2007-01-22 Ｍｏｓデバイスおよびｍｏｓデバイスの製造方法 Withdrawn JP2009523320A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06101021 2006-01-30
PCT/IB2007/050211 WO2007085996A2 (en) 2006-01-30 2007-01-22 Mos device and method of fabricating a mos device

Publications (1)

Publication Number Publication Date
JP2009523320A true JP2009523320A (ja) 2009-06-18

Family

ID=38309588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008549977A Withdrawn JP2009523320A (ja) 2006-01-30 2007-01-22 Ｍｏｓデバイスおよびｍｏｓデバイスの製造方法

Country Status (8)

Country Link
US (1) US8093659B2 (ja)
EP (1) EP1982357B1 (ja)
JP (1) JP2009523320A (ja)
CN (1) CN101375399B (ja)
AT (1) ATE496394T1 (ja)
DE (1) DE602007012054D1 (ja)
TW (1) TW200735357A (ja)
WO (1) WO2007085996A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110467B2 (en) 2009-04-21 2012-02-07 International Business Machines Corporation Multiple Vt field-effect transistor devices
US8294511B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
US9553193B2 (en) 2010-11-19 2017-01-24 Micron Technology, Inc. Double gated fin transistors and methods of fabricating and operating the same
FR3016237B1 (fr) 2014-01-07 2017-06-09 Commissariat Energie Atomique Dispositif a nanofils de semi-conducteur partiellement entoures par une grille
US9224736B1 (en) * 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
CN104916587A (zh) * 2015-05-06 2015-09-16 深圳市海泰康微电子有限公司 用于高密度集成电路设计的半导体器件及其制备方法
US9356027B1 (en) 2015-05-11 2016-05-31 International Business Machines Corporation Dual work function integration for stacked FinFET
US9659963B2 (en) 2015-06-29 2017-05-23 International Business Machines Corporation Contact formation to 3D monolithic stacked FinFETs
US10084090B2 (en) 2015-11-09 2018-09-25 International Business Machines Corporation Method and structure of stacked FinFET
US11282861B2 (en) 2015-12-26 2022-03-22 Intel Corporation Dynamic logic built with stacked transistors sharing a common gate
CN106952814A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107452793B (zh) 2016-06-01 2020-07-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US11075119B2 (en) 2017-03-30 2021-07-27 Intel Corporation Vertically stacked transistors in a pin
EP3660891B1 (en) 2018-11-27 2023-06-07 IMEC vzw A method for forming a semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288431B1 (en) * 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US7030435B2 (en) * 2000-08-24 2006-04-18 Cova Technologies, Inc. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6750487B2 (en) 2002-04-11 2004-06-15 International Business Machines Corporation Dual double gate transistor
US6911697B1 (en) * 2003-08-04 2005-06-28 Advanced Micro Devices, Inc. Semiconductor device having a thin fin and raised source/drain areas
FR2861501B1 (fr) * 2003-10-22 2006-01-13 Commissariat Energie Atomique Dispositif microelectronique a effet de champ apte a former un ou plusiseurs canaux de transistors
US6894337B1 (en) * 2004-02-02 2005-05-17 Advanced Micro Devices, Inc. System and method for forming stacked fin structure using metal-induced-crystallization
US6974983B1 (en) * 2004-02-02 2005-12-13 Advanced Micro Devices, Inc. Isolated FinFET P-channel/N-channel transistor pair
US7098477B2 (en) * 2004-04-23 2006-08-29 International Business Machines Corporation Structure and method of manufacturing a finFET device having stacked fins
JP2005354023A (ja) * 2004-05-14 2005-12-22 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US7968394B2 (en) * 2005-12-16 2011-06-28 Freescale Semiconductor, Inc. Transistor with immersed contacts and methods of forming thereof

Also Published As

Publication number Publication date
WO2007085996A2 (en) 2007-08-02
DE602007012054D1 (de) 2011-03-03
US20100219479A1 (en) 2010-09-02
TW200735357A (en) 2007-09-16
CN101375399B (zh) 2010-09-01
EP1982357B1 (en) 2011-01-19
WO2007085996A3 (en) 2007-11-22
EP1982357A2 (en) 2008-10-22
US8093659B2 (en) 2012-01-10
ATE496394T1 (de) 2011-02-15
CN101375399A (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
US8093659B2 (en) Three-dimensional stacked-fin-MOS device with multiple gate regions
CN110690216B (zh) 制造半导体器件的方法和半导体器件
KR101707730B1 (ko) Finfet 디바이스를 위한 방법 및 구조체
CN110651365B (zh) 具有不同沟道长度的垂直传输鳍式场效应晶体管
TWI570915B (zh) 半導體裝置以及製造鰭式場效電晶體裝置的方法
US7732839B2 (en) Semiconductor device and method for fabricating the same
KR101312747B1 (ko) 복수의 임계 전압을 가진 ｆｉｎｆｅｔ들
CN105633083A (zh) 具有可控端到端临界尺寸的鳍式场效应晶体管（FinFET）器件及其形成方法
JP2008172082A (ja) 半導体装置及び半導体装置の製造方法
KR20030076354A (ko) 반도체 장치 및 그 제조방법
TW201628090A (zh) 半導體元件及其製作方法
US9673106B2 (en) Semiconductor devices and methods of manufacturing the same
US11205650B2 (en) Input/output semiconductor devices
JP6076584B2 (ja) 半導体装置及びその製造方法
CN110838444B (zh) 一种制造半导体器件的方法
JP2007509496A (ja) １つ以上のトランジスタチャンネルを形成可能な電界効果マイクロエレクトロニクスデバイス
CN112447596A (zh) 半导体装置结构的制造方法
US20160099244A1 (en) Methods of Forming Semiconductor Devices and Structures Thereof
KR102638419B1 (ko) 입력/출력 디바이스
CN110957225B (zh) 半导体元件及其制造方法
CN110838470B (zh) 制造半导体装置的方法与半导体装置
JP2008210874A (ja) 半導体装置の製造方法
TW202004989A (zh) 半導體結構及形成積體電路結構的方法
JP2008066715A (ja) 半導体装置及びその製造方法
US20230352483A1 (en) Input/output devices

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090917