JP2009516494A

JP2009516494A - 誘導性負荷駆動装置

Info

Publication number: JP2009516494A
Application number: JP2008540745A
Authority: JP
Inventors: ホーヘザードジャン
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2005-11-18
Filing date: 2006-11-08
Publication date: 2009-04-16
Also published as: CN101313462A; WO2007057817A2; US20090045764A1; EP1952526A2; US8030994B2; WO2007057817A3

Abstract

駆動装置（１）は、誘導性負荷（３０）に出力電圧（ＶＬ）を供給する。この駆動装置は、予め決定した範囲内の制御可能なデューティサイクルを有するパルス幅変調制御信号（ＣＳ）を受ける入力端を有している。第１のスイッチ回路（１０）は、第１のスイッチ信号（ＣＳ；ＩＣＳ）を受けて第１の電圧（Ｖ１）を生じ、第２のスイッチ回路（１３）は、第２のスイッチ信号（ＤＣＳ；ＣＳＤ）を受けて第２の電圧（Ｖ２）を生じ、第１の電圧（Ｖ１）と第２の電圧（Ｖ２）との差を前記出力電圧（ＶＬ）とする。インバータ（１１；１５）及び遅延回路（１２；１６）は制御信号（ＣＳ）を受け、互いに反転し遅延した第１のスイッチ信号（ＣＳ；ＩＣＳ）及び第２のスイッチ信号（ＤＣＳ；ＣＳＤ）を生じる。遅延回路（１２；１６）の遅延時間（ｄＴ）は、予め決定した範囲内の前記制御可能なデューティサイクルの各々に対して、単一の極性を有する出力電圧が得られるように選択する。

Description

本発明は、誘導性負荷を駆動する駆動装置、この駆動装置を有するシステム、このシステムを具える光ディスク駆動システム及び誘導性負荷の駆動方法に関するものである。

ＤＣモータ用のモータ制御回路は、米国特許第５０８６４９２号明細書に開示されている。この制御回路はパルス幅変調された（ＰＷＭ）制御信号を発生し、このＰＷＭ制御信号のデューティサイクルがモータの速度を決定する。モータはＰＷＭ制御信号及び反転したＰＷＭ制御信号によりそれぞれ制御される２つのハーフブリッジ間に配置されている。従来技術のこのモータ制御回路には、特にモータへの出力電流が０のときにリップル電流が高くなり且つ消費電力が高くなるという欠点がある。
米国特許第５０８６４９２号

本発明の目的は、誘導性負荷を駆動する駆動装置であって、誘導性負荷を流れるリップル電流を低くした駆動装置を提供することにある。本発明は独立請求項に規定してある。好適例は従属請求項に規定してある。

本発明の第１の観点による駆動装置はパルス幅変調された制御信号を受ける入力端を有している。この駆動装置は誘導性負荷の両端間に出力電圧を発生し、この出力電圧は制御信号のパルス幅（デューティサイクルとも称される）により決定される。換言すれば、誘導性負荷を流れる平均電流は制御信号のデューティサイクルにより制御される。駆動装置は第１及び第２のスイッチ回路を有している。第１のスイッチ回路は、第１のスイッチ信号を受け、第１の出力信号を誘導性負荷の第１の端子に供給する。第２のスイッチ回路は第２のスイッチ信号を受け、第２の出力信号を誘導性負荷の第２の端子に供給する。

駆動装置は更に、制御信号から第１及び第２のスイッチ信号を発生するためのインバータ及び遅延回路を有している。このインバータ及び遅延回路は互いに遅延及び反転されている第１及び第２のスイッチ信号を得るために用いられる。インバータ及び遅延回路の厳密な配置は本発明にとってあまり重要ではない。例えば、第２のスイッチ信号を発生するチェーン内にインバータ及び遅延回路の双方を配置することができる。この場合、第１のスイッチ信号は制御信号であり、第２のスイッチ信号は第１のスイッチ信号を反転して遅延させた（又は遅延して反転させた）信号である。第１のスイッチ信号を発生するチェーン内にインバータ及び遅延回路の双方を配置することもできること明らかである。あるいはまた、インバータが制御信号を反転させて第１のスイッチ信号を得るとともに、遅延回路が制御信号を遅延させて第２のスイッチ信号を得ることもでき、また第１の制御信号と第２の制御信号とを逆にすることもできる。２つの制御信号間の遅延差のみが重要である為、制御信号と第１のスイッチ信号及び第２のスイッチ信号双方との間の遅延時間を異ならせることができる。２つのスイッチ信号を互いに遅延及び反転させるも、デューティサイクルの予め決定した範囲内でデューティサイクルの各々に対して、第１のスイッチ信号及び第２のスイッチ信号が負荷の両端間の電圧の極性が逆とならないように、遅延時間を選択することが重要となる。従って、予め決定した範囲内で選択されたデューティサイクルの場合、負荷の両端間に生じる全てのパルスが同じ極性を有するが、その他のデューティサイクルの場合には、極性が異なるおそれがある。

上述したように第１及び第２のスイッチ信号を互いに遅延及び反転させる為、誘導性負荷の両端間の電圧の振幅は半分になり、パルスの周波数は２倍になる。その結果、誘導性負荷を流れる電流のリップルは、従来技術に比べてかなり減少する。更に、負荷の両端間の出力電圧のデューティサイクルが５０％ではなく０のときは、負荷に流れる電流は０となる。このことにより、負荷を流れる平均電流が０のときのリップル電流及び消費電力が最小になるという利点が得られる。制御信号は単一の配線を介して供給しうるという点に留意すべきである。このことは、あるチップに集積されたデジタル信号プロセッサから制御信号を受ける駆動装置が、他の集積回路である場合に特に有利である。

ある例では、遅延時間を固定値とする。この簡単な例は、制御信号の繰り返し周波数が固定されているか、又は遅延の固定値を選択することを可能にするある限界値間で変化するも、負荷の両端間の電圧が予め決定した範囲内の各デューティサイクルに対し単極となるように遅延回路が遅延時間を発生する条件を依然として満足する場合に、特に有利である。

一例では、制御信号の繰り返し周波数から遅延時間を決定する。遅延回路は、制御信号周期の部分的なサブ期間として遅延時間を発生させる遅延段を有している。制御信号周期は、制御信号の繰り返し周波数の逆数である。かかる遅延回路の実施形態は、多数存在する。例えばデジタル構成の場合、遅延回路は、制御信号の２つの順次のパルスの対応するエッジ間に生じるクロックパルスの個数を計数し、各エッジからのこれらクロックパルスのうちある特定の個数を計数した際に各制御信号周期に対し遅延時間を発生するようにする。

あるいはまた、遅延回路が、デジタル信号プロセッサから、形成すべき遅延時間を表わすデジタルデータを受けるようにすることができる。

遅延を制御しうるようにすることにより、制御信号の実際の繰り返し周波数が変化する場合に、遅延時間をこの実際の繰り返し周波数に最適に合わせることができるという利点が得られる。又、この場合、駆動装置がその遅延時間を、様々な適用分野で異ならせることのできる繰り返し周波数に応じて調整できるという利点が得られる。

一例では、制御信号周期をＴとした場合、Ｔ／４〜３Ｔ／４の範囲内の遅延時間を生じうるように遅延回路を構成する。この遅延時間の範囲は、制御信号のデューティサイクルの有用な範囲に対し、従って、誘導性負荷を流れる平均電流の有用な制御範囲に対し余地があるものである。

一例では、遅延時間をＴ／２とする。この好適例では、誘導性負荷の両端間の電圧パルスは等しい時間間隔で発生し、デューティサイクルの制御範囲は広く、０〜１００％としうる。

本発明のこれらの観点及びその他の観点は、以下に記載する実施例の説明から明らかになるであろう。

異なる図で同じ符号が付されている要素は、同じ構造的特徴及び同じ機能を有している、又は同じ信号である点に留意すべきである。かかる要素の機能及び構造の双方又はいずれか一方について既に説明してある場合には、以下の説明においてその繰り返しの説明は省略してある。

図１は、従来技術の駆動装置回路の要部を図式的に示している。この駆動装置回路は２つのスイッチ回路を具えている。一方のスイッチ回路は、スイッチＳＷ１及びＳＷ２の主電流経路の直列回路を有し、ハーフブリッジトポロジーを形成している。他方のスイッチ回路は、スイッチＳＷ３及びＳＷ４の主電流経路の直列回路を有し、ハーフブリッジトポロジーを形成している。各ハーフブリッジは、電源電圧Ｖ＋の点と接地点０との間に配置されている。誘導性負荷Ｌ１は２つのハーフブリッジそれぞれにおける２つの主電流経路の相互接続点間に配置されている。スイッチＳＷ１及びＳＷ４の制御入力端には同じスイッチ信号Ｓ１が供給される。スイッチＳＷ２及びスイッチＳＷ３の制御入力端には、スイッチ信号Ｓ１が反転した信号である同じスイッチ信号Ｓ１Ｎが供給される。

図２Ａ〜２Ｅは、図１に示される従来技術の駆動装置回路の動作を説明するための信号線図である。図２Ａはスイッチ信号Ｓ１を示し、図２Ｂは反転スイッチ信号Ｓ１Ｎを示している。図２Ｃは、スイッチＳＷ１及びＳＷ２の主電流経路の相互接続点の電圧ＶＡを示している。図２Ｄは、スイッチＳＷ３及びＳＷ４の主電流経路の相互接続点の電圧ＶＢを示している。図２Ｅは、誘導性負荷Ｌ１の両端間の電圧ＶＬを示し、この電圧ＶＬは電圧ＶＡから電圧ＶＢを引いたものに等しい。

図２につき説明する例では、スイッチ信号Ｓ１又はＳ１Ｎが高レベルであるとスイッチＳＷ１〜ＳＷ４が閉成し、低レベルであると開放するものとしている。更に、低レベルは０（ゼロ）で表わしてある。しかし、実際的な実施では、スイッチを開放させるために０以外の電圧レベルを必要とする場合がある。更にこの例では、スイッチによる主電流経路のインピーダンスは０であるものとしている。実際的な実施では通常、スイッチとして電界効果トランジスタ（ＦＥＴ）が用いられており、そのインピーダンスはゼロでない。これらのゼロでないインピーダンスの両端間の電圧降下により、負荷Ｌ１の両端間の電圧ＶＬを低下させる。

瞬時ｔ１でスイッチ信号Ｓ１は高レベルに変化し、スイッチ信号Ｓ１Ｎは低レベルに変化する。従って、スイッチＳＷ１及びＳＷ４は閉成し、スイッチＳＷ２及びＳＷ３は開放する。その結果、電圧ＶＡは電源電圧Ｖ＋と等しくなるとともに、電圧ＶＢは０（ゼロ）と等しくなり、負荷Ｌ１の両端間の電圧ＶＬは、電源電圧Ｖ＋と等しくなる。瞬時ｔ２では、スイッチ信号Ｓ１は低レベルに変化し、スイッチ信号Ｓ１Ｎは高レベルに変化する。従って、スイッチＳＷ１及びＳＷ４は開放し、スイッチＳＷ２及びＳＷ３は閉成する。電圧ＶＡは０になり、電圧ＶＢはＶ＋になり、電圧ＶＬはマイナスＶ＋になる。瞬時ｔ３では次のサイクルが始まり、スイッチ電圧Ｓ１は高レベルになり、スイッチ電圧Ｓ１Ｎは低レベルになる。

１つのサイクルの持続期間を周期Ｔで示し、スイッチ信号Ｓ１のオン時間をＴＯＮで示し、スイッチ信号Ｓ１のオフ時間をＴＯＦで示してある。スイッチ信号Ｓ１のデューティサイクルは、１つのサイクルにおけるオン時間ＴＯＮの持続期間と期間Ｔとの比である。この図示の例では、オン時間ＴＯＮの持続時間とオフ時間ＴＯＦの持続期間が等しいので、デューティサイクルは５０％となる。電圧ＶＬが５０％のデューティサイクルを有し、且つ０ボルトに関して対称であるため、誘導性負荷Ｌ１を通る平均電流は０であることに留意すべきである。しかし、この電圧ＶＬによって負荷Ｌ１で生じるピーク電流はかなり大きい。かかる大きなピーク電流は、誘導性負荷Ｌ１に機械的な歪みを生ぜしめるおそれがある。また大きなピーク電流は、モータやアクチュエータをわずかに動かすおそれもあり、これにより耳障りな可聴ノイズを直接的に又は間接的に発生させるおそれがある。更に、この大きなピーク電流は抵抗損失を引き起こし、１サイクルにつき２回の割合で電源電圧Ｖ＋の２倍だけ振幅を変化させる必要がある電圧ＶＬの変化が容量性損失を引き起こす。誘導性負荷Ｌ１を通る平均電流を０とする必要がある状況で、これらの損失により消費電力を高めてしまう。

図３は、本発明の実施例によるシステムのブロック線図を示している。このシステムは、制御信号ＣＳを駆動装置１に供給する回路２を有する。駆動装置１は、システム３の一部である誘導性負荷３０を駆動する。例えば誘導性負荷３０は、光ディスク駆動システム３のモータ又はアクチュエータとすることができる。光ディスク駆動システム３は更に、駆動装置１及び回路２を有する。この回路２は、入力信号（図示せず）を受け、制御信号ＣＳを発生するデジタル信号プロセッサとすることができる。例えば、誘導性負荷３０がトレイモータの場合、入力信号を、トレイを開閉する必要があるときを示すユーザ入力信号、及びトレイの機械的制限位置に達したときにモータを切るためにこの制限位置を検出する検出信号とすることができる。読出し及び書込みの双方又はいずれか一方のヘッドを動かすアクチュエータをフィードバックループのような内部回路により完全に制御することができる。

図３に示される実施例による駆動装置１は、インバータ１１、遅延回路１２、スイッチ回路１０及びスイッチ回路１３を有する。スイッチ回路１０及び１３は、従来技術である米国特許第５０８６４９２号明細書に開示されたようなスイッチング素子によるハーフブリッジをそれぞれ有するようにしうる。しかし出力電圧Ｖ１、Ｖ２を２つのレベル間で切り換えることができる限り、他のスイッチングトポロジーも可能である。図３に示されるスイッチ回路１０、１３の双方とも、電源入力端と本例では接地されている基準入力端との間で電源電圧ＶＢを受ける。接地電位は０ボルトであるとみなされる。入力信号ＣＳ及びＤＣＳが高レベルであると、スイッチ回路１０及び１３の出力は電源電圧ＶＢとなる。入力信号ＣＳ及びＤＣＳが低レベルであると、スイッチ回路１０及び１３の出力は０ボルトとなる。これらの入力信号も、スイッチ信号と称される。

スイッチ回路１０は、制御信号ＣＳを受け、電圧Ｖ１を負荷３０の一方の端子に供給する。インバータ１１は制御信号ＣＳを反転し、反転制御信号ＩＣＳを得る。遅延回路１２は反転制御信号ＩＣＳを遅らせ、遅延制御信号ＤＣＳを得る。スイッチ回路１３は遅延制御信号ＤＣＳを受け、電圧Ｖ２を負荷３０の他方の端子に供給する。電圧Ｖ１から電圧Ｖ２を引いた値である電圧ＶＬが誘導性負荷３０の両端間に存在する。

図４Ａ〜４Ｆは、図３に示されるシステムの動作を説明するための信号線図である。図４Ａは制御信号ＣＳを示している。図４Ｂはスイッチ回路１０により生ぜしめられる電圧Ｖ１を示している。図４Ｃは反転制御信号ＩＣＳを示している。図４Ｄは遅延制御信号ＤＣＳを示している。図４Ｅはスイッチ回路１３により生ぜしめられる電圧Ｖ２を示している。図４Ｆは負荷３０の両端間の電圧ＶＬを示している。

周期的な制御信号ＣＳは、この制御信号ＣＳの繰り返し周波数の逆数である周期Ｔを有する。通常、制御信号ＣＳの繰り返し周波数は特定の適用分野に応じて選択される。制御信号ＣＳのデューティサイクルの制御により負荷３０を通る電流は制御される。図示されている第１の期間（周期に相当）は、瞬時ｔ１０から瞬時ｔ１２まで続き、Ｔで表わされる。次の期間は、瞬時ｔ１２から始まり瞬時ｔ１６まで続く。制御信号ＣＳのデューティサイクルは、オン時間ＴＯＮと周期Ｔとの比である。図示の例では、デューティサイクルは瞬時ｔ１２までは５０％であり、瞬時ｔ１２以降は２５％である。制御信号ＣＳが高レベルの場合、反転制御信号ＩＣＳは低レベルとなり、制御信号ＣＳが低レベルの場合、反転制御信号ＩＣＳは高レベルとなる。遅延制御信号ＤＣＳは、反転制御信号ＩＣＳを周期Ｔの半分だけ遅らせた信号である。本例では、遅延時間ｄＴは周期Ｔの半分であるが、他の遅延時間も可能である。ただし、デューティサイクルの範囲及び遅延時間ｄＴは、生じうるデューティサイクルそれぞれに対して出力電圧ＶＬが単極となるように選択する必要がある。単極とは、ゼロのデューティサイクルで生じるレベルから開始して出力電圧ＶＬが一方向のみに変化することを意味する。

制御信号ＣＳのレベルは、瞬時ｔ１０で（０で示される）低レベルから高レベルに変化する。制御信号ＣＳはスイッチ回路１０用のスイッチ信号である為、スイッチ回路１０はその出力端を電源電圧ＶＢの点に接続し、よって電圧Ｖ１のレベルが電源電圧ＶＢに変化する。インバータ１１は制御信号ＣＳを反転させるので、反転制御信号ＩＣＳは低レベルに変化する。スイッチ回路１３用のスイッチ信号である遅延制御信号ＤＣＳも、高レベルであるので、スイッチ回路１３も電圧Ｖ２として電源電圧ＶＢを生じる。電圧Ｖ１と電圧Ｖ２とは等しいので負荷３０の両端間の電圧ＶＬは依然として０である。瞬時ｔ１１では、制御信号ＣＳのレベルは高レベルから低レベルに変化する。スイッチ回路１０は電圧Ｖ１を接地レベルに変化させる。反転制御信号ＩＣＳは高レベルに変化する。遅延制御信号ＤＣＳは低レベルに変化するので、電圧Ｖ２は接地レベルに変化する。この場合も電圧Ｖ１と電圧Ｖ２とは等しいので電圧ＶＬは０である。従って、制御信号ＣＳが５０％のデューティサイクルである瞬時ｔ１０からｔ１２まで続く周期Ｔの間、誘導性負荷３０の両端間の電圧、従って、この負荷を流れる平均電流は０である。従って、従来技術における大きなピーク電流は発生せず、損失は最小となる。

デューティサイクルが２５％である次の期間が瞬時ｔ１２で開始する。この期間は瞬時ｔ１６で終了する。瞬時ｔ１２から瞬時ｔ１３まで続く制御信号ＣＳのパルスにより、電圧Ｖ１における同じ期間に同じ極性のパルスを発生させ、且つ反転制御信号ＩＣＳにおける同じ期間に反転したパルスを発生させる。遅延制御信号ＤＣＳは、反転制御信号ＩＣＳの瞬時ｔ１１から瞬時ｔ１２まで続くパルスの為に、瞬時ｔ１２から瞬時ｔ１４までの間依然として高レベルにある。瞬時ｔ１２から瞬時ｔ１３まで続く制御信号ＣＳのパルスにより、遅延制御信号ＤＣＳの瞬時ｔ１４からｔ１５まで反転したパルスを発生させる。

従って本例では、瞬時ｔ１２からｔ１３まで続く制御信号ＣＳのパルスにより、電圧Ｖ１における同じ期間に同じ極性のパルスを発生させ、且つ電圧Ｖ２における瞬時ｔ１４から瞬時ｔ１５まで続く期間に重なることのない反転パルスを発生させる。その結果、瞬時ｔ１２から瞬時ｔ１６まで続く期間（周期）Ｔにおいて、瞬時ｔ１２から瞬時ｔ１３まで続く期間及び瞬時ｔ１４から瞬時ｔ１５まで続く期間では誘導性負荷３０の両端間のＶＬは０であり、瞬時ｔ１３から瞬時ｔ１４まで続く期間及び瞬時ｔ１５から瞬時ｔ１６まで続く期間では電圧ＶＬは反転した電源電圧−ＶＢである。瞬時ｔ１２から始まる期間と同様のレベルの列が瞬時ｔ１６から開始する期間中も生じる。本発明の場合、従来技術の米国特許第５０８６４９２号明細書に比べて、２５％のデューティサイクルで、負荷３０の両端間のパルス数が２倍であって振幅が半分となる点に留意すべきである。その結果、負荷３０を通るピーク電流はかなり小さくなる。

デューティサイクルが２５％の場合、出力電圧ＶＬの全てのパルスはゼロ電圧と反転電源電圧−ＶＢとの間で変化し、従って、全てのパルスは同じ極性を有している点に留意すべきである。

図５Ａ〜５Ｆは、図３に示されるシステムの動作を更に説明するための信号線図である。本例の場合、図５Ａはデューティサイクルが７５％である制御信号ＣＳを示している。図５Ｂはスイッチ回路１０により生ぜしめられる電圧Ｖ１を示している。図５Ｃは反転制御信号ＩＣＳを示している。図５Ｄは遅延制御信号ＤＣＳを示している。図５Ｅはスイッチ回路１３により生ぜしめられる電圧Ｖ２を示している。図５Ｆは負荷３０の両端間の電圧ＶＬを示している。

周期的な制御信号ＣＳは、制御信号ＣＳの繰り返し周波数の逆数である周期Ｔを有する。制御信号ＣＳのデューティサイクルを制御することにより負荷３０を通る電流が制御される。図示の第１の期間（周期に相当）が瞬時ｔ３０から瞬時ｔ３４まで続き、Ｔで示されている。次の期間は瞬時ｔ３４から始まり、瞬時ｔ３８まで続く。

制御信号ＣＳが高レベルであると、反転制御信号ＩＣＳは低レベルとなり、制御信号ＣＳが低レベルであると、反転制御信号ＩＣＳは高レベルとなる。遅延制御信号ＤＣＳは、反転制御信号ＩＣＳを周期Ｔの半分だけ遅らせた信号である。本例では、遅延時間ｄＴは周期Ｔの半分であるが、他の遅延時間も可能である。ただし、デューティサイクルの範囲及び遅延時間ｄＴは、デューティサイクルの範囲内で、デューティサイクルそれぞれに対して出力電圧ＶＬが単極となるように選択する必要がある。

順次の期間は全て７５％のデューティサイクルをもって瞬時ｔ３０、ｔ３４又はｔ３８で開始する。これらの瞬時では、制御信号ＣＳは低レベルから高レベルに変化する。制御信号ＣＳはスイッチ回路１０用のスイッチ信号であるので、スイッチ回路１０の出力端が電源電圧ＶＢの点に接続され、よって電圧Ｖ１のレベルが電源電圧ＶＢに変化する。インバータ１１は制御信号ＣＳを反転させるので、この反転制御信号ＩＣＳは低レベルに変化する。スイッチ回路１３用のスイッチ信号である遅延制御信号ＤＣＳは、依然として低レベルであるので、スイッチ回路１３は、電圧Ｖ２として接地レベルを依然として生じている。その結果、負荷３０の両端間の電圧ＶＬは電源電圧ＶＢと等しくなる。瞬時ｔ３１及びｔ３５では、遅延制御信号ＤＣＳのレベルが低レベルから高レベルに変化し、スイッチ回路１３が電圧Ｖ２を電源電圧ＶＢに変化させる。このとき電圧Ｖ１と電圧Ｖ２とは等しくなるので、負荷３０の両端間の電圧ＶＬは０となる。瞬時ｔ３２及び瞬時ｔ３６では、遅延制御信号ＤＣＳのレベルが高レベルから低レベルに変化し、スイッチ回路１３は電圧Ｖ２を接地レベルに変化させる。その結果、負荷３０の両端間の電圧ＶＬは電源電圧ＶＢと等しくなる。

瞬時ｔ３３及びｔ３７では、制御信号ＣＳが高レベルから低レベルに変化するので、電圧Ｖ１のレベルは接地レベルに変化する。反転制御信号ＩＣＳは高レベルに変化する。遅延制御信号ＤＣＳは依然として低レベルであるので、電圧Ｖ２は接地レベルのままである。このとき電圧Ｖ１及びＶ２はともに接地レベルに等しいので電圧ＶＬは０である。

従って、制御信号ＣＳのデューティサイクルが７５％のとき、瞬時ｔ３０から瞬時ｔ３４まで、又は瞬時ｔ３４から瞬時ｔ３８まで続く周期Ｔにおいては、誘導性負荷３０の両端間の電圧は、接地レベルと電源電圧ＶＢとの間で単極で変化する。

デューティサイクルが２５％での負荷３０を通る平均電流は、デューティサイクルが７５％での平均電流と大きさは等しいが正負符号は逆である点に留意すべきである。しかし、どちらの場合でも負荷３０の両端間の出力電圧ＶＬは、図２Ｅに示したパルスの半分の振幅を有する単極のパルスを有する。更にパルスの繰り返し周波数は２倍になっている。

図６は、本発明による駆動装置の変形例を示している。この場合も、駆動装置１は制御信号ＣＳを受け、電圧Ｖ１及びＶ２を誘導性負荷３０に供給し、誘導性負荷３０の両端間に電圧ＶＬを得る。瞬時ｔ２０から瞬時ｔ２２まで続く周期Ｔでは、制御信号ＣＳのデューティサイクルは５０％であり、その次の周期Ｔではデューティサイクルは２５％であるものとしている。

駆動装置はインバータ１５を有し、このインバータは制御信号ＣＳを受け、反転制御信号ＩＣＳを生じる。スイッチ回路１０は電圧Ｖ１を生じ、この電圧Ｖ１は、反転制御信号ＩＣＳが低レベルであると接地レベルになり、反転制御信号ＩＣＳが高レベルであると電源電圧ＶＢのレベルとなる。遅延回路１６は制御信号ＣＳを期間ｄＴ分遅らせ、遅延制御信号ＣＳＤを得る。スイッチ回路１３は電圧Ｖ２を生じ、この電圧Ｖ２は、遅延制御信号ＣＳＤが低レベルであると接地レベルになり、遅延制御信号ＣＳＤが高レベルであると電源電圧ＶＢのレベルとなる。本例では説明を容易にするために、低レベル及び接地レベルを０ボルトとして示してある。更にスイッチ回路１０及び１３のスイッチは同一であるものとし、遅延時間ｄＴは周期Ｔの半分であるものとしている。

図７Ａ〜７Ｆは、図６に示されるシステムの動作を説明するための信号線図である。図７Ａは制御信号ＣＳを示している。図７Ｂは反転制御信号ＩＣＳを示している。図７Ｃはスイッチ回路１０により生ぜしめられる電圧Ｖ１を示している。図７Ｄは遅延制御信号ＣＳＤを示している。図７Ｅはスイッチ回路１３により生ぜしめられる電圧Ｖ２を示している。図７Ｆは負荷３０の両端間の電圧ＶＬを示している。

周期的な制御信号ＣＳは、この信号ＣＳの繰り返し周波数の逆数である周期Ｔを有する。瞬時ｔ２０から瞬時ｔ２２まで続く第１の期間（周期）をＴで示す。次の期間Ｔは瞬時ｔ２２から始まり瞬時ｔ２６まで続くもので、この期間は図面には明記していない。本例では、デューティサイクルは、瞬時ｔ２２まで５０％であり、瞬時ｔ２２以降は２５％である。制御信号ＣＳが高レベルであると反転制御信号ＩＣＳは低レベルであり、制御信号ＣＳが低レベルであると反転制御信号ＩＣＳは高レベルである。遅延制御信号ＣＳＤは、持続期間Ｔの半分遅らせた制御信号ＣＳである。本例では、遅延時間ｄＴは周期Ｔの半分であるが、他の遅延時間も可能である。ただし、デューティサイクル及び遅延時間ｄＴは、反転制御信号ＩＣＳ及び遅延制御信号ＣＳＤにおいて、制御信号ＣＳと同じパルスが反転して生じるが、重なり合わないように選択する必要がある。

瞬時ｔ２０では、制御信号ＣＳが高レベルに変化し、反転制御信号ＩＣＳが低レベルに変化し、従って、電圧Ｖ１は接地レベルに変化する。遅延制御信号ＣＳＤは、周期Ｔの半分の時間だけ遅れているために低レベルに変化し、よって電圧Ｖ２は接地レベルに変化する。その結果、電圧Ｖ１から電圧Ｖ２を引いた値である電圧ＶＬは０ボルトとなる。瞬時ｔ２１では制御信号ＣＳが低レベルに変化し、反転制御信号ＩＣＳが高レベルに変化し、従って、電圧Ｖ１は電源電圧ＶＢのレベルに変化する。遅延制御信号ＣＳＤは、周期Ｔの半分の時間だけ遅れているために高レベルに変化し、よって電圧Ｖ２は電源電圧ＶＢのレベルに変化する。その結果、電圧Ｖ１から電圧Ｖ２を引いた値である電圧ＶＬは依然として０ボルトである。

次の周期Ｔが始まる瞬時ｔ２２で、制御信号ＣＳが高レベルに変化するが、この場合、この高レベルは周期Ｔの４分の１に亘って、すなわち、瞬時ｔ２３まで続く。制御信号ＣＳのこのパルスにより、反転制御信号ＩＣＳにおいて反転した極性及び同じ持続期間を有するパルスを生ぜしめるとともに、遅延制御信号ＣＳＤにおいて同じ極性及び同じ持続期間を有し、周期Ｔの半分だけ変位し、従って、瞬時ｔ２４から瞬時ｔ２５まで続く重なり合わないパルスを生ぜしめる。

その結果、瞬時ｔ２２から瞬時ｔ２６まで続く期間（周期）Ｔにおいては、瞬時ｔ２２から瞬時ｔ２３まで及び瞬時ｔ２４から瞬時ｔ２５まで続く期間で誘導性負荷３０の両端間の電圧ＶＬは０となり、瞬時ｔ２３から瞬時ｔ２４まで及び瞬時ｔ２５から瞬時ｔ２６まで続く期間で電圧ＶＬは電源電圧ＶＢとなる。瞬時ｔ２２から始まる期間と同様のレベルの列が瞬時ｔ２６から開始する期間中も生じる。

図８は、光ディスク駆動システムを図式的に示している。この光ディスク駆動システムはモータ１２によって駆動しうるトレイ１１を有している。このトレイ１１の図示の位置では、ディスク状記録担体（図示せず）の中心孔が駆動ユニット２１の軸に心合わせされ、このディスク状記録担体が駆動ユニット２１により回転させられる。モータ１２は、光ディスク駆動システムを収容するキャビネットの外側にトレイ１１を引き出すようにこのトレイ１１を駆動し、ユーザがトレイ内にディスク状担体を配置しうるようにする。ディスク状担体は、情報が記録されたトラック及び情報を記録するためのトラック、又はいずれか一方のトラックを有している。このトラックは、実質的に平行なトラックを形成する渦巻きパターンに応じて情報層上に配置される。記録担体は、記録可能型の情報層を有する光ディスクとしうる。記録可能なディスクの例としては、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ＋ＲＷ及びブルーレイディスク（ＢＤ）があげられる。記録可能型の記録担体上のトラックは、空の記録担体の製造工程中に設けるプレエンボストラック構造、例えばプレグルーブにより表わされる。記録情報は、トラックに沿って記録された光学的に検出可能なマークにより情報層上に表わされる。マークは、物理的パラメータの変化をもって構成され、その結果、周囲とは異なる光学的特性、例えば種々の反射率を有している。記録形式で規定されるような制御パラメータを予め規定した領域に記録することができる。

光ディスク駆動システムには、記録担体上のトラックを走査するための手段が設けられており、この手段は、挿入された記録担体を回転させるための駆動ユニット２１と、ヘッド２２と、このヘッドをトラック上に位置決めするためのトラッキングサーボユニット２５と、制御ユニット２０とを含んでいる。ユーザが記録担体を挿入できる位置から、駆動ユニット２１が記録担体を回転させることのできる位置までトレイ１１を移動させるモータ１２により、記録担体が挿入される。ヘッド２２は放射ビーム２４を発生する既知のタイプの光学システムを有し、この放射ビームは光学素子を介して案内され、記録担体における情報層のトラック上に放射スポット２３として集束される。放射ビーム２４は放射源、例えばレーザーダイオードにより発生される。ヘッド２２は、光学素子と、レーザーと、検出器とを全て、通常光ピックアップユニット（ＯＰＵ）と称される一体化ユニットとして有することができ、又は、いくつかの光学素子のみを可動ユニットとして有し、残りの光学素子と、レーザーと、検出器とを、固定された機械的位置上の、通常スプリットオプティクスと称されるユニット内に設置し、これらの２つのユニット間にミラーを介してビームを伝達するようにしうる。ヘッド２２は更に、放射ビーム２４の集束点をこのビームの光軸に沿って動かすことにより、この放射ビームをトラック上の放射スポットとして集束させる集束アクチュエータと、スポット２３を径方向で微細に位置決めしてこのスポットがトラックの中心に位置するようにするトラッキングアクチュエータとを有している（図示せず）。トラッキングアクチュエータは、光学素子を径方向に動かすためのコイルを有するか、あるいは反射素子の角度を変化させるように配置しうる。情報層から反射された放射を読み取るために、この放射がヘッド２２内にある通常のタイプの検出器、例えば４象限ダイオードにより検出され、この検出器が検出器信号を発生し、これらの検出器信号がフロントエンドユニット３１に供給され、このフロントエンドユニット３１が、主走査信号３３と、トラッキング及びフォーカシング用のエラー信号３５とを含む種々の走査信号を発生するようにする。エラー信号３５は、ヘッドの位置決めを制御するトラッキングサーボユニット２５と、トラッキングアクチュエータとに供給される。主走査信号３３は、復調器、デフォーマッタ及び出力ユニットを含む通常のタイプの読み取り処理ユニット３０により処理されて情報が再生される。

制御ユニット２０は、情報の走査及び再生と、駆動ユニット２１と、トレイモータ１２とを制御する。制御ユニット２０は、ユーザ又はホストコンピュータから命令を受けるように構成しうる。この制御ユニット２０は、制御ライン２６、例えばシステムバスを介してシステム内の他のユニットと接続されている。この制御ユニット２０は以下に示す処理及び機能を実行するための制御回路、例えばマイクロプロセッサ、プログラムメモリ及びインタフェースを有している。制御ユニット２０は論理回路におけるステートマシンとして構成することもできる。

このシステムには、書き込み可能型又は書き換え可能型の記録担体に情報を記録する記録手段を設けることもできる。記録手段はヘッド２２及びフロントエンドユニット３１と協同して書き込み放射ビームを発生するものであり、入力情報を処理してヘッド２２を駆動する書き込み信号を発生する書き込み処理手段を具え、この書き込み処理手段は入力ユニット２７と、フォーマッタ２８と、変調器２９とを具えている。情報を書き込むために、放射ビームの出力が変調器２９により制御され、記録層に光学的に検出可能なマークが形成される。マークは光学的に読み出し可能ないかなる形態のものにもすることができ、例えば、周囲とは異なる反射係数を有する領域（この領域は色素材料、合金材料若しくは相変化材料のような材料に記録した場合に得られる）の形態又は周囲とは異なる偏光方向を有する領域（この領域は磁気光学材料に記録した場合に得られる）の形態にすることができる。

一実施例では、入力ユニット２７は、アナログオーディオ／ビデオのような入力信号、又は圧縮されていないデジタルオーディオ／ビデオのような入力信号用の圧縮手段を具えている。適切な圧縮手段は、ビデオに関しては、ＭＰＥＧ標準で示されている。ＭＰＥＧ−１はISO/IEC 11172 で規定されており、ＭＰＥＧ−２はISO/IEC 13818で規定されている。あるいはまた、入力信号をかかるＭＰＥＧ標準により予め符号化しておくこともできる。

完成ディスク上で選択したトラックの読み出し／書き込みを可能にするために、ヘッドは移動可能なスレッジ上に取り付けられている。このスレッジは光ディスクの内半径から外半径へ移動できる。後にアクセスされるべきデータはディスク全体に亘って分散させ、レーザスポットをディスク上のある１つの（規定された）場所から別の（規定された）場所へ飛び移す（ジャンピングさせる）必要があるようにしうる。従って、完成ディスクにアクセスするためには、ジャンピングが必要であり、この処理は通常、ヘッドを径方向で位置決めするためにスレッジを特徴づけるシーキングと称される。スレッジはレール上を動く。

本発明は、例えば、トレイモータ１２、トラッキングサーボユニット２５、集束アクチュエータ又はスレッジを動かすモータを駆動するために用いうる。

図示の実施例では、制御信号ＣＳのデューティサイクルが５０％であると、負荷３０を流れる電流は０である。デューティサイクルが５０％よりも小さいと、負荷を流れる電流は負になり、デューティサイクルが５０％よりも大きいと、負荷を流れる電流は正になる。あるいはまた、デューティサイクルが５０％よりも小さいと、負荷を流れる電流は正になり、デューティサイクルが５０％よりも大きいと、負荷を流れる電流は負になるようにすることもできる。

上述した実施例は、本発明を限定するものではなく、当業者は、特許請求の範囲により規定される本発明の範囲を逸脱することなく、多くの変形例を設計することができることに留意すべきである。

例えば、上述した実施例は、入力スイッチ信号（ＣＳ、ＤＣＳ；ＩＣＳ、ＣＳＤ）が低レベルであると接地レベル０を生じ、入力スイッチ信号が高レベルであると電源電圧ＶＢを生じるスイッチ回路１０及び１３を有している。しかし、一方又は双方のスイッチ回路が上述した場合とは逆に動作して、スイッチ信号が低レベルである場合に電源電圧ＶＢを生じるようにする場合は、それに合わせてスイッチ信号を適合させなければならない。スイッチ回路１０及び１３はそれぞれハーフブリッジとし、その各々が２つの電子スイッチを有し、これら２つの電子スイッチの主電流経路が互いに直列に配置され、所定の時刻に一方の電子スイッチのみが導通するようにするのが好ましい。しかしその他のより複雑なスイッチ構成にすることもできる。

デジタル信号プロセッサ２及び駆動装置１を個々の集積回路としうる。デジタル信号プロセッサ２を、多様な機能を制御する中央プロセッサとしうる。駆動装置１は各誘導性負荷３０に対し専用とすることができ、駆動装置１の出力端と負荷３０との間の導電細条の長さが最小になるようにこの駆動装置１を負荷３０の近くに配置するのが好ましい。デジタル信号プロセッサチップ２による駆動装置チップ１の制御を、制御信号ＣＳを通す１つの接続ラインを用いて達成しうるようにするのが好ましい。しかし任意ではあるが、デジタル信号プロセッサチップ２から駆動装置チップ１へ付加的な情報を送るためにデジタルバスを用いうる。例えば、制御信号ＣＳの繰り返し周波数又は周期Ｔをデジタルバスを介して送ることができる。

本発明は、いくつかの個々の要素を含むハードウェアや、適切にプログラムされたコンピュータによって構成することができる。いくつかの手段を列挙している装置に関する請求項においては、これらの手段のいくつかを、１つの同じハードウェア要素によって構成することができるものである。又、ある手段を互いに異なる従属請求項で述べているという単なる事実は、これらの手段の組み合わせを用いて有効でないということを意味するものではない。

図１は、従来技術の駆動装置回路の要部を図式的に示す回路図である。図２Ａは、図１に示される従来技術の駆動装置回路の動作を説明する信号の１つを示す線図である。図２Ｂは、図１に示される従来技術の駆動装置回路の動作を説明する他の信号を示す線図である。図２Ｃは、図１に示される従来技術の駆動装置回路の動作を説明する更に他の信号を示す線図である。図２Ｄは、図１に示される従来技術の駆動装置回路の動作を説明する更に他の信号を示す線図である。図２Ｅは、図１に示される従来技術の駆動装置回路の動作を説明する更に他の信号を示す線図である。図３は、本発明の実施例によるシステムを示すブロック線図である。図４Ａは、図３に示されるシステムの動作を説明する信号の１つを示す線図である。図４Ｂは、図３に示されるシステムの動作を説明する他の信号を示す線図である。図４Ｃは、図３に示されるシステムの動作を説明する更に他の信号を示す線図である。図４Ｄは、図３に示されるシステムの動作を説明する更に他の信号を示す線図である。図４Ｅは、図３に示されるシステムの動作を説明する更に他の信号を示す線図である。図４Ｆは、図３に示されるシステムの動作を説明する更に他の信号を示す線図である。図５Ａは、図３に示されるシステムの更なる動作を説明する信号の１つを示す線図である。図５Ｂは、図３に示されるシステムの更なる動作を説明する他の信号を示す線図である。図５Ｃは、図３に示されるシステムの更なる動作を説明する更に他の信号を示す線図である。図５Ｄは、図３に示されるシステムの更なる動作を説明する更に他の信号を示す線図である。図５Ｅは、図３に示されるシステムの更なる動作を説明する更に他の信号を示す線図である。図５Ｆは、図３に示されるシステムの更なる動作を説明する更に他の信号を示す線図である。図６は、本発明による駆動装置の変形例を示すブロック線図である。図７Ａは、図６に示される駆動装置の動作を説明する信号の１つを示す線図である。図７Ｂは、図６に示される駆動装置の動作を説明する他の信号を示す線図である。図７Ｃは、図６に示される駆動装置の動作を説明する更に他の信号を示す線図である。図７Ｄは、図６に示される駆動装置の動作を説明する更に他の信号を示す線図である。図７Ｅは、図６に示される駆動装置の動作を説明する更に他の信号を示す線図である。図７Ｆは、図６に示される駆動装置の動作を説明する更に他の信号を示す線図である。図８は、光ディスク駆動システムを図式的に示す線図である。

Claims

誘導性負荷に出力電圧を供給する駆動装置であって、この駆動装置が、
予め決定した範囲内の制御可能なデューティサイクルを有するパルス幅変調された制御信号を受ける入力端と、
第１のスイッチ信号を受けて第１の電圧を生じる第１のスイッチ回路と、
第２のスイッチ信号を受けて第２の電圧を生じる第２のスイッチ回路であって、前記第１の電圧と前記第２の電圧との差が前期出力電圧となるようにする当該第２のスイッチ回路と、
前記制御信号を受け、互いに反転し遅延した第１のスイッチ信号及び第２のスイッチ信号を生じるインバータ及び遅延回路であって、この遅延回路の遅延時間は、前記予め決定した範囲内の前記制御可能なデューティサイクルの各々に対して単一の極性を有する出力電圧が得られるように選択される当該インバータ及び遅延回路と
を有している駆動装置。
請求項１に記載の駆動装置において、前記遅延回路は、予め決定した固定値である遅延時間を得るための遅延段を有している駆動装置。
請求項１に記載の駆動装置において、前記遅延回路は、前記制御信号の繰り返し周波数の逆数である制御信号周期の部分的なサブ期間として前記遅延時間を発生させる遅延段を有している駆動装置。
請求項１〜３のいずれか一項に記載の駆動装置において、前記遅延回路は、前記制御信号周期をＴとした場合に、Ｔ／４〜３Ｔ／４の範囲内の値である前記遅延時間を得るように構成されている駆動装置。
請求項４に記載の駆動装置において、前記遅延時間がＴ／２である駆動装置。
請求項５に記載の駆動装置において、前記デューティサイクルが０〜１００％の範囲内で制御しうるようになっている駆動装置。
請求項１に記載の駆動装置と、前記制御信号を生じるデジタル信号プロセッサとを有しているシステム。
請求項７に記載のシステムにおいて、このシステムが更に、前記誘導性負荷を有しているシステム。
請求項８に記載のシステムにおいて、前記誘導性負荷がモータ又はアクチュエータであるシステム。
請求項９のシステムを具える光ディスク駆動システム。
誘導性負荷に出力電圧を供給する方法であって、この方法が、
予め決定した範囲内の制御可能なデューティサイクルを有するパルス幅変調された制御信号を受けるステップと、
第１のスイッチ信号を受けて第１の電圧を生じるステップと、
第２のスイッチ信号を受けて第２の電圧を生じるステップであって、前記第１の電圧と前記第２の電圧との差が前記出力電圧となるようにする当該ステップと、
前記制御信号を受け、互いに反転し遅延した第１のスイッチ信号及び第２のスイッチ信号を生じる反転及び遅延ステップであって、この遅延ステップの遅延時間は、前記予め決定した範囲内の前記制御可能なデューティサイクルの各々に対して単一の極性を有する出力電圧が得られるように選択する当該ステップとを有する方法。