JP2009510778A - マイクロエレクトロニクスアセンブリ及びその製造方法 - Google Patents
マイクロエレクトロニクスアセンブリ及びその製造方法 Download PDFInfo
- Publication number
- JP2009510778A JP2009510778A JP2008533444A JP2008533444A JP2009510778A JP 2009510778 A JP2009510778 A JP 2009510778A JP 2008533444 A JP2008533444 A JP 2008533444A JP 2008533444 A JP2008533444 A JP 2008533444A JP 2009510778 A JP2009510778 A JP 2009510778A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- trench
- etching
- stop wall
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004377 microelectronic Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 134
- 239000004065 semiconductor Substances 0.000 claims abstract description 121
- 238000005530 etching Methods 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 8
- BLIQUJLAJXRXSG-UHFFFAOYSA-N 1-benzyl-3-(trifluoromethyl)pyrrolidin-1-ium-3-carboxylate Chemical compound C1C(C(=O)O)(C(F)(F)F)CCN1CC1=CC=CC=C1 BLIQUJLAJXRXSG-UHFFFAOYSA-N 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 238000000429 assembly Methods 0.000 abstract 1
- 230000000712 assembly Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 54
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
マイクロエレクトロニクスアセンブリ及びその製造方法が提供されている。同方法は、第一及び第二の相対向する表面２２、２４を有する半導体基板２０に第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６を形成する工程を含む。同半導体基板２０の第一の表面２２にインダクタ５８が形成され、かつ同基板２０を第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間にて露出させるために同基板の第二の表面２４を貫通するホール６０が形成される。半導体基板２０は、同基板２０内に凹部６６を形成するために、同エッチングホール６０を介して、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６の間が等方性エッチングされる。凹部をシールするためにエッチングホールを覆うシール層７０が形成される。
Description
本発明は、マイクロエレクトロニクスアセンブリ及び同マイクロエレクトロニクスアセンブリを製造する方法に関し、より詳細には、スパイラルインダクタの下側にエアキャビティを形成する方法に関する。
集積回路は、半導体基板、即ちウェハ上に形成される。その後、ウェハは、マイクロエレクトロニクスダイ、即ち半導体チップに切断され、各ダイは、対応する集積回路を保持する。各半導体チップは、パッケージ、即ちキャリア基板に装着され、それは多くの場合マザーボードに装着される。
集積回路の完成までに、多数の加工工程及び半導体基板上への種々のデバイスの形成が関与する。半導体チップの意図される用途に応じて、半導体基板上に形成されるデバイスの一つはインダクタであり得る。スパイラルインダクタは多くの場合、ラジオ周波数（ＲＦ）のデバイスにて使用され、典型的には、誘電体上に形成された薄い金属のコイルを含む。使用時において、インダクタは多くの場合、基板上の半導体材料と誘導結合を引き起こし、それはインダクタの品質ファクタ、即ち「Ｑファクタ」に悪影響を及ぼし、デバイスの性能を低下させる。
この結合を最小化し、かつＱファクタを増大させるために、インダクタの下側の誘電層の厚みを増大させ得る。しかしながら、誘電体の厚みにも関わらず、かなりの量の結合が依然として発生する。インダクタの下側にエアキャビティを作製する試みもなされてきたが、エアキャビティはシールされていないので、洗浄及び切断といった引き続く加工工程時に、同エアキャビティは汚染される可能性がある。さらに、エアキャビティの大きさ及び形状を制御することは困難である。同エアキャビティは多くの場合、半導体チップの機械的強度をかなり低減し、結果として、同半導体チップは梱包又は輸送時に損傷を受ける可能性がある。インダクタコイルの厚みはまた、同インダクタの電気抵抗を低減し、それによりＱファクタを向上させるために増大され得る。しかしながら、コイルの厚みを増大すると、その大きさが増大し、デバイスの製造コストが大きくなる。
従って、汚染の危険性を伴わないで、インダクタのＱファクタを増大させることが望ましい。加えて、引き続く加工工程に耐え得るために半導体チップにて十分な機械的強度を維持することが望ましい。更に、本発明のその他所望の特徴及び性質は、図面並びに上述の技術分野及び従来技術を組み合わせて、引き続く詳細な説明並びに添付した特許請求の範囲にて明らかにあるであろう。
本発明は、上記した懸案を鑑みてなされたものである。
マイクロエレクトロニクスアセンブリを形成する方法が提供される。同方法は、第一の面と同第一の面に相対向する第二の面とを有する半導体基板に第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁を形成する工程と、同半導体基板の同第一の面にインダクタを形成する工程と、第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間にある基板を露出させるために、同基板の第二の面を介してエッチングホールを形成する工程と、半導体基板内に凹部を形成するために、第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間にある基板をエッチングホールを介して等方性エッチングする工程と、凹部をシールするために同エッチングホール上にシール層を形成する工程と、を含む。
改善されたＱファクタを備えたインダクタを有する装置が提供される。マイクロエレクトロニクスアセンブリは、半導体基板と、エッチングストップ層と、インダクタと、シール層とを含み、同半導体基板は、その上に第一及び第二のトレンチを有し、同基板上にあるエッチングストップ層は、同トレンチ内に第一及び第二のエッチングストップ壁を形成し、同基板と同エッチングストップ層とにより同エッチングストップ層の下側でありかつ第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間に凹部が形成され、同凹部は、同凹部と半導体基板の第一の表面とを相互に連結するエッチングホールを有し、同エッチングストップ層はエッチングストップ材料からなり、同インダクタは半導体基板の第二の表面上にあり、同インダクタの少なくとも一部は半導体基板の凹部の上に配置されており、同シール層は、半導体基板の第一の表面にてエッチングホールを覆うように形成されている。
本発明は、以下に描かれた図面と組み合わせ以下に説明される。同図面において同一の符号は同一の要素を示す。
以下の詳細な記載は、単に例示のみのものであり、本発明又は本願、及び本発明の使用を制限することを意図していない。更に、上記した技術分野、背景技術、簡単な要約、又は以下の詳細な説明に示された任意の表現された、又は言外の理論と結び付けられることを意図していない。図１乃至１７は例示のみのものであり、寸法化されていない。
以下の詳細な記載は、単に例示のみのものであり、本発明又は本願、及び本発明の使用を制限することを意図していない。更に、上記した技術分野、背景技術、簡単な要約、又は以下の詳細な説明に示された任意の表現された、又は言外の理論と結び付けられることを意図していない。図１乃至１７は例示のみのものであり、寸法化されていない。
図１乃至１３は、本発明の一実施形態に従う、スパイラルインダクタを含むマイクロエレクトロニクスアセンブリを形成する方法を示す。図１を参照すると、半導体基板２０が図示されている。半導体基板２０は、シリコンのような半導体材料から形成されており、上面２２と下面２４とを含む。基板２０は約１０００ミクロンの厚み２６を有する。半導体基板２０の一部のみが示されているが、同基板２０は例えば、２００又は３００ミリメートルの直径を有する半導体ウェハであり得ることが理解されるべきである。
図２に示されるように、第一のトレンチ２８及び第二のトレンチ３０が半導体基板２０の上面２２に最初に形成される。第一のトレンチ２８及び第二のトレンチ３０は、例えば、８乃至１０ミクロンの幅３２と、７５乃至１００ミクロンの深さ３４とを有する。第一のトレンチ２８及び第二のトレンチ３０は深堀反応性イオンエッチング（ＤＲＩＥ）を使用して形成され、図４に示されるように上方から見た場合、円形であり、トレンチ、即ちインダクタ中心点３６を中心として同心円状である。図２を再び参照すると、例示的な実施形態において、第一のトレンチ２８は約３００ミクロンの内径３８を有し、かつ第二のトレンチ３０は約５００ミクロンの内径４０を有する。
図３を参照すると、フィールド酸化物層、即ち「エッチングストップ」層４２は、半導体基板２０の上面２２に形成される。フィールド酸化物層４２は、当該技術分野において一般的に理解されているように、熱的に成長し、例えば４乃至６ミクロンの厚み４３になる。図示されるように、フィールド酸化物層４２は、第一のトレンチ２８及び第二のトレンチ３０を満たし、第一のトレンチ２８内に第一の側部エッチングストップ壁４４を、第二のトレンチ３０内に第二の側部エッチングストップ壁４６を形成する。図３及び４に示されているように、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６はそれぞれ、第一のトレンチ２８及び第二のトレンチ３０の大きさ及び形状とみなす。従って、詳細には示されていないが、図２に示されているように、第一の側部エッチングストップ壁４４は第一のトレンチ２８とほぼ同じ直径を有し、かつ第二の側部エッチングストップ壁４６は第二のトレンチ３０とほぼ同じ直径を有する。
次に、相補性金属酸化膜半導体（ＣＭＯＳ）の複数の加工工程が、図５に示されるように半導体基板２０のフィールド酸化物層４２上に実施される。ＣＭＯＳ加工工程は、例えば、ＣＭＯＳデバイス、複数の層間絶縁膜層４８、金属層、即ち金属線５０、金属線５０上に形成される保護層５２、及び層間絶縁膜層４８の形成を含む。金属線５０はアルミニウム、銅又はアルミニウムシリコンのような材料から形成され得る。保護層５２は、プラズマ化学気相成長法（ＰＥＣＶＤ）を使用して形成され、かつ窒化ケイ素又は酸化ケイ素のような材料から形成され得る。
金属線５０の少なくとも一部は、図６及び７に示されるように、半導体基板２０の上面２２上にコイル５４を形成する。図６を特に参照すると、コイル５４の少なくとも幾らかは第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６の間に配置される。
図５を図７と併せて参照すると、フィールド酸化物層４２、層間絶縁膜層４８、金属線５０及びコイル５４の形成の組み合わせは、当該技術分野において一般的に理解されているように、半導体基板２０の上面２２にスパイラルインダクタ５６を形成する。特に図示されてはいないが、スパイラルインダクタ５６は、３００乃至５００ミクロンの直径と、２乃至５ミクロンの厚みとを有し得る。
図８及び９に示されるように、基板２０は、次に、当該技術分野において一般的に理解されているように、「薄化」される。薄化は、研削、研磨、エッチング、化学機械的研磨（ＣＭＰ）又はそれらの任意の組み合わせにより、下面２４、即ち「裏側」に実施され得る。図９に特に示されるように、薄化加工は基板２０の厚み２６を７５乃至１００ミクロンに低減し得る。
次に、図１０に示されるように、複数のエッチングホール６０が基板２０の下面２４に形成される。エッチングホール６０はＤＲＩＥを使用して形成され、例えば、４乃至
６ミクロンの幅６２と、４０乃至５０ミクロンの深さ６４と、を有する。エッチングホール６０は、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６の間にある基板２０の部分まで延長できる。特に図示されていないが、多数のエッチングホール６０が第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間に形成され、かつ図６に示されるように、トレンチ中心点３６の周囲に円形のパターンにて配置され得る。
６ミクロンの幅６２と、４０乃至５０ミクロンの深さ６４と、を有する。エッチングホール６０は、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６の間にある基板２０の部分まで延長できる。特に図示されていないが、多数のエッチングホール６０が第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間に形成され、かつ図６に示されるように、トレンチ中心点３６の周囲に円形のパターンにて配置され得る。
次に、図１１に示されるように、半導体基板２０は等方性エッチング加工を受ける。好ましい実施形態において、基板２０はキセノンジフルオライド（ＸｅＦ２）にさらされ、同キセノンフルオライドはエッチングホール６０を貫通して、第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間にある基板２０の半導体材料を等方性エッチングする。ＸｅＦ２はシリコンに対して、例えば１分間当たり０．５ミクロンであるような非常に高いエッチング速度を有し、スパッタチタン、化学量論の窒化ケイ素、熱酸化物、ＰＥＣＶＤ窒化ケイ素及びアルミニウムに対しては極端に低いエッチング速度を有することが明記されるべきである。従って、図７に示されるように、ＸｅＦ２がエッチングホール６０を通過すると、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６は本質的にはエッチングを受けず、一方、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６の間にあるシリコンは非常に迅速に等方性エッチング加工を受ける。従って、図示されるように、エアキャビティ６６が第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間であって、スパイラルインダクタ５６のコイル５４の少なくとも一つの真下に形成される。エッチングは、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６により横方向には阻止されているので、エアキャビティ６６の形成は、高速度にて垂直方向にのみ進む。図６を再び参照すると、エアキャビティ６６は、第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間の空間に類似する寸法を備えた環状の形態である。エアキャビティ６６の深さは３０乃至４０ミクロンであり、半導体材料が等方性エッチング用のガスに暴露された時間により決定される。
図１１に示されるように、エッチング加工が起こると、ポリマー性カラム６８が、エッチングホール６０が配置された位置に残る。当業者に理解されるように、ポリマー性カラム６８はエッチングホール６０を形成するために使用されたＤＲＩＥ加工時に形成される。ポリマー性カラム６８は等方性エッチングガスにより非常にゆっくりとエッチングされるポリマーから形成され得る。従って、ポリマー性カラム６８に隣接する基板２０内のシリコンは、すぐにはエッチングされない。エッチング加工が完了すると、ポリマー性カラム６８はエアキャビティ６６内に延出し、かつエッチングホール６０と同じ寸法を有し得る。ポリマー性カラム６８は、当業者に一般的に理解されるように、酸素プラズマ灰化加工を使用して除去され得る。
次に、シール層、即ち第二の保護層７０がエッチングホール６０を完全に覆うために基板２０の裏側２４に形成され、そして、図１２に示されるようにエアキャビティ６６をシールする。シール保護層７０は、例えば、テトラエチルオルトシリケート（ＴＥＯＳ）、酸化ケイ素又は窒化ケイ素から形成され得る。シール保護層７０の厚みは、エッチングホール６０の幅６２に応じて、例えば、６乃至８ミクロンの間であり得る。シール保護層７０はまた、基板２０の裏側２４の部分を露出させることによりパターン化され、かつエッチングされ得る。
図１３を参照すると、次に、シール保護層７０を覆う裏側金属層７１を形成するためにメタライゼーション加工が基板２０の裏側２４に実施され得る。裏側の金属層７１は、例えば、アルミニウム又は銅から形成され、かつ１０乃至１５ミクロンの厚みを有し得る。
最終的な加工工程の後に、半導体基板２０は個々のマイクロエレクトロニクスダイ、即ち半導体チップに切断され、各チップは対応する集積回路を保持する。次に、半導体チップは、コンピュータシステムに取り付けられる前にパッケージ基板に取り付けられ得る。図７を参照すると、電気信号は、当業者には一般的に理解されるように、インダクタ５６の周囲に電磁場の形成を引き起こすスパイラルインダクタ５６のコイル５４を介して送られる。
アセンブリは幾つかの利点を有する。第一に、空気の絶縁特性により、コイル及び基板の間の結合が低減され、それによりインダクタのＱファクタが増大する。更に、エアキャビティはシール保護層にてシールされるので、引き続く加工工程時にエアキャビティが汚染される可能性が最小限に留められる。加えて、エッチングストップ壁を使用することにより、エアキャビティの大きさ、形状及び位置を正確に制御することが可能となる上に、アセンブリの機械的強度が改善される。従って、引き続く加工工程時、即ち、梱包又は運搬時にアセンブリが損傷を受ける可能性が低減される。
図１４は、本発明の代替的な実施形態に従う、図４、６及び９に示されるような、側部エッチングストップ壁のレイアウトを示す。図１３に示されるような側部エッチングストップ壁の形態を構成するために、第一のトレンチ２８と第二のトレンチ３０とを互いに接続するべく第三組のトレンチ７２がエッチングされる。フィールド酸化物層４２の形成時、図３に示されたものと同様の様式にて、第三組のトレンチ７２がフィールド酸化物層４２にて満たされ、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６をそれぞれ相互に接続する複数の支持壁７４を作製する。図１３に示された実施例において、エッチングホール６０は、同エッチングホール６０の一組のみが二つの連続した支持壁７４の間に存在するように配置される。従って、半導体基板を等方性エッチングガスに露出させた場合、形成されたエアキャビティ６６は複数のエアキャビティチャンバ７６に分割され、その各エアキャビティ７６は、第一の側部エッチングストップ壁４４、第二の側部エッチングストップ壁４６、及び連続した支持壁７４により画定される。この実施形態は、支持壁７４を備えることにより、アセンブリに更なる構造上の支持及び機械的強度を加えるという更なる利点を提供する。
図１５乃至１７は、本発明のまた更なる実施形態に従うエッチングストップ壁の構成の形成を示す。図１５に示されるように、第一のトレンチ２８及び第二のトレンチ３０が、図２に示されるものと類似の様式にて半導体基板２０に形成される。しかしながら、図示されているように、複数の支持構造形成トレンチ７８がまた、第一のトレンチ２８及び第二のトレンチ３０の間にて半導体基板の上面２２に形成される。詳細には図示されていないが、例えば、支持構造形成トレンチ７８は、約２ミクロンの幅と、約１０ミクロンの深さとを有する。例えば、第一のトレンチ２８と第二のトレンチ３０と支持構造形成トレンチ７８との間であって、半導体基板２０の上面２２に、約８ミクロンの間隙８０が残る。
支持構造形成トレンチ７８は、同支持構造形成トレンチ７８間にある半導体基板２０の半導体材料から半導体部材８２を形成するために、近接して離間されていることを明記すべきである。図示されるように、第一のトレンチ２８及び第二のトレンチ３０の間にある基板２０の領域は、支持構造形成トレンチ７８と半導体部材８２とにより交互に被覆され得る。半導体部材８２は、支持構造形成トレンチ７８の幅と類似する幅を有し得る。
図１６に示されるように、次に、フィールド酸化物層４２が図３に示されるものと同様の様式にて、半導体基板２０の上面２２に形成され得る。フィールド酸化物層４２は酸化により第一のトレンチ２８及び第二のトレンチ３０を完全に満たし、かつ支持構造形成トレンチ７８を完全に酸化する。
しかしながら、基板２０の半導体材料の酸化によりフィールド酸化物層４２が半導体基板２０の半導体材料上に形成、即ち成長されると、酸化物が、図１６及び図１７に示されるように、半導体基板２０の最上面に部分的に埋め込まれ得る。半導体部材８２のわずかな幅と組み合わされるこの酸化は、部材８２全体を、フィールド酸化物層４２の酸化物材料に変化させる。従って、支持構造形成トレンチ７８及び半導体部材８２により占有されている基板２０の領域は、フィールド酸化物材料から完全に形成される。結果として、環状の支持部材、即ち補強材８４が形成され、それは、図１７に示されるように、それぞれ、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６の間にあるフィールド酸化物層４２から下方に延び、かつ同フィールド酸化物層４２と一体的である。
図１７に例示されている実施形態において、環状支持部材８４はエッチング加工時には酸化物から構成されており、よって同環状支持部材８４はまったくエッチングを受けないので、エアキャビティ８６の断面がＵ字型となる。この場合、環状支持部材８４は、半導体基板２０全体に更なる機械的強度を提供する。
本発明は、マイクロエレクトロニクスアセンブリを形成する方法を提供する。同方法は、第一及び第二の相対向する表面を有する半導体基板に第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁を形成する工程と、半導体基板の第一の表面にインダクタを形成する工程と、第一及び第二の側部エッチングストップ壁の間に同基板を露出させるべく、同基板の第二の表面を貫通するエッチングホールを形成する工程と、半導体基板内に凹部を形成すべく、第一及び第二の側部エッチングストップ壁の間にある基板に、エッチングホールを介して等方性エッチングを実施する工程と、凹部をシールすべくエッチングホールを覆うシール層を形成する工程と、を含む。
本発明はまた、凹部上にインダクタの少なくとも一部を配置する工程を含む。インダクタは半導体基板のインダクタ中心点の周囲に巻回されるコイルを含む。第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁は、インダクタ中心点の周囲に形成される。第一の側部エッチングストップ壁は、インダクタ中心点と第二の側部エッチングストップ壁との間に配置され得、かつ第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁はいずれも、インダクタ中心点を中心とする。エッチングホールの形成は、深堀反応性イオンエッチング（ＤＲＩＥ）を使用して実施され得る。同方法はまた、第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁を形成するために、半導体基板の第一の表面上にエッチングストップ材料を有するエッチングストップ層を形成する工程を含む。
本発明はまた、マイクロエレクトロニクスアセンブリを形成する方法を提供し、同方法は、半導体材料からなる半導体基板の第一の表面に第一のトレンチ及び第二のトレンチを形成する工程と、半導体基板の第一の表面上にエッチングストップ層を形成する工程と、同エッチングストップ層で第一のトレンチ及び第二のトレンチを満たすことと、半導体基板の第一の表面にインダクタを形成する工程と、第一のトレンチ及び第二のトレンチの間にある半導体材料を露出させるために、同半導体基板の第二の表面を貫通するエッチングホールを形成する工程と、半導体基板内に凹部を形成すべく、第一のトレンチ及び第二のトレンチの間にある半導体材料にエッチングホールを介して等方性エッチングを実施する工程と、凹部をシールすべく半導体基板の第二の表面を覆うシール層を形成する工程と、を含む。
半導体基板の第一の表面は、上方の面であり、かつ半導体基板の第二の表面は下方の面であり得る。第一のトレンチ及び第二のトレンチは、トレンチ中心点の周囲に形成され、同第一のトレンチが、トレンチ中心点と第二のトレンチとの間に配置されている。
インダクタは、トレンチ中心点の周囲に巻回されたコイルを含み、同コイルの少なくとも一部は凹部上に配置され得る。第一のトレンチ及び第二のトレンチはほぼ円形状であり、同凹部は環状リングの形状を有する。
エッチングホールの形成は、深堀反応性イオンエッチング（ＤＲＩＥ）を使用して実施され得る。同方法はまた、半導体基板の下方面上に、シール層を覆う金属層を形成する工程を含む。
本発明はさらに、マイクロエレクトロニクスアセンブリを提供する。マイクロエレクトロニクスアセンブリは、半導体基板と、エッチングストップ層と、インダクタと、シール層とを含み、同半導体基板は、その上に第一及び第二のトレンチを有し、同基板上にある同エッチングストップ層は、同トレンチ内に第一及び第二のエッチングストップ壁を形成し、同基板及び同エッチングストップ層により同エッチングストップ層の下側でありかつ第一及び第二の側部エッチングストップ壁の間に凹部が形成され、同凹部は、同凹部と半導体基板の第一の表面を相互に連結するエッチングホールを有し、同エッチングストップ層はエッチングストップ材料からなり、同インダクタは半導体基板の第二の表面上にあり、同インダクタの少なくとも一部は半導体基板の凹部の上に配置されており、同シール層は、半導体基板の第一の表面にてエッチングホールを覆うように形成されている。
半導体基板の第一の表面は、同半導体基板の第二の表面と相対向している。インダクタは半導体基板のインダクタ中心点の周囲に巻回された少なくとも一つのコイルを含み得、かつ第一のトレンチ及び第二のトレンチはインダクタ中心点の周囲に形成され得る。第一のトレンチは、インダクタ中心点と第二のトレンチとの間にあり、かつ第一及び第二のトレンチはほぼ円形状であり、同凹部は環状リングの形状を有する。
マイクロエレクトロニクスアセンブリはまた、第一のエッチングストップ壁と第二のエッチングストップ壁とを相互に連結する複数の支持壁を含み得る。マイクロエレクトロニクスアセンブリはまた、凹部の内面から延びるエッチングストップ材料からなる環状支持部材と、半導体基板の下面に形成されるとともにシール層を覆う金属層と、を含み得る。
本発明の上記した詳細な説明には少なくとも一つの例示的な実施形態が示されているが、多数の変更例が存在することは理解されるべきである。また、一つ又は複数の例示的な実施形態は単なる例であり、本発明の範囲、応用、又は形態をいかなる方法にても制限することを意図していない。むしろ、上記した詳細な説明は、本発明の例示的な実施形態を実施するための便利な指針を当業者に提供するであろう。種々の変更が、添付された特許請求の範囲及びその合法的な等価物に記載されている本発明の範囲から逸脱することなく、例示的な実施形態において記載されている要素の機能及び配置において変更可能であり得ることは理解されるであろう。
Claims (20)
- マイクロエレクトロニクスアセンブリを形成する方法であって、
第一及び第二の相対向する表面を有する半導体基板に第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁を形成する工程と、
前記半導体基板の第一の表面にインダクタを形成する工程と、
前記第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間にある前記基板を露出させるべく、同基板の第二の表面を貫通するエッチングホールを形成する工程と、
前記半導体基板内に凹部を形成すべく、前記第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間にある同基板に、エッチングホールを介して等方性エッチングを実施する工程と、
前記凹部をシールすべく前記エッチングホールを覆うシール層を形成する工程と、
を含む、方法。 - 前記凹部上にインダクタの少なくとも一部を配置する工程をさらに含む、請求項１に記載の方法。
- 前記インダクタは前記半導体基板のインダクタ中心点の周囲に巻回されるコイルを含む、請求項２に記載の方法。
- 前記第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁は、前記インダクタ中心点の周囲に形成される、請求項３に記載の方法。
- 前記第一の側部エッチングストップ壁は、前記インダクタ中心点と前記第二の側部エッチングストップ壁との間に配置され、かつ前記第一及び第二の側部エッチングストップ壁はいずれもインダクタ中心点を中心とする、請求項４に記載の方法。
- 前記異方性エッチングは、キセノンジフルオライドを使用して実施される、請求項５に記載の方法。
- 前記第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁を形成するために、前記半導体基板の第一の表面上にエッチングストップ材料からなるエッチングストップ層を形成する工程をさらに含む、請求項６に記載の方法。
- マイクロエレクトロニクスアセンブリを形成する方法であって、
半導体材料からなる半導体基板の第一の表面に第一のトレンチ及び第二のトレンチを形成する工程と、
前記半導体基板の第一の表面上にエッチングストップ層を形成する工程と、前記エッチングストップ層で前記第一のトレンチ及び前記第二のトレンチを満たすことと、
前記半導体基板の第一の表面にインダクタを形成する工程と、
前記第一のトレンチ及び前記第二のトレンチの間にある半導体材料を露出させるために、同半導体基板の第二の表面を貫通するエッチングホールを形成する工程と、
前記半導体基板内に凹部を形成すべく、前記第一のトレンチ及び前記第二のトレンチの間にある同半導体材料に前記エッチングホールを介して等方性エッチングを実施する工程と、
前記凹部をシールすべく前記半導体基板の第二の表面を覆うシール層を形成する工程と、を含む方法。 - 前記半導体基板の第一の表面は上面であり、かつ前記半導体基板の第二の表面は下面である、請求項８に記載の方法。
- 前記第一のトレンチ及び前記第二のトレンチは、トレンチ中心点の周囲に形成され、前記第一のトレンチが、前記トレンチ中心点と前記第二のトレンチとの間に配置されている、請求項９に記載の方法。
- 前記インダクタは、前記トレンチ中心点の周囲に巻回されたコイルを含み、前記コイルの少なくとも一部は前記凹部上に配置されている、請求項１０に記載の方法。
- 前記第一のトレンチ及び前記第二のトレンチはほぼ円形状であり、前記凹部は環状リングの形状を有する、請求項１１に記載の方法。
- 前記エッチングホールの形成は、深堀反応性イオンエッチング（ＤＲＩＥ）を使用して実施される、請求項１２に記載の方法。
- 前記半導体基板の下面上に、前記シール層を覆う金属層を形成する工程をさらに含む、請求項１３に記載の方法。
- マイクロエレクトロニクスアセンブリであって、
半導体基板と、エッチングストップ層と、インダクタと、シール層とを含み、
前記半導体基板は、その上に第一及び第二のトレンチを有し、
前記半導体基板上にあるエッチングストップ層は、前記トレンチ内に第一のエッチングストップ壁及び第二のエッチングストップ壁を形成し、前記基板及び前記エッチングストップ層により同エッチングストップ層の下側であり、かつ前記第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間に凹部が形成され、前記凹部は、同凹部と前記半導体基板の第一の表面を相互に連結するエッチングホールを有し、前記エッチングストップ層はエッチングストップ材料からなり、
前記インダクタは前記半導体基板の第二の表面上にあり、前記インダクタの少なくとも一部は前記半導体基板の前記凹部の上に配置されており、
前記シール層は、前記半導体基板の第一の表面にて前記エッチングホールを覆うように形成されている、マイクロエレクトロニクスアセンブリ。 - 前記半導体基板の第一の表面は、前記半導体基板の第二の表面と相対向している、請求項１５に記載のマイクロエレクトロニクスアセンブリ。
- 前記インダクタは前記半導体基板のインダクタ中心点の周囲に巻回された少なくとも一つのコイルを含み、かつ前記第一のトレンチ及び前記第二のトレンチは前記インダクタ中心点の周囲に形成され、前記第一のトレンチは、前記インダクタ中心点と前記第二のトレンチとの間にあり、前記第一のトレンチ及び前記第二のトレンチはほぼ円形状であり、かつ前記凹部は環状リングの形状を有する、請求項１６に記載のマイクロエレクトロニクスアセンブリ。
- 前記第一の側部エッチングストップ壁及び前記第二の側部エッチングストップ壁を相互に連結する複数の支持壁を更に含む、請求項１７に記載のマイクロエレクトロニクスアセンブリ。
- 前記凹部の内面から延びる環状支持部材を更に含み、前記環状支持部材はエッチングストップ材料からなる、請求項１８に記載のマイクロエレクトロニクスアセンブリ。
- 前記半導体基板の第一の面上であって、前記シール層を覆う金属層を更に含む、請求項１９に記載のマイクロエレクトロニクスアセンブリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/239,986 US7425485B2 (en) | 2005-09-30 | 2005-09-30 | Method for forming microelectronic assembly |
| US11/239,986 | 2005-09-30 | ||
| PCT/US2006/036638 WO2007040992A2 (en) | 2005-09-30 | 2006-09-20 | Microelectronic assembly and method for forming the same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009510778A true JP2009510778A (ja) | 2009-03-12 |
| JP2009510778A5 JP2009510778A5 (ja) | 2009-09-24 |
| JP4722999B2 JP4722999B2 (ja) | 2011-07-13 |
Family
ID=37901096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008533444A Expired - Fee Related JP4722999B2 (ja) | 2005-09-30 | 2006-09-20 | マイクロエレクトロニクスアセンブリ及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7425485B2 (ja) |
| EP (1) | EP1935022B1 (ja) |
| JP (1) | JP4722999B2 (ja) |
| KR (1) | KR101303413B1 (ja) |
| CN (1) | CN101501838B (ja) |
| TW (1) | TWI417958B (ja) |
| WO (1) | WO2007040992A2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070173070A1 (en) * | 2006-01-26 | 2007-07-26 | Mei-Ling Chen | Porous low-k dielectric film and fabrication method thereof |
| US8860544B2 (en) * | 2007-06-26 | 2014-10-14 | Mediatek Inc. | Integrated inductor |
| US20100295150A1 (en) * | 2009-05-22 | 2010-11-25 | Chan Kuei-Ti | Semiconductor device with oxide define dummy feature |
| CN102456612A (zh) * | 2010-10-27 | 2012-05-16 | 上海华虹Nec电子有限公司 | 半导体集成电感的制作方法及结构 |
| CN102616727B (zh) * | 2011-01-31 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | Mems器件及其制作方法 |
| DE102011010248B3 (de) * | 2011-02-03 | 2012-07-12 | Infineon Technologies Ag | Ein Verfahren zum Herstellen eines Halbleiterbausteins |
| US8354325B1 (en) * | 2011-06-29 | 2013-01-15 | Freescale Semiconductor, Inc. | Method for forming a toroidal inductor in a semiconductor substrate |
| CN104752157A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体衬底及其制作方法、集成无源器件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321802A (ja) * | 1997-05-22 | 1998-12-04 | Toshiba Corp | インダクタ素子 |
| JPH11289046A (ja) * | 1991-07-10 | 1999-10-19 | General Electric Co <Ge> | チャンバを設けた高密度相互接続構造体 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500552A (en) * | 1993-07-26 | 1996-03-19 | T.I.F. Co., Ltd. | LC element, semiconductor device and LC element manufacturing method |
| TW275152B (ja) * | 1993-11-01 | 1996-05-01 | Ikeda Takeshi | |
| US5828101A (en) * | 1995-03-30 | 1998-10-27 | Kabushiki Kaisha Toshiba | Three-terminal semiconductor device and related semiconductor devices |
| US6492705B1 (en) * | 1996-06-04 | 2002-12-10 | Intersil Corporation | Integrated circuit air bridge structures and methods of fabricating same |
| US5773870A (en) * | 1996-09-10 | 1998-06-30 | National Science Council | Membrane type integrated inductor and the process thereof |
| US5930637A (en) * | 1997-10-31 | 1999-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating a microwave inductor |
| DE19810825A1 (de) * | 1998-03-12 | 1999-09-16 | Siemens Ag | Integrierte elektronische Schaltungsanordnung und Verfahren zu ihrer Herstellung |
| US6025261A (en) * | 1998-04-29 | 2000-02-15 | Micron Technology, Inc. | Method for making high-Q inductive elements |
| US6307247B1 (en) * | 1999-07-12 | 2001-10-23 | Robert Bruce Davies | Monolithic low dielectric constant platform for passive components and method |
| JP4969715B2 (ja) * | 2000-06-06 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE10054484A1 (de) * | 2000-11-03 | 2002-05-08 | Bosch Gmbh Robert | Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren |
| SE519893C2 (sv) * | 2000-11-09 | 2003-04-22 | Ericsson Telefon Ab L M | Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjup |
| TW523920B (en) * | 2000-11-18 | 2003-03-11 | Lenghways Technology Co Ltd | Integrated multi-channel communication passive device manufactured by using micro-electromechanical technique |
| US6737727B2 (en) * | 2001-01-12 | 2004-05-18 | International Business Machines Corporation | Electronic structures with reduced capacitance |
| US7148553B1 (en) * | 2001-08-01 | 2006-12-12 | Davies Robert B | Semiconductor device with inductive component and method of making |
| JP2003113940A (ja) * | 2001-08-02 | 2003-04-18 | Riken Corp | スチール製ピストンリング |
| CN1131557C (zh) * | 2001-08-24 | 2003-12-17 | 清华大学 | 硅基单面加工悬浮结构微机械电感的制作方法 |
| JP2003179148A (ja) | 2001-10-04 | 2003-06-27 | Denso Corp | 半導体基板およびその製造方法 |
| DE10212630A1 (de) * | 2002-03-21 | 2003-10-16 | Infineon Technologies Ag | Spule auf einem Halbleitersubstrat und Verfahren zu deren Herstellung |
| US7701022B2 (en) * | 2002-05-01 | 2010-04-20 | Rohm Co., Ltd. | Semiconductor device and method of producing the same |
| JP4135564B2 (ja) * | 2002-11-12 | 2008-08-20 | 株式会社デンソー | 半導体基板およびその製造方法 |
| TW570896B (en) * | 2003-05-26 | 2004-01-11 | Prime View Int Co Ltd | A method for fabricating an interference display cell |
| JP4651920B2 (ja) | 2003-07-15 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6989578B2 (en) * | 2003-07-31 | 2006-01-24 | Taiwan Semiconductor Manufacturing Company | Inductor Q value improvement |
| DE10352001A1 (de) | 2003-11-07 | 2005-06-09 | Robert Bosch Gmbh | Mikromechanisches Bauelement mit einer Membran und Verfahren zur Herstellung eines solchen Bauelements |
| EP1654765A2 (en) * | 2004-01-10 | 2006-05-10 | Hvvi Semiconductors, Inc. | Power semiconductor device and method therefor cross reference to related applications |
| JP2005221450A (ja) * | 2004-02-09 | 2005-08-18 | Yamaha Corp | 物理量センサ |
| WO2006110782A1 (en) * | 2005-04-12 | 2006-10-19 | University Of Florida Research Foundation, Inc. | Fabrication of a micro-electromechanical system (mems) device from a complementary metal oxide semiconductor (cmos) |
-
2005
- 2005-09-30 US US11/239,986 patent/US7425485B2/en not_active Expired - Fee Related
-
2006
- 2006-09-14 TW TW095134084A patent/TWI417958B/zh not_active IP Right Cessation
- 2006-09-20 WO PCT/US2006/036638 patent/WO2007040992A2/en active Application Filing
- 2006-09-20 JP JP2008533444A patent/JP4722999B2/ja not_active Expired - Fee Related
- 2006-09-20 KR KR1020087007606A patent/KR101303413B1/ko active IP Right Grant
- 2006-09-20 EP EP06803913.0A patent/EP1935022B1/en not_active Expired - Fee Related
- 2006-09-20 CN CN2006800357169A patent/CN101501838B/zh not_active Expired - Fee Related
-
2008
- 2008-08-05 US US12/186,224 patent/US7723821B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11289046A (ja) * | 1991-07-10 | 1999-10-19 | General Electric Co <Ge> | チャンバを設けた高密度相互接続構造体 |
| JPH10321802A (ja) * | 1997-05-22 | 1998-12-04 | Toshiba Corp | インダクタ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101501838A (zh) | 2009-08-05 |
| US20070075394A1 (en) | 2007-04-05 |
| WO2007040992A2 (en) | 2007-04-12 |
| KR20080054388A (ko) | 2008-06-17 |
| TWI417958B (zh) | 2013-12-01 |
| EP1935022B1 (en) | 2013-04-10 |
| JP4722999B2 (ja) | 2011-07-13 |
| TW200715404A (en) | 2007-04-16 |
| KR101303413B1 (ko) | 2013-09-05 |
| EP1935022A4 (en) | 2011-09-28 |
| US20080290480A1 (en) | 2008-11-27 |
| WO2007040992A3 (en) | 2009-04-16 |
| CN101501838B (zh) | 2011-04-20 |
| US7723821B2 (en) | 2010-05-25 |
| US7425485B2 (en) | 2008-09-16 |
| EP1935022A2 (en) | 2008-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4722999B2 (ja) | マイクロエレクトロニクスアセンブリ及びその製造方法 | |
| US7772123B2 (en) | Through substrate via semiconductor components | |
| TWI408797B (zh) | 微電子總成及其形成方法 | |
| JP4801356B2 (ja) | 深溝エアギャップの形成とその関連応用 | |
| JP5237285B2 (ja) | 電子デバイス及びその製造方法 | |
| US7678696B2 (en) | Method of making through wafer vias | |
| US10508027B2 (en) | CMOS-MEMS structure and method of forming the same | |
| KR20120039667A (ko) | 이면측 지지층을 가진 반도체-온-절연체 | |
| JP2005311370A (ja) | 集積回路製造方法 | |
| US20100244159A1 (en) | Eutectic flow containment in a semiconductor fabrication process | |
| EP3306654B1 (en) | Method for etching through-silicon vias and corresponding semiconductor device | |
| US20070184624A1 (en) | Micromechanical Device And Method For Manufacturing A Micromechanical Device | |
| JP2009194250A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20080048289A1 (en) | RF Inductor of Semiconductor Device and Fabrication Method Thereof | |
| TW202347763A (zh) | 半導體結構及其製造方法 | |
| CN115881636A (zh) | 晶片、电子部件和使用加衬和封闭的分离沟槽的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |