JP2009507305A5 - - Google Patents

Description

この周辺構成素子２１に付加的に設けられたインタフェース２２に基づき、出力段９と制御装置２０の外の外部手段への別の線路に対して意図されたデータを、既存のシリアル多線バス４を介して伝送することができる。このデータを搬送する信号は周辺機器２１に入力されると、シリアル多線バスインタフェース８を介し非同期シングルワイヤインタフェース２２において出力段に対する相応の信号に変換され、これにさらに伝送される。出力段９は従来技術との相違を認識しない。なぜなら出力段はこれまでと同じように信号をＵＡＲＴインタフェースから受け取るからである。すなわち周辺構成素子２２のＵＡＲＴインタフェース２２から受け取り、従来技術のように計算装置２のＵＡＲＴインタフェース６からは受け取らない。

Claims (7)

1. 少なくとも１つの計算装置（２）と、該計算装置（２）とシリアル多線バス（４）を介して接続された少なくとも１つの別個の周辺構成素子（２１）とを有する制御装置（２０）であって、
   前記周辺構成素子（２１）は、シリアルデータを前記制御装置（２０）の外部の手段に伝送するための少なくとも１つの出力段（９）を備える形式の制御装置において、
   前記周辺構成素子（２１）は、前記シリアル多線バス（４）に対するインタフェース（８）と前記出力段（９）との間に非同期シングルワイヤインタフェース（２２）を有し、
   前記シリアルデータを搬送する信号は周辺機器（２１）に入力された後、前記シリアル多線バスインタフェース（８）を介し前記非同期シグナルワイヤインタフェース（２２）において出力段（９）に対する相応の信号に変換される、ことを特徴とする制御装置。
2. 請求項１記載の制御装置（２０）において、
   前記周辺構成素子は、前記制御装置（２０）に対する電圧供給部を有するか、または外部への前記制御装置（２０）に対するインタフェース（１２）を有し、あるいは制御装置（２０）に対する電圧供給部と、外部への前記制御装置（２０）に対するインタフェース（１２）との両方を有する、ことを特徴とする制御装置。
3. 請求項１または２記載の制御装置（２０）において、
   前記非同期シングルワイヤインタフェース（２２）はＵＡＲＴ（Universal Asynchronous Receiver Transmitter）インタフェースとして構成されている、ことを特徴とする制御装置。
4. 請求項１から３までのいずれか一項記載の制御装置（２０）において、
   前記シリアル多線バス（４）はマイクロセカンドバスとして構成されている、ことを特徴とする制御装置。
5. 請求項１から３までのいずれか一項記載の制御装置（２０）において、
   前記シリアル多線バス（４）はＳＰＩ（Serial Peripheral Interface）バスとして構成されている、ことを特徴とする制御装置。
6. 請求項１から５までのいずれか一項記載の制御装置（２０）において、
   前記周辺構成素子（２１）は、前記非同期シングルワイヤインタフェース（２２）の動作に対して必要なクロック信号を前記シリアル多線バス（４）のクロックから導出するための手段を有する、ことを特徴とする制御装置。
7. 請求項１から６までのいずれか一項記載の制御装置（２０）において、
   前記制御装置（２２）は、自動車での少なくとも１つの機能を制御および／または調整するのに用いられる、ことを特徴とする制御装置。