DE102017200686A1

DE102017200686A1 - Verfahren und Vorrichtung zum digitalen Datenübertragung über einen Mikrosekundenbus zwischen einem Hauptrechner und einem Nebenrechner

Info

Publication number: DE102017200686A1
Application number: DE102017200686.2A
Authority: DE
Inventors: Andreas Kneer; Axel Aue; Eugen Becker
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2017-01-17
Filing date: 2017-01-17
Publication date: 2018-07-19
Also published as: CN108334471A

Abstract

Verfahren (20) zur digitalen Datenübertragung zwischen einem Hauptrechner (11) und einem Nebenrechner (12) über einen Mikrosekundenbus (13), gekennzeichnet durch folgende Merkmale:- Steuersignale (25) des Nebenrechners (12) werden im Nebenrechner (12) zu einem ersten Datenrahmen (16) serialisiert (21),- der erste Datenrahmen (16) wird über den Mikrosekundenbus (13) von dem Nebenrechner (12) an den Hauptrechner (11) übertragen (22) und- die Steuersignale (25) werden im Hauptrechner (11) aus dem ersten Datenrahmen (16) deserialisiert (23).

Description

Die vorliegende Erfindung betrifft ein Verfahren zur digitalen Datenübertragung über einen Mikrosekundenbus zwischen einem Hauptrechner und einem Nebenrechner. Die vorliegende Erfindung betrifft darüber hinaus eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium.
Stand der Technik
Als Mikrosekundenbus oder -kanal (microsecond bus, µSB oder MSB) wird in der Rechnerarchitektur eine asymmetrische (single-ended) serielle Kommunikationsschnittstelle für Kurzstreckenkommunikation zwischen einem Hauptrechner (master) und mindestens einem Satelliten- oder Nebenrechner (slave) bezeichnet. MSBs nach dem Stand der Technik werden im Rahmen des Motormanagements zur digitalen Datenübertragung innerhalb von Steuergeräten verwendet, um die klassische Pulsbreitenmodulation (pulse width modulation, PWM) gattungsmäßiger Leistungsglieder durch eine schnelle serielle Schnittstelle mit wenigen Anschlüssen (pins) und geringer Latenz zu ersetzen. Die Datenübertragung von Haupt- zu nachgelagertem Nebenrechner (downstream) erfolgt hierbei in der Regel synchron, während die Datenübertragung über den zugehörigen Rückkanal (upstream), die hauptsächlich dazu dient, Diagnoseinformationen von Neben- zu vorgelagertem Hauptrechner zu senden, in der Regel asynchron erfolgt.
DE 10 2009 028103 A1 betrifft ein Verfahren zur Durchführung einer Kommunikation zwischen mindestens einem Bauteil, welches innerhalb eines Steuergeräts angeordnet ist, und wenigstens einer Einrichtung außerhalb des Steuergeräts, wobei das Steuergerät das Bauteil, einen steuergeräteinternen Bus, an dem das Bauteil angeschlossen ist, und einen Umsetzer umfasst. Informationen, die zwischen dem Bauteil und der Einrichtung ausgetauscht werden, werden von dem Umsetzer zwischen dem steuergeräteinternen Bus und einer steuergeräteexternen Kommunikationsverbindung, über die das Steuergerät mit der Einrichtung verbunden ist, umgesetzt.
Offenbarung der Erfindung
Die Erfindung stellt ein Verfahren zur digitalen Datenübertragung über einen Mikrosekundenbus zwischen einem Hauptrechner und einem Nebenrechner, eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium gemäß den unabhängigen Ansprüchen bereit.
Diesem Ansatz liegt die Erkenntnis zugrunde, dass, sollen auch Steuer- oder Regelinformation vom Neben- zum Hauptrechner über den Rückkanal übertragen werden, die zur Verfügung stehende Bandbreite eines herkömmlichen Rückkanals nicht ausreicht. Die Geschwindigkeit des Rückkanals soll daher erhöht werden. Sie ist aber auf der Bitübertragungsschicht (physical layer, PHY) eines konventionellen Mikrosekundenbusses limitiert. Auch wenn eine Unterbrechungsanforderung (interrupt request, IRQ) vom Nebenrechner an den Hauptrechner gestellt werden soll, wird hierzu nach dem Stand der Technik eine separate Leitung benötigt. Dies ist wünschenswert, um dem Hauptrechner z. B. Fehler zu signalisieren, die eine schnelle Reaktion des Hauptrechners erfordern.
Eine Ausführungsform der Erfindung eröffnet demgegenüber die Möglichkeit, unterschiedlichste Takt- und Steuersignale vom Neben- zum Hauptrechner über den MSC-Rückkanal an den Hauptrechner zu übertragen. Auf diese Weise kann eine aufwendige parallele Signalübertragung über eigene Steuerleitungen zwischen Haupt- und Nebenrechner entfallen. Dadurch können einige Anschlüsse im typischerweise als Mikrocontroller (µC) ausgeführten Hauptrechner und im häufig als anwendungsspezifische integrierte Schaltung (application-specific integrated circuit, ASIC) ausgeführten Nebenrechner eingespart werden. Somit verringert sich der Flächenbedarf seitens des Hauptrechners sowie die Anzahl beiderseits erforderlicher Anschlüsse am jeweiligen Chipgehäuse (package). Nach dem Stand der Technik für entsprechende Steuersignale genutzte Anschlüsse können wahlweise anderen Zwecken zugeführt werden.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Grundgedankens möglich. So kann vorgesehen sein, dass der aus den Steuersignalen serialisierte Datenrahmen beim Übertragen durch ein differenzielles Niederspannungssignal (low voltage differential signal, LVDS) im Sinne des Standards ANSI/TIA/EIA-644-1995/ IEEE Std 1596.3-1996 dargestellt wird. Aufgrund geringer Spannungsänderungen, Lade- und Entladeströme in den Leitungen zeichnet sich eine entsprechende Ausführungsform durch geringe Störaussendung in Form kapazitiver und induktiver Kopplung und somit durch ihre elektromagnetische Verträglichkeit (EMV) selbst bei hohen Taktfrequenzen aus. Die eröffnete Möglichkeit zur Herabsetzung der Versorgungsspannung begünstigt zudem eine Strukturverkleinerung der beteiligten Halbleiterschaltungen und verringert so den Raumbedarf des resultierenden Steuergerätes. Im Vergleich zu einer separaten LVDS-Übertragung der Steuersignale ermöglicht der vorgeschlagene Ansatz bei oberflächenmontierten Bauelementen (surface-mounted devices, SMD) die Einsparung mindestens einer Lötfläche (pad) und somit eine weitere Verkleinerung des sogenannten Fußabdruckes (footprint) von Haupt- und Nebenrechner auf einer gemeinsamen Leiterplatte.
Gemäß einem weiteren Aspekt kann vorgesehen sein, dass die Steuersignale im Nebenrechner durch Manchesterkodierung mit einem Taktsignal verknüpft und entsprechend synchron zu diesem übertragen werden. Diese Leitungskodierung erlaubt eine Taktrückgewinnung oder Symboltakt-Synchronisation, indem der Hauptrechner aus dem empfangenen Leitungssignal den Sendetakt des Nebenrechners bestimmt, der zur zeitgenauen Abtastung des Datenrahmens durch den Hauptrechner dient. Auf diese Weise kann die aufwendige parallele Taktübertragung über eine eigene Taktsignalleitung zwischen Haupt- und Nebenrechner entfallen.
Figurenliste
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:

1 schematisch ein Steuergerät gemäß einer zweiten Ausführungsform.
2 das Flussdiagramm eines Verfahrens gemäß einer ersten Ausführungsform.
3 die mögliche Weiterleitung von Teilen des Datenrahmens an weitere Bausteine.

Ausführungsformen der Erfindung
1 illustriert den grundlegenden Aufbau eines Steuergerätes (10) gemäß einer Ausführungsform: Ein Hauptrechner (11) ist über den Übertragungskanal (14) und Rückkanal (15) eines Mikrosekundenbusses (13) mit einem Nebenrechner (12) verbunden. Diese Anordnung ermöglicht eine digitale Datenübertragung gemäß 2: Steuersignale des Nebenrechners (12) werden hierzu im Nebenrechner (12) zu einem ersten Datenrahmen (16) serialisiert (Prozess 21), der über den Mikrosekundenbus (13) von dem Nebenrechner (12) an den Hauptrechner (11) übertragen wird (Prozess 22). Dort erst werden die Steuersignale aus dem ersten Datenrahmen (16) durch Deserialisierung (Prozess 23) zurückgewonnen. Diese Modifikation bedingt einige Anpassungen des Steuergerätes (10), die nunmehr anhand der detaillierten Darstellung der 3 erläutert seien.
Damit die Anforderung an die Aktualisierungsrate für Steuersignale (25) und Interrupts erfüllt werden kann, sollte die Geschwindigkeit des Rückkanales (15) deutlich erhöht werden, und zwar von nach dem Stand der Technik üblichen 250 kHz bis 2 MHz auf bis zu 100 MHz. Derartige Frequenzen stellen hohe Anforderungen an elektromagnetische Verträglichkeit und Gestaltung der Lötflächen, wenn der Rückkanal (15) asymmetrisch betrieben wird. Daher empfiehlt sich bei der Übertragung (12) die Darstellung des ersten Datenrahmens (16) als differenzielles Niederspannungssignal (18), was den besagten Anforderungen genügt.
Der erste Datenrahmen (16) kann hierbei entweder asynchron oder synchron zum Hauptrechner (11) übertragen werden. Ein Nachteil asynchroner Übertragung ist die hohe Abtastfrequenz, die diese im vorliegenden Fall erfordert. Bei niederer Frequenz lässt sich eine asynchrone Übertragung hingegen vorteilhaft umsetzen.
Eine zur Erhöhung der Bandbreite des Rückkanals vorteilhafte synchrone Übertragung erfordert ein periodisches Taktsignal (19), welches im Wege einer Manchesterkodierung jedoch gemeinsam mit dem Datenrahmen übermittelt werden kann. Zur Taktrückgewinnung (24) im Hauptrechner (11) können beispielsweise durch eine Differenzierung oder anderweitige nichtlineare Verzerrung des Leitungssignales dessen Flanken bestimmt werden, aus welchen sich dann mittels eines Bandbreitenfilters oder einer im Fangbereich grob abgestimmten Phasenregelschleife (phase-locked loop, PLL) durch anschließende Schwellwertentscheidung ein Referenzsignal gewinnen lässt, das sich im eingeschwungenen Zustand zumindest frequenzgleich und phasenstarr zum Taktsignal (19) des Nebenrechners (12) verhält. Die Abtastung des Leitungssignales durch den Hauptrechner (11) kann somit in einem meist festen Phasenversatz zu diesem Referenzsignal erfolgen, um den ersten Datenrahmen (16) zu rekonstruieren. Denkbar ist auch eine synchrone Übertragung ohne Manchesterkodierung, indem der Takt des Übertragungskanales (14) im Hauptrechner (11) für den Empfang auf dem Rückkanal (15) verwendet wird. Dies erfordert eine konfigurierbare präzise Phasenverschiebung im Hauptrechner (11), deren Implementierung sich mitunter komplex gestaltet.
Damit Anfang und Ende des ersten Datenrahmens (16) bei dessen synchroner Übertragung zuverlässig erkannt werden, lässt sich ein zusätzliches Binärsignal zur Chipauswahl (chip select, CS, oder slave select, SS/SSY) bzw. Ausgangsfreigabe (output enable, OE) durch unterschiedliche Ströme bzw. Spannungspegel auf das Leitungssignal modulieren, die im Hauptrechner (11) anhand definierter Spannungsschwellen erkannt werden.
Möglich ist eine vielfältige Weiterleitung einzelner Teile des Datenrahmens im Hauptrechner (11), wenn die Steuersignale (25) vom Nebenrechner (12) über den schnellen Rückkanal (15) übertragen werden. Zu denken ist an einen generischen Zeitgeberbaustein (generic timer module, GTM), dessen Takt- und anderweitige Steuersignale (25) im Nebenrechner (12) serialisiert und über den Rückkanal (15) an den Hauptrechner (11) übertragen werden können. In einem solchen Anwendungsfall repräsentieren bestimmte Bits des ersten Datenrahmens (16) zeitliche Informationen. Die entsprechenden Bits eines hierzu im Hauptrechner (11) vorgesehenen Zwischenspeichers (buffer) werden hierzu mit dem Zeitgeberbaustein (29) verbunden. Über diese Hardware-Verbindung können die Steuersignale (25) im Zeitgeberbaustein (29) z. B. von dessen Eingangsmodul (timer input module, TIM) oder mehrkanalfähigem Mikroprogrammsteuerwerk (multi-channel sequencer, MCS) ausgewertet und einzelnen Anwendungen zur Verfügung gestellt werden.
In Betracht kommt ferner eine entsprechende Anbindung des Rückkanals an Interrupt-Controller (30), digitales Filter oder anderweitige Stufen eines Analog-Digital-Wandlers (analog-digital converter 29) sowie die Weitergabe von Daten (26) an einen Multiplexer (31) und dessen nachgelagerte Bausteine.
Um die Bandbreite des schnellen Rückkanals auch für weniger zeitkritische Diagnosedaten (27) zu nutzen, werden letztere im Nebenrechner (12) in einen zweiten Datenrahmen (17) gefügt, welcher vor der Übertragung mit dem ersten Datenrahmen (16) überlagert wird.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

DE 102009028103 A1 [0003]

Claims

Verfahren (20) zur digitalen Datenübertragung über einen Mikrosekundenbus (13) zwischen einem Hauptrechner (11) und einem Nebenrechner (12), gekennzeichnet durch folgende Merkmale: - Steuersignale (25) des Nebenrechners (12) werden im Nebenrechner (12) zu einem ersten Datenrahmen (16) serialisiert (21), - der erste Datenrahmen (16) wird über den Mikrosekundenbus (13) von dem Nebenrechner (12) an den Hauptrechner (11) übertragen (22) und - die Steuersignale (25) werden im Hauptrechner (11) aus dem ersten Datenrahmen (16) deserialisiert (23).
Verfahren (20) nach Anspruch 1, gekennzeichnet durch folgendes Merkmal: - der erste Datenrahmen (16) wird beim Übertragen (22) durch ein differenzielles Niederspannungssignal (18) dargestellt.
Verfahren (20) nach Anspruch 2, gekennzeichnet durch folgende Merkmale: - die Steuersignale (25) werden im Nebenrechner (12) durch eine Manchesterkodierung mit einem Taktsignal (19) verknüpft, - das Übertragen (22) erfolgt synchron zu dem Taktsignal (19) und - das Taktsignal (19) wird im Hauptrechner (11) durch eine Taktrückgewinnung (24) aus dem Niederspannungssignal (18) zurückgewonnen.
Verfahren (20) nach Anspruch 2 oder 3, gekennzeichnet durch folgendes Merkmal: - auf das Niederspannungssignal (18) wird ein Ausgangsfreigabesignal (28) moduliert.
Verfahren (20) nach Anspruch 1 oder 2, gekennzeichnet durch folgende Merkmale: - der Mikrosekundenbus (13) umfasst einen Übertragungskanal (14) zum Steuern des Nebenrechners (12) durch den Hauptrechner (11) und - das Übertragen (22) erfolgt über einen mit dem Übertragungskanal (14) synchronisierten Rückkanal (15) des Mikrosekundenbusses (13).
Verfahren (20) nach einem der Ansprüche 1 bis 5, gekennzeichnet durch folgendes Merkmal: - die Steuersignale (25) werden im Hauptrechner (11) wahlweise an einen Zeitgeberbaustein (29), einen Interrupt-Controller (30), einen Analog-Digital-Wandler (32) oder einen Multiplexer (31) weitergeleitet.
Verfahren (20) nach einem der Ansprüche 1 bis 6, gekennzeichnet durch folgende Merkmale: - Diagnosedaten (27) des Nebenrechners (12) werden im Nebenrechner (12) in einen zweiten Datenrahmen (17) gefügt und - der zweite Datenrahmen (17) wird vor dem Übertragen (12) mit dem ersten Datenrahmen (16) überlagert.
Computerprogramm, welches eingerichtet ist, das Verfahren (20) nach einem der Ansprüche 1 bis 7 auszuführen.
Maschinenlesbares Speichermedium, auf dem das Computerprogramm nach Anspruch 8 gespeichert ist.
Steuergerät (10), das eingerichtet ist, das Verfahren (20) nach einem der Ansprüche 1 bis 7 auszuführen.