JP2009506969A - 半導体ウェハの横方向に分断する方法およびオプトエレクトロニクス構成素子 - Google Patents
半導体ウェハの横方向に分断する方法およびオプトエレクトロニクス構成素子 Download PDFInfo
- Publication number
- JP2009506969A JP2009506969A JP2008528324A JP2008528324A JP2009506969A JP 2009506969 A JP2009506969 A JP 2009506969A JP 2008528324 A JP2008528324 A JP 2008528324A JP 2008528324 A JP2008528324 A JP 2008528324A JP 2009506969 A JP2009506969 A JP 2009506969A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- separation layer
- separation
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 198
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000005693 optoelectronics Effects 0.000 title claims description 19
- 238000000926 separation method Methods 0.000 claims abstract description 143
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 150000002500 ions Chemical class 0.000 claims abstract description 51
- 238000009792 diffusion process Methods 0.000 claims description 36
- -1 nitride compound Chemical class 0.000 claims description 33
- 238000005468 ion implantation Methods 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 17
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 61
- 238000000407 epitaxy Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000006378 damage Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
半導体ウェハ（１）を横方向に分断する本発明の方法では、成長基板（２）を準備し、この成長基板（２）に半導体層列（３）をエピタキシ成長させる。ここではこの半導体層列には、分離層（４）として設けられた層と、成長の方向に見てこの分離層に続く少なくとも１つの機能半導体層（５）とが含まれている。引き続いてこの機能半導体層（５）を通して分離層（４）にイオン打ち込み、半導体層をこの分離層（４）に沿って分断し、上記の成長基板（２）を含む半導体ウェハ（１）の部分（１ａ）が切り離される。
Description
本願は、ドイツ国特許出願第１０ ２００５ ０５２ ３５８．７号および第１０ ２００５ ０４１ ５７１．７号の優先権を主張するものであり、その開示内容は引用によってここに含まれるものとする。
本発明は、半導体ウェハ、殊にオプトエレクトロニクス半導体ウェハを横方向に分断する方法およびオプトエレクトロニクス構成素子に関しており、ここでは成長基板が半導体ウェハから切り離される。
オプトエレクトロニクス構成素子、例えばＬＥＤや半導体レーザーなどを製造する際には、オプトエレクトロニクス構成素子の半導体層列のエピタキシャル成長に使用する成長基板を後で半導体ウェハから切り離せると望ましいことが多い。
例えばいわゆる薄膜法においては、まずオプトエレクトロニクス構成素子の半導体層列が成長基板にエピタキシャル成長され、引き続きこの成長基板側とは反対側の半導体層列表面に支持体が被着され、その後、この成長基板が切り離される。この方法は一方でつぎのような利点を有する。すなわち、新しい支持体に比較的薄いエピタキシ層列が残り、殊にエピタキシ層列と、新しい支持体との間に反射性または反射を高める層が設けられる場合、オプトエレクトロニス構成素子から放射されるビームがこのエピタキシャル層列から高い効率で出力結合できるという利点を有するのである。さらにこの成長基板は有利にも剥離の後、再利用が可能である。このことは、殊に成長基板が比較的高価な材料、例えばサファイア、ＳｉＣまたはＧａＮまたはＡｌＮなどから構成される場合には有利である。
半導体ウェハを横方向に分断する方法は、例えば、刊行物ＵＳ５，３７４，５６４に記載されている。
さらにＵＳ６，８１５，３０９からは半導体ウェハを横方向に分断する方法が公知であり、ここではエピタキシ基板の薄い層が、比較的低価な別の層に転用されて、エピタキシに有利な擬似基板（Quasisubstrat）が形成される。このエピタキシ基板は、新しい支持体基板にそれぞれ被着される薄い層を繰り返して剥離することによって徐々に消費される。このような方法においては、新しい支持体基板に被着されるエピタキシ基板の薄い層が、前に行われたイオン打ち込みによって損傷される危険性がある。ここでこのイオン打ち込みは、基板の剥離しようとする層を通して行われる。このことは、上記の擬似基板にエピタキシ層を成長させる場合にこのエピタキシ層の結晶品質に不利に働くことがある。
刊行物"Ｃ．Ｈ．Ｙｕｎ，Ｎ．Ｗ．Ｃｈｅｕｎｇによる"Thermal and Mechanical Separation of Silicon Layers from Hydrogen Pattern-Implanted Wafers, Journ. of Electronic Materials, Vol. 30, No. 8, 2001, P960-964"からは、シリコンウェハからシリコン層を熱的または機械的に切り離す方法が公知である。
本発明の根底にある課題は、半導体ウェハから成長基板を切り離す方法を改善し、また成長基板に成長させた半導体層列を有するオプトエレクトロニクス構成素子を提供して、半導体層をエピタキシ成長する前に行われるイオン打ち込みによって成長基板が損傷される危険性を低減することである。さらに、有利には上記の半導体ウェハから成長基板を余すところなく剥離させて、完全に再利用できるようにしたい。
この課題は、請求項１の特徴部分に記載された特徴的構成を有する方法および請求項２３に記載されたオプトエレクトロニクス構成素子によって解決される。本発明の有利な実施形態および発展形態は従属請求に記載されている。
半導体ウェハを横方向に分断する本発明の方法では、成長基板を準備し、この成長基板に半導体層列をエピタキシ成長させる。ここではこの半導体層列には、分離層として設けた層と、成長の方向に見てこの分離層に続く少なくとも１つの機能半導体層とが含まれている。引き続いて上記の機能半導体層を通して分離層にイオンを打ち込み、上記の半導体層を分断する。ここで上記の成長基板を含む半導体ウェハの部分が、分離層に沿って切り離されるのである。
上記のイオン打ち込みが成長基板でなく、エピタキシ成長させた半導体層列に含まれている分離層に行われることにより、この分離層に沿って半導体ウェハの分断する際に、成長基板全体を含む半導体ウェハの部分が切り離される。この半導体は、分離層の面内に延びる横方向に分断される。すなわち、この成長基板は、半導体ウェハを分断する際に有利にも切断されないのであり、完全に再利用が可能である。例えば、層列を成長基板上に何回も成長させ、引き続いて切り離すことができるのであり、その際に成長基板がだんだんと消費されてしまうことがない。このことは殊に成長基板として高価な基板、例えばＧａＮ基板、ＡｌＮ基板、サファイア基板またはＳｉＣ基板を使用する場合に有利である。
分断は有利には温度処理を用いて有利には３００℃〜１２００℃の範囲の温度下で行われる。殊にこの温度処理は３００℃〜９００℃の範囲の温度下で行うことができる。ここでは打ち込んだイオンが分離層において拡散して小泡（ブリスタ）を形成する。分離層に小泡が広がることにより、最終的にこの半導体ウェハは、成長基板を含む第１の部分と、機能半導体層を含む第２の部分とに分断されることになる。
これによって上記の半導体ウェハの成長基板を含む部分が切り離されるのである。
上記の温度処理では、周囲温度を上昇させることにより、これに伴って例えばレーザビームまたはマイクロ波ビームなどの電磁ビームによって局所的に加熱することにより、分離層を加熱することができる。
択一的には半導体ウェハを打込み領域に沿って機械的に分断することも可能である。これは、例えば、半導体ウェハの反対側の表面と補助支持体とを接合して、この補助支持体に回転モーメントを作用させて、この半導体ウェハを分離層に沿って分断することによって行われる。
成長基板を切り離す半導体ウェハ分断ステップの後、この成長基板には、分離層の切り離された部分が含まれることがある。切り離しの後で成長基板上に含まれる分離層の部分は、有利には後に、例えばエッチングまたは研磨プロセスによって成長基板から除去され、別の半導体層列をエピタキシャル成長させるために成長基板の準備が行われる。
上記の半導体層列は有利には窒化物化合物半導体材料ベースである。以下で「窒化物化合物半導体材料ベースである」とは、このように称した素子または素子の一部に有利にはＩｎｘＡｌｙＧａ１−ｘ−ｙＮ含まれることを意味する。ただし０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１である。ここでこの材料は必ずしも、上の式にしたがう数学的に精確な組成を有する必要はない。むしろこの材料は、この材料の物理特性を実質的には変化させない付加的な成分ならびに１つまたは複数のドーピング物質を有することができる。しかしながら分かり易くするために、わずかな量が別の材料によって部分的に置換されている可能性があるとしても、上述の式は結晶格子（Ａｌ，Ｇａ，Ｉｎ，Ｎ）の主要な構成要素だけを含んでいる。
有利には上記の機能半導体層を通して分離層に水素イオンを打ち込む。また択一的には例えばヘリウム、ネオン、クリプトンまたはキセノンなどの希ガスのイオンを使用することもできる。
また相異なる原子のイオン、例えば水素イオンとヘリウムイオン、あるいは水素イオンとホウ素イオンを打ち込むことも可能である。こうすることの利点は、所要の打ち込み量を低減できることである。
成長基板を含む半導体ウェハの部分を切り離すための温度処理は、有利には３００℃〜９００℃の範囲の温度下で行われる。ここでは打ち込んだイオンが分離層において拡散して小泡（ブリスタ）を形成する。
イオン打ち込みの後、有利には半導体層列を熱的にアニールして、半導体層列を通して行われたイオン打ち込みによって発生し得た層品質の損傷を低減させる。この熱的なアニーリングは、イオン打ち込みの直後に行う必要はなく、例えばこの半導体ウェハの分断を生じさせるブリスタ形成がすでに、アニールプロセスに必要な温度よりも低い温度で行われる場合、例えば半導体ウェハを分断した後、はじめて行うことも可能である。
上記の分離層には、有利にはガリウムよりも大きな原子番号を有する少なくとも１つの元素、例えばインジウムが含まれている。ガリウムよりも大きな原子番号を有するこの元素は、ドーピング物質として分離層に入れることができるか、または有利には分離層の半導体材料の成分とすることができる。殊に分離層はＩｎＧａＮ層とすることが可能である。分離層に原子番号の大きな元素があることの利点は、分離層にイオンを打ち込む際に進入するイオンが制動され、ひいてはさらなる進入が低減されることである。すなわち、この場合にこの分離層は、打ち込まれるイオンに対するストップ層として作用するのである。
このことは殊にイオン打込みの際に比較的エネルギーの高いイオンが打込まれる場合には、機能半導体層の発生し得る損傷を低減する上で有利である。例えば、イオン打ち込みの際のイオンエネルギーを高めることによって発生する機能半導体層の損傷が低減されることが判明している。しかしながらイオンエネルギーを増加させるとふつう、打ち込んだイオンにより、分離層の面に対して垂直な方向に幅が広く平坦な濃度プロフィールが形成されることになり、この濃度プロフィールが剥離プロセスに不利に働く可能性がある。この打ち込みイオンの濃度プロフィールの最大の半値幅は、例えば約２００ｎｍとすることが可能である。
上記の分離層が、ガリウムよりも原子番号の大きい少なくとも１つの元素含むことによって、打ち込まれるイオンのイオンエネルギーが比較的高い場合であっても、分離層において比較的幅の狭い濃度プロフィールが得られ、これによって分離ステップの処理が軽減される。
本発明の別の有利な実施形態では上記の半導体層列には、打ち込まれたイオンに対する少なくとも１つの拡散バリアが含まれており、この拡散バリアは上記の分離層に隣接している。ここで拡散バリア層とは、打ち込まれたイオンの拡散係数が分離層よりも小さい層のことである。この拡散バリア層は、半導体層列の成長方向に見て、分離層の上側および／または下側に配置することができる。
拡散バリア層には有利にはＺｎ，ＦｅまたはＳｉがドーピングされた窒化物化合物半導体材料が含まれており、また有利にはｐ形ドーピングされていない。例えば、Ｍｇがドーピングされたｐ形ＧａＮよりも、Ｚｎがドーピングされた比較的高抵抗のＧａＮまたはＳｉがドーピングされたｎ形ＧａＮにおいて、水素が小さい拡散係数を有することが判明している。
殊に層列の成長方向で見て分離層の上側に配置される拡散バリア層によって、打込まれたイオンの機能半導体層への拡散を低減することができる。拡散バリア層がない場合には、打込まれたイオンの拡散により、機能半導体層の品質が損なわれる可能性がある。
殊に有利には、分離層の両側に、すなわち半導体層列の成長方向に見て分離層の上側にもその下側にも共に拡散バリア層が配置される。１つまたは複数の拡散バリア層により、打込まれたイオンの拡散が、分離層の面に対して垂直に延在する方向に低減される。これにより、分離層の層面に対して垂直な方向における、打ち込まれたイオンの濃度プロフィールが不所望に広がってしまうことに対処するのである。
本発明の別の有利な実施形態では、上記の分離層は、引張応力が加わった層（ｔｅｎｓｉｌ ｖｅｒｓｐａｎｎｔｅ Ｓｃｈｉｃｈｔ）である。この場合、この分離層の格子定数は、この分離層に隣接する少なくとも１つの層の格子定数よりも小さい。これにより、この分離層は引張り応力に晒されることになる。この引張応力の加わった層は、アルミニウムを含む窒化物化合物半導体層である。この場合に分離層の引張応力は、含まれるアルミニウム成分が分離層よりも少ないかまたはアルミニウムを含んでいない別の窒化物化合物半導体層が、この分離層に隣接することによって発生する。例えば、ＩｎＧａＮ層を分離層に隣接させることが可能である。さらに、分離層の引張り応力は、この分離層にシリコンをドーピングすることによって発生させることができる。この分離層の引張応力により、有利にも上記の切り離しステップの処理が軽減される。なぜならばこの場合、引張応力の加わった分離層と、比較的大きな格子定数を有しこれに隣接している層との間の境界面が目標破断箇所になるからである。
さらに本発明では有利にも、上記の分離層を横方向のエピタキシャル成長（ＥＬＯＧ；Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｏｖｅｒ Ｇｒｏｗｔｈ）によって作製される半導体層とすることにより、上記の切り離しのステップの処理を軽減することができる。この場合には分離層が、成長基板において直接成長される、またはすでに成長基板に被着されている半導体層において成長されるのではなく、分離層を成長させたい半導体層または成長基板上に前もってマスク層が被着されるのである。このマスク層は、有利には窒化ケイ素層はまたは二酸化ケイ素層である。上記の分離層のエピタキシャル成長は、成長基板または成長のために設けられる半導体層のマスク層によって覆われていない領域において使用され、引き続いて上記のマスキングされた領域が横方向に成長させられる。横方向のエピタキシャル成長によって作製された分離層と、横方向に成長させたマスク層との付着力はかなり小さいため、マスク層と分離層との間の境界面は、切り離しステップにおける目標破断箇所になる。
また有利であるのは、上記の分離層がつぎのような半導体材料から形成される場合である。すなわち、この半導体材料では、打込まれたイオンの拡散係数が、この分離層に接している層よりも大きいのである。これにより、分離層内に打込まれたイオンの拡散は、すなわち殊に半導体ウェハの面に平行に延びる方向に増大し、ひいてはこの分離層におけるブリスタの形成が促進され、上記の切り離しステップの処理が軽減されるのである。拡散を促進するこの分離層は、有利にはｐ形ドーピングされた窒化物化合物半導体層であり、これは例えばＭｇによってドーピングすることができる。例えばここで判明したのは、Ｚｎがドーピングされた高抵抗のＧａＮ層またはケイ素がドーピングされたｎ形ＧａＮ層よりも、ｐ形ドーピングされたＧａＮにおいて、水素が大きな拡散係数を有することである。
上記の半導体ウェハは有利には、成長基板を含む部分を切り離す前、成長基板とは反対側の表面が支持体基板に接合される。この支持体基板は、成長基板から切り離されたエピタキシ層列の処理を容易にし、また例えば半導体層列から作製されるオプトエレクトロニクス構成素子の支持体として機能することが可能である。
この支持体基板は、中間支持体とすることができ、この中間支持体の切り離しまたは剥離が後続の方法ステップにおいて行われる。例えばこの中間支持体はガラス基板である。このガラス基板は有利には、酸化ケイ素からなる中間層によって上記の半導体層列に接合される。この場合に中間支持体は、後のステップにおいて、上記の中間層も含めて、例えばフッ酸（ＨＦ）において溶解させることができる。
上記の機能半導体層は有利にはビーム発光層またはビーム検出層である。例えば、この機能半導体層を、発光ダイオードまたは半導体レーザーの活性層とすることが可能である。殊に有利には上記の機能半導体層は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮを有する。ただし０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１である。
択一的には上記の半導体層列は、リン化物化合物半導体またはヒ化物化合物半導体ベースとすることができる。この場合、上記の半導体層列および殊に機能半導体層は有利には、ＩｎｘＡｌｙＧａ１−ｘ−ｙＰまたはＩｎｘＡｌｙＧａ１−ｘ−ｙＡｓを有する。ただし０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１である。
本発明の別の有利な実施形態では、上記の半導体層列は、１つまたは複数の別の分離層を有しており、これらの層は、成長方向に見て上記の分離層に続いている。有利には成長方向にみて各分離層に機能半導体層が続いている。すなわち、上記の成長基板には複数の部分層列からなる半導体層列が被着されるのであり、ここでこれの部分層列はそれぞれ分離層によって互いに分けられているのである。
この場合にはまず成長基板からの距離が最も大きい上側の分離層にイオンが打ち込まれる。引き続いて有利にはこの成長基板とは反対側においてこれらの半導体層列と支持体基板とが接続される。引き続き上記の半導体ウェハは、例えば温度処理によって、上側の分離層に沿って分断される。これによって、上側の分離層の上に配置された部分層列が、半導体ウェハから切り離され、部分基板に転用される。上述のステップは、分離層の数に相応して繰り返し実行され、各部分層に沿って半導体ウェハを分断することにより、複数の部分層列が半導体ウェハからだんだんと切り離されるのである。
したがって成長基板は有利にも、機能半導体層を有する複数の部分層列を成長させるために使用できるのであり、これらの部分層列は、イオン打ち込みおよび後続の分離プロセスによって順次に半導体ウェハから切り離されてそれぞれ支持体基板に転用されるのである。
本発明によるオプトエレクトロニクス構成素子には、機能半導体層を有する半導体層列が含まれており、ここでこの半導体層列は、半導体ウェハを横方向に分断する上記の方法によって、成長基板から切り離されたものである。例えば、このオプトエレクトロニクス構成素子は、発光ダイオードまたはレーザーダイオードとすることが可能である。
以下では、図１〜６に関連し、実施例に基づいて本発明を詳しく説明する。
ここで、
図１Ａ，１Ｂおよび１Ｃは、本発明の第１実施例による方法の中間ステップにおける半導体ウェハの断面を略示しており、
図２は、本発明の第２の実施例による方法の中間ステップにおける半導体ウェハの断面を略示しており、
図３は、本発明の第３の実施例による方法の中間ステップにおける半導体ウェハの断面を略示しており、
図４は、本発明の第４の実施例による方法の中間ステップにおける半導体ウェハの断面を略示しており、
図５は、本発明の第５の実施例による方法の中間ステップにおける半導体ウェハの断面を略示しており、
図６Ａ〜６Ｆは、本発明の第６実施例による方法の中間ステップにおける半導体ウェハの断面を略示している。
図１Ａ，１Ｂおよび１Ｃは、本発明の第１実施例による方法の中間ステップにおける半導体ウェハの断面を略示しており、
図２は、本発明の第２の実施例による方法の中間ステップにおける半導体ウェハの断面を略示しており、
図３は、本発明の第３の実施例による方法の中間ステップにおける半導体ウェハの断面を略示しており、
図４は、本発明の第４の実施例による方法の中間ステップにおける半導体ウェハの断面を略示しており、
図５は、本発明の第５の実施例による方法の中間ステップにおける半導体ウェハの断面を略示しており、
図６Ａ〜６Ｆは、本発明の第６実施例による方法の中間ステップにおける半導体ウェハの断面を略示している。
図面において同じ要素また作用が同じ要素には同じ参照番号が付されている。図示の要素は縮尺通りであるとみなすべきではなく、むしろ理解し易くするために個々の要素は誇張して大きく示されている場合もある。
図１Ａには半導体ウェハ１が断面で略示されており、この半導体ウェハには、成長基板２と、この成長基板２にエピタキシ成長で被着された半導体層列３とが含まれている。半導体層列３は、例えば有機金属気相成長法（ＭＯＶＰＥ）を用いて成長基板２上に被着される。このエピタキシャル半導体層列３は有利には窒化物化合物半導体ベースである。
成長基板２は、有利には窒化物化合物半導体のエピタキシャル成長に適した基板であり、例えば、ＧａＮ基板、ＡｌＮ基板、ＳｉＣ基板またはサファイア基板とすることが可能である。
エピタキシャル半導体層列３には、少なくとも１つの機能半導体層５、例えばオプトエレクトロニクス構成素子のために設けられるビーム発光層またはビーム検出層が含まれている。
殊にこの機能半導体層５は、発光ダイオードまたは半導体レーザーの活性層として設けられる層とすることが可能である。ここではこの活性層を、例えばヘテロ構造、ダブルへテロ構造または量子井戸構造として構成することができる。ここでは量子井戸構造という言い方には、閉じ込め（コンファインメント）によって荷電キャリアのエネルギー状態が量子化されるあらゆる構造が含まれる。殊に量子井戸構造という言い方には、量子の次元についての規定は含まれない。したがって量子井戸構造には、例えば、量子箱、量子細線、量子点およびこれらの構造のあらゆる組み合わせが含まれるのである。
さらにエピタキシャル半導体層列３には、成長基板２と機能半導体層５との間に配置される分離層４が含まれている。
分離層４には、矢印６によって示したように機能半導体層５を通してイオンが打ち込まれる。打ち込まれるイオンは、例えば水素イオン、または択一的に例えばヘリウム、ネオン、クリプトン、キセノンなどの希ガスのイオンとすることができる。また相異なる原子のイオン、例えば水素イオンとヘリウムイオン、あるいは水素イオンとホウ素イオンなどを打ち込むことも可能である。こうすることの利点は、所要の打ち込み量を低減できることである。
図１Ｂに示したように引き続き半導体ウェハ１は、成長基板２とは反対側の表面が支持体基板８に接合される。支持体基板８は有利にははんだ付けまたはボンディングによって半導体層列１と接続される。例えば、支持体基板８は、半導体層列３のうちの１つの層に接合することができる。択一的には支持体基板８と接合する前にコンタクト層および／または反射を高める層９を半導体層列３に設けることができる。
支持体基板８は、例えば窒化物化合物半導体材料をベースにした成長基板２とは異なり、半導体層列３のエピタキシャル成長に適している必要はないので、支持体基板８については材料を選択する際に比較的大きな自由度が得られる。例えば、比較的コストが小さいおよび／または熱伝導度が良好であるという点で優れた支持体基板８を選択可能である。例えば支持体基板８を、Ｇｅ，ＧａＡｓ、例えばＭｏもしくはＡｕのような金属、金属合金、例えばＡｌＮのようなセラミックから形成することができる。
引き続き図１Ｂにおいて矢印Ｔで示したように温度処理を実行する。この温度処理により、分離層４に打ち込まれたイオンの拡散が発生する。この温度処理は、有利には３００℃〜１２００℃の範囲の温度で行われる。この温度処理によって分離層４において打ち込みイオンの拡散が発生することにより、分離層４にブリスタ７が形成される。これらのブリスタの大きさと数は、この温度処理の持続時間が長くなると共に増大する。
打ち込んだイオンの拡散によってブリスタ７が形成されることにより、最終的には図１Ｃに略示したように、半導体ウェハ１が、成長基板２を含む第１部分１ａと、機能半導体層５を含む第２部分１ｂとに分断される。
成長基板２から分離された半導体ウェハ１の部分１ｂは、殊にオプトエレクトロニクス構成素子、例えば発光ダイオードまたは半導体レーザーとするか、または後続処理してオプトエレクトロニクス構成素子にすることができる。さらにこの半導体ウェハの切り離された部分１ｂを、複数のオプトエレクトロニクス構成素子に分けることもできる。
半導体ウェハ１を２つの部分１ａ，１ｂに分断した後、成長基板２および／または半導体層列３の切り離された部分に残っている分離層４の残部を、エッチングまたは研磨プロセスによって平坦化または完全に除去することができる。
したがって例えばＧａＮ，ＡｌＮ，ＳｉＣまたはサファイアからなる高価な基板である成長基板２、別の半導体層列を成長させるために完全に再利用することができる。これによって、例えば、多数のオプトエレクトロニクス半導体に対するエピタキシャル半導体層列をただ１つの成長基板に作製することができる。これによって作製コストが有利にも低減されるのである。
図１Ｃに略示したように半導体ウェハ１を２つの部分１ａ，１ｂに分断するのを一層容易にするためには、分離層４に打ち込まれるイオンの深さプロフィールが、比較的小さい半値幅を有すると有利である。このために有利には分離層４の材料を選択して、この層が打ち込まれるイオンに対するストップ層になるようにする。このために有利には分離層４に、ガリウムよりも大きな原子番号を有する少なくとも１つの元素が含まれる。例えば、分離層４は、インジウムを含有する窒素化合物半導体層とすることが可能である。イオン打ち込みの際、イオンは、分離層４に含まれている原子番号の大きい元素の原子において比較的強く制動されるので、有利にも分離層４内で幅の狭い濃度プロフィールが形成される。打ち込まれるイオンに対するストップ層として機能する上記のような分離層４により、有利にも比較的高いイオンエネルギーで上記の機能半導体層５を通して分離層４にイオンを打ち込むことができる。ここではストップ層として作用する分離層４により、濃度プロフィールの広がりを低減することができるが、この広がりは分離層４がない場合には高いイオンエネルギーに起因して発生してしまうものである。イオン打ち込みの際に高いイオンエネルギーを使用するのは有利である。それは、この場合に半導体ウェハ１から切り離される半導体層列３があまり損傷されないからである。例えば、チャネリング（Ｇｉｔｔｅｒｆｕｅｈｒｕｎｇ）を利用して、打ち込んだイオンを半導体層列に深く進入させることができる。
半導体ウェハ１の分断は、分離層４を目標破壊個所として構成することによって一層容易にすることができる。このことは、分離層４が例えばその構造に起因してまたは機械的な圧力に起因して、比較的わずかなコストで分断できるまたは隣接する層から切り離せることであると理解すべきである。例えば分離層４は、引張応力の加わった層とすることができる。このことが意味するのは、分離層４が、隣接する少なくとも１つの半導体層または成長基板２よりも小さい格子定数を有することである。
例えば、上記の引張応力の加わった分離層は、アルミニウムを含む窒化物化合物半導体層とすることが可能である。ここで上記の引張応力の加わった層におけるアルミニウムの割合は有利には、分離層４に隣接する少なくとも１つの半導体層における割合および／または成長基板２における割合よりも大きい。さらに窒化物化合物半導体ベースの分離層４の引張応力は、ガリウムによりも原子番号の小さい原子で分離層４をドーピングすることによって、例えばシリコンでドーピングすることによって得ることができる。
図２に略示した、本発明による方法の１実施例における中間ステップでは、分離層４は横方向エピタキシャル成長（ＥＬＯＧ）によって作製される層である。ＥＬＯＧ層を作製するため、マスク層１０が構造化されて成長基板２に被着されるか、または分離層４が成長基板２に直接被着されない場合にはこのマスク層は、成長方向に見て分離層４の下側に配置される半導体層に被着される。マスク層１０は、例えば窒化ケイ素層または酸化ケイ素層とすることができる。
ＥＬＯＧ層として作製される分離層４により、半導体ウェハ１の分断が容易になる。それは、横方向に成長するマスク層１０の領域において分離層４の半導体材料の接着力は比較的小さいからである。したがって半導体ウェハ１は、分離層４側を向いたマスク層１０の表面に沿って延在している平面において、比較的わずかなコストで分断可能である。
またＥＬＯＧマスク層１０の代わりにインサイチュＳｉＮ層を使用し、横方向の成長によって分離層を成長させることも可能である。インサイチュＳｉＮ層は、つぎのような薄い層として被着される。すなわち、この層はまだ連続した層に一体化されて成長されておらず、ひいては成長基板を完全には覆っていない層として被着されるのである。これによってこのインサイチュＳｉＮ層は、マスク層として機能するのである。
別の有利な実施例では、図３に略示したように拡散バリア層１１が、半導体層列３の成長方向に見て分離層４の上に配置されている。拡散バリア層１１は有利にはドーピングされていないまたはｎドーピングされた窒化物化合物半導体層であり、例えばＺｎがドーピングされたＧａＮ層またはＳｉがドーピングされたｎ形ＧａＮ層である。殊に拡散バリア層１１はｐドーピングされていない。
拡散バリア層１１によって有利にも低減されるのは、分離層４に打ち込まれたイオンが、その上にある半導体層に、例えば機能半導体層５に拡散することである。打ち込んだイオンの濃度Ｄについての略示した深さプロフィールは、これにより、上に向かって幅が狭くなる。拡散イオンによる機能半導体層５の損傷はこのようにして予防される。
図４に示した実施例では、図３に示した実施例とは異なり、分離層４の上方ではなくてその下方に拡散バリア層１２が配置されている。成長方向に見て分離層４の下側に配置されている拡散バリア層１２により、打込まれたイオンの成長基板２への拡散が有利にも低減され、また打ち込まれたイオンの濃度Ｄの略示した深さプロフィールは、成長基板２に向かって幅が狭くなる。
殊に有利には図５に示したように、分離層４の下側にも上側にも共に拡散バリア層１１、１２が配置される。この場合、打込まれたイオンの濃度Ｄの深さプロフィールは有利にも、隣接する層および成長基板２へのイオンの拡散が低減されることにより、分離層４の両側で幅が狭くなっている。当然のことながら、図３〜５に基づいて説明した分離層４の上側および／または下側における拡散バリアの使用は、図１および２に関連した説明した分離層４の有利な構成と組み合わせることができる
以下では図６Ａ〜６Ｆに略示した中間ステップに基づいて本発明の別の有利な実施形態を説明する。
以下では図６Ａ〜６Ｆに略示した中間ステップに基づいて本発明の別の有利な実施形態を説明する。
図６Ａに示した半導体ウェハ１には、成長基板２にエピタキシ成長させた半導体層列３が含まれており、この半導体層列は、上下に配置された３つの部分層列３ａ，３ｂ，３ｃからなる。半導体層列３は、３つの部分層列の代わりに、任意の個数の上下に配置される部分層列を有することが可能である。部分層列３ａ，３ｂ，３ｃの各層列には、部分層４ａ，４ｂ，４ｃと、それぞれ成長方向にみて分離層に続く少なくとも１つの機能半導体層５ａ，５ｂ，５ｃとが含まれている。
図６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｅおよび６Ｆに略示したように、部分層列３ａ，３ｂ，３ｃは、イオン打ち込みと、これに続く各分離層４ａ，４ｂ，４ｃに沿った半導体ウェハの分断とを繰り返すことによって順次に半導体ウェハ１から切り離される。
ここでイオン打ち込みはそれぞれ、半導体ウェハ１にまだ存在している部分層のうち最も上側の部分層に行われる。例えば図６Ａでは、部分層列３ｃに含まれておりかつ初期状態で最も上にある部分層４ｃへのイオン打ち込みが示されている。図６Ｂには最も上の分離層４ｃに沿った半導体ウェハの分断が示されている。切り離しの方法ステップの前、半導体層列３は、成長基板２とは反対側の面が支持体基板８ｃに接合されている。切り離しのステップの後、部分層列３ｂ側および／または切り離された部分層列３ｃの支持基板８ｃとは反対の側に残っている切断された分離層４ｃの残部は、有利にはエッチングまたは研磨プロセスによって平坦化または除去される。
引き続いてイオン打ち込みおよび切り離しのステップが部分層列の数に相応して繰り返される。例えば、図６Ｃには分離層４ｂへのイオン打ち込みのステップが示されており、図６Ｂに示した上側の部分層列３ｃを切り離した後、この分離層４ｂが最も上の分離である。
図６Ｄには分離層４ｂに沿った半導体ウェハの分断が示されており、ここでは部分層列３ｂは、支持体基板８ｂに転用される。
イオン打ち込みおよび部分層列４ａに沿った半導体ウェハの分断を図６Ｅおよび６Ｆに示したようにさらに繰り返すことによって、部分層列３ａも支持体基板８ａに転用される。複数の部分層列３ａ，３ｂ，３ｃをつぎつぎと切り離した後、場合によっては存在している部分層４ａの残部を成長基板２から取り除く。したがって有利にも成長基板２を改めて使用して、複数の部分層列３ａ，３ｂ，３ｃからなる半導体層列３を成長させることができるのである。
本発明は、実施例に基づく上記の説明に制限されるものではない。むしろ本発明にはあらゆる新たな特徴ならびに特徴のあらゆる組み合わせが含まれるのであり、これには殊に特許請求の範囲に記載した特徴のあらゆる組み合わせが含まれる。またこのことは上記の特徴または上記の組み合わせそのものが特許請求の範囲あるいは実施例に明示的には記載されていない場合であってもあてはまるものである。
Claims (23)
- 成長基板（２）および半導体層列（３）を含む半導体ウェハ（１）を横方向に分断する方法において、
該方法は、
− 成長基板（２）を準備するステップと、
− 当該の成長基板（２）に半導体層列（３）をエピタキシ成長させるステップとを有しており、ここで半導体層列（３）には、分離層（４）として設けられた層と、成長方向に見て当該の分離層（４）に続く少なくとも１つの機能半導体層（５）とが含まれており、
上記の方法にはさらに、
− 当該の機能半導体層（５）を通して前記の分離層（４）にイオンを打ち込むステップと、
− 前記の半導体ウェハ（１）を分断するステップとを有しており、
前記の成長基板（２）を含む半導体ウェハ（１）の部分（１ａ）を前記の分離層（４）に沿って切り離すことを特徴する、
半導体ウェハ（１）を横方向に分断する方法。 - 前記の分断を温度処理によって行う、
請求項１に記載の方法。 - 前記の温度処理を３００℃〜１２００℃の範囲の温度の下で行う、
請求項１または２に記載の方法。 - 前記の成長基板（２）は、ＧａＮ基板またはＡｌＮ基板である、
請求項１から３までのいずれか１項に記載の方法。 - 前記の半導体層列（３）は、窒化物化合物半導体材料ベースである、
請求項１から４いずれか１項に記載の方法。 - 前記のイオン打込みでは、水素イオン、ヘリウムイオン、水素イオンとヘリウムイオン、または水素イオンとホウ素イオンを打ち込む、
請求項１から５までのいずれか１項に記載の方法。 - 前記のイオン打ち込みの後、半導体層列（３）の熱的なアニーリングを行う、
請求項１から６までのいずれか１項に記載の方法。 - 前記分離層（４）は、ガリウムよりも原子番号が大きい少なくとも１つの元素を有する、
請求項１から７までのいずれか１項に記載の方法。 - 前記の分離層（４）にはインジウムが含まれている、
請求項８に記載の方法。 - 前記の半導体層列（３）には、打ち込まれたイオンに対する少なくとも１つの拡散バリア層（１０，１１）が含まれており、
該拡散バリア層は、分離層（４）に隣接する、
請求項１から９までのいずれか１項に記載の方法。 - 前記の拡散バリア層（１０，１１）は、Ｚｎ，ＦｅまたはＳｉがドーピングされた窒化物化合物半導体である、
請求項１０に記載の方法。 - 前記の半導体層列（３）は、分離層（４）の両側にイオン打込み用の拡散バリア層（１０，１１）を含んでいる、
請求項１０または１１に記載の方法。 - 前記の分離層（４）は、引張応力が加えられた層である、
請求項１から１２までのいずれか１項に記載の方法。 - 前記の引張応力の加わった分離層（４）は、アルミニウムを含む窒化物化合物半導体である、
請求項１３に記載の方法。 - 前記の引張応力の加わった分離層（４）は、Ｓｉがドーピングされた窒化物化合物半導体である、
請求項１３または１４に記載の方法。 - 前記分離層（４）は、横方向のエピタキシャル成長（ＥＬＯＧ）によって作製される半導体層である、
請求項１から１５までのいずれか１項に記載の方法。 - 前記分離層（４）は、半導体材料から形成されており、
当該半導体材料では、前記の打込まれたイオンが、当該分離層（４）に隣接している層よりも大きな拡散係数を有する、
請求項１から１６までのいずれか１項に記載の方法。 - 前記分離層（４）は、ｐ形ドーピングされた窒化物化合物半導体層である、
請求項１７に記載の方法。 - 前記の半導体ウェハ（１）は分断の前、成長基板（２）とは反対側の表面が支持体基板（８）に接合される、
請求項１から１８までのいずれか１項に記載の方法。 - 前記機能半導体層（５）は、ビーム発光層またはビーム検出層である、
請求項１から１９までのいずれか１項に記載の方法。 - 前記機能半導体層（５）は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮを有しており、
ただし０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１である、
請求項１から２０までのいずれか１項に記載の方法。 - 前記の半導体層列（３）には、成長方向に見て前記分離層（４ａ）に続く別の複数の分離層（４ｂ，４ｃ）が含まれており、
前記の分離層（４ａ）へのイオン打ち込みのステップの前に以下のステップ、すなわち、ａ） 上側の分離層（４ｃ）にイオン打ち込みを行うステップを実行し、ここで当該の上側の分離層（４ｃ）は、別の分離層（４ｂ，４ｃ）のうちで成長基板（２）から最大の距離を有する分離層であり、
上記の方法ではさらに
ｂ） 当該の上側の分離層（４ｃ）に沿って半導体ウェハを分断するステップを実行し、
ｃ） 場合によってはステップａ）およびｂ）を繰り返すステップを実行し、ここで当該の繰り返しの回数は、前記の別の分離層（４ｂ，４ｃ）の数と等しい、
請求項１から２１までのいずれか１項に記載の方法。 - 機能半導体層（５）を有する半導体層列（３）を備えたオプトエレクトロニクス構成素子において、
当該半導体層列（３）が、請求項１から２２までのいずれか１項に記載の方法によって成長基板（２）から切り離されたことを特徴とする
オプトエレクトロニクス構成素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005041571 | 2005-09-01 | ||
| DE102005052358A DE102005052358A1 (de) | 2005-09-01 | 2005-11-02 | Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement |
| PCT/DE2006/001366 WO2007025497A1 (de) | 2005-09-01 | 2006-08-04 | Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009506969A true JP2009506969A (ja) | 2009-02-19 |
Family
ID=37075548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008528324A Pending JP2009506969A (ja) | 2005-09-01 | 2006-08-04 | 半導体ウェハの横方向に分断する方法およびオプトエレクトロニクス構成素子 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20090117711A1 (ja) |
| EP (1) | EP1920469B1 (ja) |
| JP (1) | JP2009506969A (ja) |
| KR (1) | KR101393777B1 (ja) |
| CN (1) | CN101253636B (ja) |
| DE (2) | DE102005052358A1 (ja) |
| TW (1) | TWI314755B (ja) |
| WO (1) | WO2007025497A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012124473A (ja) * | 2010-11-15 | 2012-06-28 | Ngk Insulators Ltd | 複合基板及び複合基板の製造方法 |
| JP2019206467A (ja) * | 2018-05-29 | 2019-12-05 | インダストリー−ユニバーシティーコオペレーション ファウンデーション ハンヤン ユニバーシティー | 複数のイオン注入を用いた窒化ガリウム基板の製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006007293B4 (de) * | 2006-01-31 | 2023-04-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper |
| DE102006061167A1 (de) | 2006-04-25 | 2007-12-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| TW200802544A (en) | 2006-04-25 | 2008-01-01 | Osram Opto Semiconductors Gmbh | Composite substrate and method for making the same |
| US7885306B2 (en) | 2006-06-30 | 2011-02-08 | Osram Opto Semiconductors Gmbh | Edge-emitting semiconductor laser chip |
| US20080303033A1 (en) * | 2007-06-05 | 2008-12-11 | Cree, Inc. | Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates |
| JP2009094144A (ja) * | 2007-10-04 | 2009-04-30 | Canon Inc | 発光素子の製造方法 |
| DE102008019268A1 (de) | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| JP2010180081A (ja) * | 2009-02-04 | 2010-08-19 | Sumitomo Electric Ind Ltd | ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法 |
| US8481411B2 (en) * | 2009-06-10 | 2013-07-09 | Seoul Opto Device Co., Ltd. | Method of manufacturing a semiconductor substrate having a cavity |
| US8860183B2 (en) | 2009-06-10 | 2014-10-14 | Seoul Viosys Co., Ltd. | Semiconductor substrate, semiconductor device, and manufacturing methods thereof |
| US20120309172A1 (en) * | 2011-05-31 | 2012-12-06 | Epowersoft, Inc. | Epitaxial Lift-Off and Wafer Reuse |
| DE102011113775B9 (de) * | 2011-09-19 | 2021-10-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines optoelektronischen Bauelements |
| CN102867893A (zh) * | 2012-09-17 | 2013-01-09 | 聚灿光电科技(苏州)有限公司 | 一种提高GaN衬底使用效率的方法 |
| JP6213046B2 (ja) | 2013-08-21 | 2017-10-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US9577045B2 (en) | 2014-08-04 | 2017-02-21 | Fairchild Semiconductor Corporation | Silicon carbide power bipolar devices with deep acceptor doping |
| US10304739B2 (en) * | 2015-01-16 | 2019-05-28 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate |
| US20200321242A1 (en) * | 2015-09-18 | 2020-10-08 | Bing Hu | Method of separating a film from a brittle material |
| CN110838463A (zh) * | 2018-08-17 | 2020-02-25 | 胡兵 | 一种半导体衬底、将衬底层与其上功能层分离的方法 |
| DE102016114949B4 (de) * | 2016-08-11 | 2023-08-24 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements |
| DE102018119634A1 (de) * | 2018-08-13 | 2020-02-13 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung eines halbleiterbauelements und werkstück |
| FR3109469B1 (fr) * | 2020-04-15 | 2022-04-29 | Centre Nat Rech Scient | Procédé de fabrication d’un dispositif émetteur de rayonnement |
| CN112382563A (zh) * | 2020-11-13 | 2021-02-19 | 济南晶正电子科技有限公司 | 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100839A2 (fr) * | 2002-05-28 | 2003-12-04 | Lumilog | Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat |
| JP2005145754A (ja) * | 2003-11-14 | 2005-06-09 | Hitachi Cable Ltd | 窒化物半導体基板及びその製造方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US6958093B2 (en) * | 1994-01-27 | 2005-10-25 | Cree, Inc. | Free-standing (Al, Ga, In)N and parting method for forming same |
| KR100399957B1 (ko) * | 1996-05-28 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| DE19640594B4 (de) * | 1996-10-01 | 2016-08-04 | Osram Gmbh | Bauelement |
| FR2758907B1 (fr) * | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| US5926726A (en) * | 1997-09-12 | 1999-07-20 | Sdl, Inc. | In-situ acceptor activation in group III-v nitride compound semiconductors |
| FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| EP0926709A3 (en) * | 1997-12-26 | 2000-08-30 | Canon Kabushiki Kaisha | Method of manufacturing an SOI structure |
| CA2246087A1 (en) * | 1998-08-28 | 2000-02-28 | Northern Telecom Limited | Method of cleaving a semiconductor wafer |
| FR2784795B1 (fr) * | 1998-10-16 | 2000-12-01 | Commissariat Energie Atomique | Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| DE19959182A1 (de) * | 1999-12-08 | 2001-06-28 | Max Planck Gesellschaft | Verfahren zum Herstellen eines optoelektronischen Bauelements |
| DE10051465A1 (de) * | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
| JP3729065B2 (ja) * | 2000-12-05 | 2005-12-21 | 日立電線株式会社 | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
| US20030064535A1 (en) * | 2001-09-28 | 2003-04-03 | Kub Francis J. | Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate |
| FR2834123B1 (fr) * | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| TW567618B (en) * | 2002-07-15 | 2003-12-21 | Epistar Corp | Light emitting diode with adhesive reflection layer and manufacturing method thereof |
| FR2842650B1 (fr) * | 2002-07-17 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique |
| FR2842648B1 (fr) * | 2002-07-18 | 2005-01-14 | Commissariat Energie Atomique | Procede de transfert d'une couche mince electriquement active |
| US7015117B2 (en) * | 2003-07-14 | 2006-03-21 | Allegis Technologies, Inc. | Methods of processing of gallium nitride |
| FR2859312B1 (fr) * | 2003-09-02 | 2006-02-17 | Soitec Silicon On Insulator | Scellement metallique multifonction |
| WO2005104192A2 (en) * | 2004-04-21 | 2005-11-03 | California Institute Of Technology | A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES |
| DE102004062290A1 (de) * | 2004-12-23 | 2006-07-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterchips |
| US7268051B2 (en) * | 2005-08-26 | 2007-09-11 | Corning Incorporated | Semiconductor on glass insulator with deposited barrier layer |
-
2005
- 2005-11-02 DE DE102005052358A patent/DE102005052358A1/de not_active Withdrawn
-
2006
- 2006-08-04 KR KR1020087007785A patent/KR101393777B1/ko not_active IP Right Cessation
- 2006-08-04 EP EP06775805A patent/EP1920469B1/de not_active Expired - Fee Related
- 2006-08-04 DE DE502006009404T patent/DE502006009404D1/de active Active
- 2006-08-04 WO PCT/DE2006/001366 patent/WO2007025497A1/de active Application Filing
- 2006-08-04 US US11/991,489 patent/US20090117711A1/en not_active Abandoned
- 2006-08-04 CN CN2006800315363A patent/CN101253636B/zh not_active Expired - Fee Related
- 2006-08-04 JP JP2008528324A patent/JP2009506969A/ja active Pending
- 2006-08-30 TW TW095131943A patent/TWI314755B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100839A2 (fr) * | 2002-05-28 | 2003-12-04 | Lumilog | Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat |
| JP2005145754A (ja) * | 2003-11-14 | 2005-06-09 | Hitachi Cable Ltd | 窒化物半導体基板及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012124473A (ja) * | 2010-11-15 | 2012-06-28 | Ngk Insulators Ltd | 複合基板及び複合基板の製造方法 |
| JP2019206467A (ja) * | 2018-05-29 | 2019-12-05 | インダストリー−ユニバーシティーコオペレーション ファウンデーション ハンヤン ユニバーシティー | 複数のイオン注入を用いた窒化ガリウム基板の製造方法 |
| CN110544623A (zh) * | 2018-05-29 | 2019-12-06 | 汉阳大学校产学协力团 | 利用多离子注入的氮化镓基板的制造方法 |
| US10510532B1 (en) | 2018-05-29 | 2019-12-17 | Industry-University Cooperation Foundation Hanyang University | Method for manufacturing gallium nitride substrate using the multi ion implantation |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1920469A1 (de) | 2008-05-14 |
| CN101253636A (zh) | 2008-08-27 |
| DE102005052358A1 (de) | 2007-03-15 |
| US20090117711A1 (en) | 2009-05-07 |
| DE502006009404D1 (de) | 2011-06-09 |
| CN101253636B (zh) | 2011-09-07 |
| KR20080040795A (ko) | 2008-05-08 |
| WO2007025497A1 (de) | 2007-03-08 |
| TW200715380A (en) | 2007-04-16 |
| KR101393777B1 (ko) | 2014-05-12 |
| EP1920469B1 (de) | 2011-04-27 |
| TWI314755B (en) | 2009-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009506969A (ja) | 半導体ウェハの横方向に分断する方法およびオプトエレクトロニクス構成素子 | |
| JP5074396B2 (ja) | 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子 | |
| US8013320B2 (en) | Nitride semiconductor device and method for fabricating the same | |
| KR101963755B1 (ko) | 광전자 질화물-화합물 반도체 컴포넌트를 제조하기 위한 방법 | |
| US20100314605A1 (en) | Vertical deep ultraviolet light emitting diodes | |
| KR20110030542A (ko) | 광전 소자 제조 방법 및 광전 소자 | |
| JP2007524224A (ja) | 半導体チップの製造方法 | |
| JP2007067418A (ja) | 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス | |
| JP2007538408A (ja) | 第３族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス | |
| KR20140021715A (ko) | 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자 | |
| JP2008010766A (ja) | ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法 | |
| KR20130140048A (ko) | 향상된 추출 효율을 가진 발광 디바이스 | |
| KR20130122636A (ko) | 복합 기판을 형성하는 방법 | |
| US8772800B2 (en) | Semiconductor light-emitting device | |
| TWI381557B (zh) | 發光二極體裝置及其製造方法 | |
| KR100972852B1 (ko) | 3족 질화물 반도체 발광소자 및 그 제조방법 | |
| JP2007042944A (ja) | 窒化物半導体素子の製法 | |
| KR20150015760A (ko) | 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법 | |
| KR101098589B1 (ko) | 3족 질화물 반도체 발광소자 | |
| KR100585914B1 (ko) | 질화물계 발광소자의 제조 방법 | |
| KR101008286B1 (ko) | 3족 질화물 반도체 발광소자 | |
| TWI250666B (en) | Method to produce a radiation-emitting semiconductor-chip and said produced semiconductor-chip | |
| KR20020030368A (ko) | 화합물 반도체 디바이스 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090515 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120530 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120827 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120903 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121030 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130527 |