TWI314755B - Process for lateral disjointing of a semiconductor wafer and opto-electronic element - Google Patents

Process for lateral disjointing of a semiconductor wafer and opto-electronic element Download PDF

Info

Publication number
TWI314755B
TWI314755B TW095131943A TW95131943A TWI314755B TW I314755 B TWI314755 B TW I314755B TW 095131943 A TW095131943 A TW 095131943A TW 95131943 A TW95131943 A TW 95131943A TW I314755 B TWI314755 B TW I314755B
Authority
TW
Taiwan
Prior art keywords
layer
separation
semiconductor
separation layer
semiconductor layer
Prior art date
Application number
TW095131943A
Other languages
English (en)
Other versions
TW200715380A (en
Inventor
Volker Haerle
Christoph Eichler
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW200715380A publication Critical patent/TW200715380A/zh
Application granted granted Critical
Publication of TWI314755B publication Critical patent/TWI314755B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

1314755 辦Η月分日修(更)正替換頁 九、發明說明： 【發明所屬之技術領域】 本專利權申請係主張德國專利權申請1 0 2005 052 358.7 及 10 2005 041 571.7 的優先權。 本發明係一種半導體晶圓之側面分離方法（尤其是 一種從側面將光電半導體晶圓的生長基材與半導體晶 圓分離的方法），以及一種光電元件。 【先前技術】 在製作光電元件（例如發光二極體或半導體雷射） 時，經常需要事後將光電元件之半導體層系統的外延生 長所使用的生長基材從半導體晶圓中分離出來。 例如所謂的薄膜技術是首先以外延方式在一個生 長基材上生長出光電元件的半導體層系統，接著將一層 載體設置在半導體層系統面向生長基材的那個表面 上’最後再將生長基材分離出來。這種方種的優點是可 以在新的載體上留下一個相對而言較薄的外延層系 統，光電元件發出的輻射可以很有效率的從這個很薄的 外延層系統被輸出，尤其是在外延系統及新的載體之間 設有一個反射層或反射作用提高層的情況下更是有利 用於其輸出。另外一個優點是被分離出來的生長基材還 可以重複使用’這個優點對於以昂貴的材料（利如藍寶 石、S】C、GaN、或是Α1Ν)製成的生長基材而言尤爲重 要。 半導體晶圓之側面分離方法在其他專利中已有被 1314755 提及，例如美國專利US 5 374 564。 此外，美國專利US 6 8 1 5 309提出一種從側面分離 半導體晶圓的方法，這種方法是將外延基材的一個薄層 移到另外一個造價較低的基材上，以便利用這種方式產 生一個適宜外延過程的準基材。這個外延基材會隨著設 置在新的載體基材上的薄層一再被分離而逐漸被耗 盡。使用這種方法的一個風險是設置在新的載體上的外 延基材的薄層可能會因爲先前經由要分離的基材薄層 進行的離子注入而受損。在準基材上生長外延層的過程 中，這可能會對外延層的結晶回質造成不良的影響6 C.H. Yun，N.W. Cheung 在其所著的” Thermal and Mechanical Seperation of Silicon Layers from Hydrogen Pattern-Implanted Wafers”（以熱處理及機械方法將矽 材料層從氫模型注入晶圓中分離出來），Journ. of Electronic Materials, Vol. 30，Nr. 8，200 1, 960-964 頁， 提出一種以熱處理或機械方法將一個矽層從矽晶圓中 分離出來的方法。 【發明內容】 本發明的目的是是要提出一種改良的將生長基材 從半導體晶圓中分離出來的方法，以及一種具有一個在 生長基材上生長的出的半導體層系統的光電元件，而且 這種方法要能夠降低生長基材因爲在半導體層的外延 生長之前進行的離子注入而受損的可能性。此外，最好 是能夠毫無殘留的將生長基材從半導體晶圓上分離出 -6- 1314755 來，以便能夠完整的被重複使用。 採用具有本發明之申請專利範圍第1項之特徵的 方法及具有本發明之申請專利範圍第23項之特徵的光 電元件即可達到上述目的。本發明之申請專利範圍的附 屬申請項目的內容爲本發明的各種有利的實施方式及 進一步的改良方式。 本發明提出的從側面將半導體晶圓分離的方法首 先要製作一個生長基材，然後在這個生長基材上以外延 方式生長出一個半導體層系統，這個半導體層系統包括 一個作爲分離層的薄層，以及至少一個在生長方向上位 於分離層之後的功能性半導體層。接著使離子穿過功能 性半導體層注入分離層，並沿著分離層將半導體晶圓分 離，其目的是將半導體晶圓中含有生長基材的部分分離 出來。 由於離子並非注入生長基材，而是注入包含在外延 生長的半導體層系統內的分離層，因此在分離半導體晶 圓時會沿著分離層將半導體晶圓中含有整個生長基材 的部分分離出來。半導體晶圓會沿著一個在分離層所在 平面上的側向方向被分離。在分離半導體晶圓時最好是 不要將生長基材切開，以便可以重複使用整個完整無缺 的生長基材。尤其是可以在生長基材上多次形成半導體 層系統，然後再將生長基材分離出來，而不會使生長基 材被逐漸消耗掉。這的優點對於以昂貴材料製成的生長 基材尤爲重要，例如GaN基材、A1N基材、藍寶石基材、 1314755 或是SiC基材。 价抑月％日修(更)正替換頁 最好是以熱處理的方式來進行半導體晶圓的分離 工作，熱處理的溫度範圔應在3 0 〇 °C至1 2 0 0 °C之間’而 且最好是在300°C至9001：之間。進行熱處理時，注入 的離子會在分離層內擴散，並產生小氣泡。小氣泡在分 離層內的擴散最後會導致半導體晶圓分離成含有生長 基材的第一個部分及含有功能性半導體層的第二個部 分。利用這種方式可以將半導體晶圓中含有生長基材的 部分分離出來。 在進行熱處理可以利用提高環境溫度的方式將分 離層加熱，也可以利用由電磁輻射（例如雷射或微波）以 局部加熱的方式將分離層加熱。 另外一種可行的方式是沿著離子注入區以機械方 式分離半導體晶圓，例如利用輔助載體將半導體晶圓彼 此相向而立的表面連結在一起，並對輔助載體施以一個 轉矩，以便沿著分離層將半導體晶圓分離。 在按照分半導體晶圓的步驟將生長基材從半導體 晶圓中分離出來後，生長基材可以含有一部分被分離出 來的分離層。這個在分離後爲生長基材所含有的一部分 的分離層最好在事後能夠從生長基材上被去除，例如利 用腐蝕或硏磨的方式將這個部分去除，以便將生長基材 整理成適於外延生長新的半導體層系統的狀態。 半導體層系統最好是一種以氮化合物半導體材料 爲基礎的半導體層系統。所謂的”以氮化合物半導體材 1314755 料爲基礎”是指被冠以此稱呼的元件或元件的— 最好是含有InxAUGarwN，其中0< X $卜〇彡y S 1 S 1。當然這種材料的成份並非一定要完全符合這 學式，例如這種材料還可以含有一種或數種摻雜物 及其他不會對這種材料的物理性質造成明顯影響 份。爲了簡化起見，上面的化學式僅顯示晶格的主 份（Al，Ga，In，N)，即使這些成份可以被其他少 成份部分取代。 最好是以氫離子穿過功能性半導體層注入 層。另外一種可行的方式是使用惰性氣體（例如氦、 氪、或是氙）的離子。 另外一種可行的方式是是不同原子的離子進 子注入的步驟，例如氫離子及氦離子，或是氫離子 離子。這樣做的好處是可以減少所需的離子注入接 以熱處理方式將含有生長層的半導體晶圓的 分離時，最好的熱處理溫度範圍是300°C至900°C i 注入的離子會因爲熱處理而在分離層內擴散，並產 氣泡。 離子注入的步驟結束後，接著最好是對半導體 統進行熱復原，以避免出現半導體層系統因離子注 可能造成的損壞。熱復原不一定要在離子注入步驟 後立刻進行，而是也可以在半導體晶圓被分離後 行，例如在溫度低於熱復原所需的溫度時就已經形 以導致半導體晶圓被分離的小氣泡的情狀下，就可 部分 ，x + y 個化 ，以 的成 要成 量的 分離 氖、 行離 及硼 I雜。 部分 :間。 生小 層系 入而 結束 再進 成足 以在 -9- 1314755 半導體晶圓被分離後再進行熱復原。 分離層最好含有至少一種核電荷數大於鎵的核電 荷數的元素’例如銦。這荷電荷數大於鎵的核電荷數的 元素可以作爲摻雜到分離層內的物摻物，或是作爲分離 層的半導體材料的成份。分離層最好是一種InGaN層。 分離層內含有核電荷數較高的元素的優點是可以使離 子注入步驟滲入分離層內的離子減速，以阻止離子進一 步滲入分離層內。在這種情況下，分離層對注入的離子 的作用就如同一個阻擋層。 如果是以帶有高能量的離子進行離子注入，則分離 層的這種種阻擋作用尤爲重要，因爲這種作用有助於降 低高能量的離子對功能性半導體層造成損害的風險。實 際經驗指出，分離層的這種阻擋作用可以有效防止在離 子注入時因提高離子的能量而造成功能性半導體層受 損。提高離子的能量通常會導致被注入的離子在重直於 分離層所在平面的方向上形成一個較寬及較平坦的濃 度輪廓，這種濃度輪廓可能會對半導體晶圓的分離造成 不利的影響。注入離子的濃度輪廓的整個半値寬度大約 爲 2 0 0 n m。 由於分離層至少含有一種核電荷數大於鎵的核電 荷數的元素，因此可以使具有'相對而言"較局能量的注入 離子在分離層內形成一個寬度相@而围較的濃度輪 廓，這種作用有助於使半導體晶圓的分離變得更爲容 易。 -10- 1314755 本發明的另外一種有利的實施方書是半導體層系 統至少含有一個與分離層相鄰的對注入離子有阻擋作 用的擴散阻擋層。注入離子在這個擴散阻擋層內的擴散 係數小於在分離層內的擴散係數。從半導體層係統的生 長方向看過去，擴散阻擋層可以是位於分離層的上方及 /或下方。 擴散阻擋層最好含有一種摻雜Zn、Fe、或是Si的 氮化合物半導體材料，且而摻雜型式最好不要是P型摻 雜。經驗顯示，氫在摻雜Zn的高歐姆的GaN或摻雜Si 的η型摻雜GaN中的擴散係數會大於在摻雜Mg的p型 摻雜GaN中的擴散係數。 特別是從半導體層系統的生長方向看過去位於分 離層上方的擴散阻擋層能夠有效阻擋注入離子擴散到 功能性半導體層內。若不對注入離子加以阻擋，擴散到 功能性半導體層內的注入離子可能會對功能性半導體 層的品賛造成不良影響。 本發明的一種特別有利的實施方式是在分離層的 兩邊，也就是分離層的上方及下方（從半導體層系統的 生長方向看過去），各設置一個擴散阻擋層。擴散阻擋 層可以阻擋注入離子在垂直於分離層所在平面的方向 上擴散。利用這種方式可以有效阻止注入離子的濃度輪 廓在垂直於分離層所在平面的方向上擴散。 在本發明的另外一種有利的實施方式中，分離層是 一個被張拉得很緊的薄層。在這種情況下，分離層的晶 -11- 1314755 格常數小於至少一個與分離層相鄰的薄層的晶格常 數。在這種實施方式中’分離層受到一個拉力作用。這 個被張拉得很緊的分離層最好是一個含鋁的氮化合物 半導體層。一種張拉分離層的可行方式是在分離層的旁 邊另外設置一個氮化合物半導體層，而且這個氮化合物 半導體層的含鋁量小於分離層的含鋁量，或甚至是完全 不含鋁。例如可以在分離層的旁邊另外設置一個InGaN 層。另外一種形成被張拉得很緊的分離層的方法是將矽 摻雜到分離層中。將分離層拉緊的有助於使半導體晶圓 的分離變得更爲容易，這是因爲在這種下被張拉的分離 層與與其旁邊的具有較大的晶格常數的氮化合物半導 體層之間的臨界面的作用就如同一個事先設定的斷裂 處。 在本發明的另外一種有利的實施方式中，分離層是 一種以側面外延過度生長（ELOG: Epitaxial Layer Over Growth)的方式長出的半導體層。在這種情況下，分離 層並非直接被放置在生長基材上生長，也不是被放置在 已經設置在生長基材上的半導體層上生長，而是事先就 將分離層放置在位於生長基材上的一個掩膜層上，或是 放置在一個供分離層生長用的半導體層上。掩膜層最好 是一種氮化矽層或是一種二氧化矽層。分離層的外延生 長是在生長基材未被掩膜層覆蓋的區域上進行，然後從 側面方向過度生長到生長基材被掩膜層覆蓋的區域，或 是在被指定供分離層生長用的半導體層上進行。由於側 -12- #年今月;^日修(更)正替換頁 1314755 蟾-- ，· 向外延過度生長出來的分離層在側條過度生長的 層上的附著力相當低，因此在半導體晶圓的分過程 掩膜層與分離層之間的臨界面的作用就如同一個 " 設定的斷裂處。 本發明的另外一種有利的實施方式的特徵是 成分離層的半導體材料內的注入離子的擴散係數 在與分離層相鄰的薄層內的注入離子的擴散係數。 特徵的優點是可以提高注入離子在分離層內的擴 > 其是在一個與半導體晶圓所在平面平行的方向上 散）’這有助於小氣泡在分離層內的形成，因而使 體晶圓的分過程變得更容易。具有促進擴散作用的 層最好是一種P型摻雜的氮化合物半導體材料層， 一種摻雜M g的氮化合物半導體材料層。經驗顯示 在P型摻雜的GaN內的擴散係數大於在摻雜Zn的 姆的GaN層內或是在摻雜矽的n型摻雜的GaN層 擴散係數。 ® 載體基材可以是一種中間載體，而且會在製 下一個步驟被分離或分解。例如以一種玻璃基材作 間載體。最好是以一種以氧化矽製成且具有半導體 統的中間層將玻璃基材與前導體晶圓結合在一起。 種情況下，可以在下一個步驟中以氫氟酸（HF)將中 體及中間層分解掉。 功能性半導體層最好是—種輻射發射層或輻 測層。功能性半導體層可以是發光二極體或半導體 掩膜 中， 事先 在構 大於 這個 散（尤 的擴 半導 分離 例如 ，氫 高歐 內的 中的 爲中 層系 在追 間載 射偵 雷射 -13- 1314755 的活性層。功能性半導體層最好是能夠以化學式 IruAhGamN 來表示，其中 OS X S 1，0S y $ l，x + y $ 1。 ' 另外一種可行的方式是以一種磷化合物半導體或 一種砷化合物半導體作爲半導體層系統的主要成份。在 這種情況下，半導體層系統（尤其是功能性半導體層）最 好是B旨夠以化學式IrixAlyGai-x.yP或IiixAlyGai-»-yAs來表 示，其中 OSxSl，OSySl，x + y S 1。 在本發明的另外一種有利的實施方式中，半導體層 > 系統含有一個或數個其他的分離層，這些其他的分離層 都是沿著生長方向排列在第一個分離層後面。沿著生長 方向在每一個分離層的後面最好都接著一個功能性半 導體層。在這種情況下會在生長基材上形成一個由多個 子層系統構成的半導體層系統，而且每一個子層系統都 會被一個分離層將彼此隔開。 在這種情況下，下一個步驟是將離子注入位於最上 > 方的分離層，也就是距離生長基材最遠的分離層。接著 最好是將半導體層系統距離生長基材距離較遠的那個 面與一個載體基材結合在一起。接著以適當的方法（例 如熱處理）沿著位於最上方的分離層將半導體晶圓分 離。利用這種方式可以將設置在最上方的分離層上方的 子層系統從半導體晶圓中分離出來，並移到載體基材 上。重複進行以上的步驟（有幾個分離層就重複幾次）， 以便經由沿著分離層分離半導體晶圓的方式逐次將這 些子層系統從半導體晶圓中分離出來。 -14- t年+月 >日修(更)正替換頁 1314755 利用以上的方式可以將生長基材用來供多個帶有 功能性半導體層的子層系統在其上生長，而且這些功能 性半導體層在經過離子注入及下一個製程步驟後會一 個接一個從半導體晶圓中被分離出來’並被移到載體基 材上。 本發明的光電元件具有一個帶有功能性半導體層 的半導體層系統，這個半導體層系統經由以上描述的半 導體晶圓之側面分方法從生長基材上被分離出來。例如 這種光電元件可能是一種發光二極管或半導體雷射。 【實施方式】 以下以配合第1圖至第6圖及實施例對本發明的內 容與特徵做進一步的說明。 第1A圖顯示半導體晶圓（1)的一個斷面示意圖。半 導體晶圓（1)具有一個生長基材（2)及一個以外延方式設 置在生長基材（2)上的半導體層系統（3)。例如以有機金 屬氣相外延法（MOVPE)將半導體層系統（3)設置在生長 基材（2)上。 最好是選擇一種適於氮化合物半導體的外延生長 的基材作爲生長基材（2)，例如GaN基材、A1N基材、 S i C基材、或是藍寶石基材都是很好的生長基材。 外延的半導體層系統（3)至少含有一個功能性半導 體層（5)，例如一個供光電元件使用的輻射發射層或輻 射偵測層。 一種常見的功能性半導體層（5)是作爲發光二極體 -15- 1314755 或半導體雷射的活性層。例如可以將這種活性層製作成 異質結構、雙異質結構、或是量化罐形結構。所謂量化 ' 罐形結構是指載流子經由約束使其能量狀態被量化的 一種結構。量化罐形結構這個名稱本身並未說明量化的 尺寸。量化罐形結構包括量化槽、量化線、以及量化點， 以及這三者的任意組合方式。 此外’外延半導體層系統（3)還含有一個設置在生 長基材（2)及功能性半導體層（5)之間的分離層（4)。 > 如箭頭（6)所示，離子會穿過功能性半導體層（5)被 注入分離層（4)內。例如氫離子、惰性氣體（例如氦、氖、 氪、或是氙）的離子等均可作爲注入離子。也同時可以 注入不同原子的離子，例如氫離子及氦離子，或是氫離 子及硼離子。注入不同種類的離子的優點是所需的離子 注入劑量較低。 如第1B圖所示’接著半導體晶圓（1)面對生長基材 (2)的那一個面與載體基材（8)結合在一起。最好是以焊 接或鍵合的方式將載體基材（8)與半導體晶圓（1)結合在 一起。例如可以將載體基材（8)與半導體層系統（3)的一 個薄層結合在一起。另外一種可行的方式是在半導體層 系統（3)與載體基材（8)結合之前，先在半導體層系統（3) 上設置一個接觸層及/或反射加強層（9)。 和生長基材（2)不一樣的是，載體基材（8)的性質不 必適於半導體層系統（3)的外延生長，例如不必像半導 體層系統（3)—樣是以氮化合物半導體材料製成，因此 -16- 1314755 製作載體基材（8)的材料有更寬廣的選擇空間。一種特 別有利的方式是可以選擇使用製造成本較低及/或具有 良好的導熱性的載體基材（8)。例如可以使用以Ge、 GaAs、Mo、Au、金屬合金、陶瓷（例如A1N)爲材料製成 的載體基材（8)。 如第1B圖中的箭頭T所示，接著是進行熱處理， 目的是使被注入的離子擴散到分離層（4)內。熱處理的 溫度範圍應在300°C至120(TC之間。因熱處理而擴散到 分離層（4)內的注入離子會在分離層（4)內形成小氣泡 (7)，這些小氣泡（7)的大小和數量會隨著熱處理的時間 變長而增加。 如圖式1 C所示，因注入離子的擴散而形成的小氣 泡（7)會導致半導體晶圓（1)被分離成含有生長基材（2)的 第一個部分（la)及含有功能性半導體層（5)的第二個部 分（1b)。 與生長基材（2)分離的半導體晶圓（1)的第二個部分 (lb)可以是一個光電元件（例如發光二極體或雷射半導 體），或是可以被加工成一個光電元件。此外，從半導 體晶圓（1)上分離出來的第二個部分（lb)也可以被分解 成許多個光電元件。 在將半導體晶圓（1)分離成第一個部分（la)及第二 個部分（1 b)之後，可以利用腐蝕或硏磨的方式將殘留在 生長基材（2)及/或半導體層系統（3)的被分離的部分上 的分離層（4)的殘留物整平或是全部去除掉。 -17- 1314755 這樣就可以將由造價昂貴的材料（例如GaN、AIN、 SiC、或是藍寶石）製成的生長基材（2)完整的保留下來， 並重複作爲生長新的半導體層系統之用。利用這種方式 就可在在一個單一的生長基材上爲許多個光電元件生 長出所需的外延半導體層系統，這對於製造成本的降低 有很大的幫助。 爲了使第c圖顯示的將半導體晶圓（1)分離成第一 部分（la)及第蔀分（lb)的過程變得更爲容易，一項有利 的作法是使注入分離層（4)的離子的深度輪廓具有相對 而言較小的半値寬度。爲此最好是選擇一種能夠作爲注 入離子的阻擋層的材料來製作分離層（4)。爲了對注入 離子具有阻擋作用，分離層（4)最好是含有至少一種核 電荷數大於鎵的核電荷數的元素。例如分離層（4)可以 是一種含有銦的氮化合物半導體層。在進行離子注入 時，分離層（4)所含的具有較大的核電荷數的元素的原 子會對被注入的離子產生相當大的阻擋作用，因而在分 離層（4)內形成一個有利的狹窄的濃度輪廓。由於使用 這種對被注入的離子具有阻擋作用的分離層（4)，因此 在進行離子注入時，最好是以離子能量較大的離子穿過 功能性半導體層（5)注入分離層（4)內，在這種情況下， 由於分離層（4)具有阻擋離子的作用，因此離子能量較 大的離子的濃度輪廓不致於過於擴大。以離子能量較大 的離子進行離子注入的優點是對於要從半導體晶圓（1) 中分離出來的半導體層系統（3)的損害程度較輕。充分 -18- 1314755 利用通道效應（Channeling)即可達到使注入子深入半導 體層系統的效果。 ' 一種可以使半導體晶圓（1)的分離變得更容易的方 法是以分離層（4)作爲事先設定的斷裂處。例如，使分 離層（4)由於其結構或機械應力的關係而比半導體晶圓 的其他部位更容易被分離或是更容易與相鄰的薄層分 離。一種有利的方式是將分離層（4)製作成一種被張拉 得很緊的薄層。也就是說，分離層（4)的晶格常數至少 > 小於一個相鄰的半導體層或生長基材（2)的晶格常數。 一種有利的方式是被張拉得很緊的分離層是一個 含銘的氮化合物半導體層。被張拉得很緊的分離層的銘 含量最好是高於至少一個與分離層（4)相鄰的半導體層 的鋁含量及/或生長基材（2)的鋁含量。此外，將主要成 份爲氮化合物半導體材料的分離層（4)的拉緊的張拉應 力也可以是來自於在分離層（4)中摻雜一種原子序小於 鎵的原子，例如摻雜矽。 I 第2圖顯示半導體晶圓在本發明的另外一種實施 方式的中間步驟時的一個斷面示意圖。在這種實施方式 中，分離層（4)是一種以側面外延過度生長（ELOG)的方 式長出的半導體層。爲了生長出這個ELOG層，故將掩 膜層（10)設置在生長基材（2)上，但如果分離層（4)並非直 接設置在生長基材（2)上’則是將掩膜層（1〇)設置在一個 從生長方向看過去位於分離層（4)下方的半導體層上。 掩膜層（10)可以是一種氮化矽層或氧化矽層。 .··· .... Ί =¾¾. Ϊ -· -19- 1314755 由ELOG層構成的分離層（4)可以使半導體晶圓（1) 的分離製程變得更容易，這是因爲分離層（4)的半導體 材料在側向過度生長而形成的掩膜層（1 〇)上的附著力 相對而言較小的關係。因此就比較容易在一個沿著掩膜 層（10)面對分離層（4)的那個面延伸的平面上將半導體 晶圓（1)分離。 除了以EL0G掩膜層（10)構成分離層外，另外一種 可行的方式是以一個原位（in-S1U)SiN層作爲側向過度 生長分離層之用。所謂原位（in-situ)SiN層是指一種尙 未生長在一起成爲一個連續層的薄層，因此並未將生長 層整個覆蓋住。在這種情況下，原位（in-sitiOSiN層的 作用就如同一個掩膜層。 如第3圖顯示的本發明的另外一種有利的實施方 式是在半導體層系統（3)的生長方向上將一個擴散阻擋 層（11)設置在分離層（4)上方。擴散阻擋層（11)最好是一 個無摻雜的氮化合物半導體層，或是一個η型摻雜的氮 化合物半導體層，例如一個摻雜Ζη的GaN層，或是一 個摻雜Si的η型摻雜的GaN層。但無論如何，擴散阻 擋層（11)的摻雜方式絕對不能是一種p型摻雜。 擴散阻擋層（11)是用來阻擋注入分離層（4)內的離 子擴散到位於上方的半導體層內，尤其是用來阻擋離子 擴散到功能性半導體層（5)內。在這種情況下，第3圖 中的注入離子的濃度D的深度輪廓會向上逐漸變窄。利 用這種方式可以預防功能性半導體層因離子的擴散而 -20- 1314755 受損。 和第3圖顯示施方式不一樣的地方是，在第4圖 顯示的實施方式中，擴散阻擋層（12)是位於分離層（4) 的下方，而不是位於上方。在生長方向上位於分離層（4) 下方的擴散阻擋層（12)可以阻擋注入離子擴散到生長 基材內，因此注入離子的濃度D的深度輪廓會朝生長基 材（2)的方向逐漸變窄。 如第5圖示，一種特別有利的實施方在分離層（4) 的上方及下方各設置一個擴散阻擋層（11，12)。在這種 情況下，擴散阻擋層（1 1，12)可以從分離層（4)的上方及 上方阻擋注入離子向相鄰的半導體層及生長基材擴 散，因此注入離子在分離層（4)的上方及下方的濃度D 的深度輪廓都會逐漸變窄。當然，可以將如第3圖至第 5圖所示的在分離層（4)上方及/或下方設置擴散阻擋層 的方法及如第1圖及第2圖示的分離層（4)的有利的實施 方式合倂應用。 以下將依據第6 A圖至第6 F圖顯示的中間步驟說明 本發明的另外一種有利的實施方式。 第6A圖顯示的半導體晶圓（1)具有一個由3個重疊 在一起的子層系統（3a，3b，3c)構成的以外延方式在生 長基材（2)上生長出來的半導體層系統（3)。當然，半導 體層系統（3)並非一定是如第6A圖所示由3個子層系統 構成，而是可以是由任意數量的重疊在一起的子層系統 所構成。每一個子層系統（3a，3b，3c)分別具有一個分 -21- 1314755 離層（4a，4b，4c)，以及至少具有一個在生長方向上位 於分離層後面的功能性半導體層（5a，5b，5c)。 如第6A、6B、6C、6D、6E以及6F圖所示’這種 實施方式的特徵是重覆進行離子注入及接下來的分離 半導體晶圓的步驟，以便沿著分離層（4a，4b，4c)將子 層系統（3a，3b，3c) —個接一個的從半導體晶圓（1)中 分離。 每一次的離子注入都是針對仍留在半導體晶圓（1) 上的分離層中位於最上方的分離層進行。例如如第6A 圖所示是將離子注入位於最上方的分離層（4c)，也就是 設置在子層系統（3c)內的分離層（4c)。例如第6B圖所 示，在進行半導體晶圓的分離步驟之前，應先將半導體 層系統（3)與生長基材（2)距離較遠的那個面與一個載體 基材（8 c)結合在一起。在完成半導體晶圓的分離步驟 後，接著以腐蝕或硏磨的方式將被分離的分離層（4c)殘 留在子層系統（3b)及/或被分離的子層系統（3c)與載體 基材（8c)距離較遠的那個面上的殘留物整平或是全部去 除掉。 接著根據子層系統的數量重複進行離子注入及接 下來的分離半導體晶圓的步驟，也就是說有幾個子層系 統就重複進行幾次離子注入及接下來的分離半導體晶 圓的步驟。例如第6C圖顯示離子注入分離層（4b)的步 驟’從第6C圖可以看出，在第6B圖中位於最上方的子 層系統（3c)被分離後，分離層（4b)就成爲位於最上方的 -22- 1314755 分離層。 第6D圖顯示的步驟是沿著分離層（4b)將半導體晶 圓分離，在此步驟中子層系統（3 c)會被移到載體基材（8b) 上。 經由如第6E圖及第6F圖所示的再一次重複進行離 子注入及沿著分離層（4 a)將半導體晶圓分離的步驟就可 以將子層系統（3a)移到載體基材（8a)上。在依序將子層 系統（3a ’ 3b，3c)分離後，接著將分離層（4a)留在生長 > 基材（2)上的殘留物去除掉。這樣就可以將生長基材（2) 重複用來生長由子層系統（3a，3b，3c)構成的半導體層 系統（3)。 本發明的範圍並不限於以上所舉的實施方式。每一 種新的特徵及兩種以上的特徵的所有組合方式（尤其是 申請專利範圍中提及的特徵的所有組合方式）均屬於 本發明的範圍（即使這些特徵或特徵的組合方式未在本 說明書之說明部分或實施方式中被明確指出）。 【圖式簡單說明】 第ΙΑ，IB，1C圖：半導體晶圓在本發明的第一種 實施方式的中間步驟時的一個斷面示意圖。 第2圖：半導體晶圓在本發明的第二種實施方式的 中間步驟時的一個斷面示意圖。 第3圖：半導體晶圓在本發明的第三種實施方式的 中間步驟時的一個斷面示意圖。 第4圖：半導體晶圓在本發明的第四種實施方式的 -23- 1314755 中間步驟時的一個斷面示意圖。 第5圖：半導體晶圓在本發明的第五種實施方式的 中間步驟時的一個斷面示意圖。 第6圖：半導體晶圓在本發明的第六種實施方式的 中間步驟時的一個斷面示意圖。 相同或相同作用的元件在所有的圖式中均以相同 的元件符號標示。以上圖式中的元件並非按比例尺繪 製，有時爲了便於說明或理解而將某些元件繪製得特別 大。 【元件符號說明】 1 半 導 體 晶 圓 2 生 長 基 材 3 半 導 體 層 系 統 4 分 離 層 4a 分 離 層 4b 其 他 的 分 離 層 4 c 其 他 的 分 離 層 5 功 能 性 半 導 體層 6 則 頭 7 小 氣 泡 8 載 體 基 材 9 反 射 加 強 層 10 掩 膜 層 11 擴 散 阻 擋 層 1 2 擴 散 阻 擋 層 -24-

Claims (1)

  1. .1314755 '第 95131943 號 專利案 ^f·令月w曰修(更)正本 半導體晶圓及光電元件之側向分離製程 (2009年4月修正） 十、申請專利範圍： 1·—種從側面將含有一個生長基材（2)及一個半導體層系 統（3)的半導體晶圓（1)分離的方法，其特徵爲包括以下 的步驟： “準備一個生長基材（2); 一在生長基材（2)以外延生長的方式生長出一個半導體 層系統（3)，此半導體層系統（3)包括一個作爲分離層 (4)的薄層’以及至少一個在生長方向上位於分離層 (4)之後的功能性半導體層（5); --使離子穿過功能性半導體層（5)注入分離層（4); --將半導體晶圓（1)分離，也就是沿著分離層（4)將將半 導體晶圓（1)中含有生長基材（2)的部分（la)分離出 來。 2. 如申請專利範圍第1項的方法，其中，以熱處理方式進 行分離。 3. 如申請專利範圍第丨項或第2項的方法，其中，熱處理 的溫度範圍在3 0 0 °C至1 2 0 0 °C之間。 4. 如申請專利範圍第1項的方法，其中，生長基材（2)係一 種GaN基材或A1N基材。 5.如申請專利範圍第1項的方法，其中，半導體層系統（3) 係由一種氮化合物半導體材料爲基礎的半導體層系統。 1314755 6 ·如申請專利範圍第丨項的方法，其中，以氫離子、氦離 子、氫離子及氮離子、或是氫離子及硼離子作爲離子注 入用的離子。 7 ·如申請專利範圍第丨項的方法，其中，在離子注入步驟 結束後’對半導體層系統（3 )進行熱復原。 8 .如申請專利範圍第1項的方法，其中，分離層（4)至少含 有一種核電荷數大於鎵的核電荷數的元素。 9,如申請專利範圍第8項的方法，其中，分離層（4)含有銦。 10.如申請專利範圍第丨項的方法，其中，半導體層係統（3) 至少含有一個與分離層（4)相鄰的對注入離子有阻擋作 用的擴散阻擋層（1 1，1 2) » 1 1.如申請專利範圍第丨〇項的方法，其中，擴散阻擋層（丨1 , 1 2)係一種摻雜Zn、Fe、或是Si的氮化合物半導體材料 層。 12.如申請專利範圍第1〇項或第η項的方法，其中，半導 體層系統（3)在分離層（4)的兩邊均具有對注入離子具有 阻擋作用的擴散阻擋層（1 1，1 2)。 1 3 ·如申請專利範圍第1項的方法，其中，分離層（4)是一個 被張拉得很緊的薄層。 14.如申請專利範圍第13項的方法，其中，被拉緊的分離 層（4)是一種含鋁的氮化合物半導體層。 1 5 .如申請專利範圍第1 3項或第1 4項的方法，其中，被拉 緊的分離層（4)是一種摻雜矽的氮化合物半導體層。 16_如申請專利範圍第1項的方法，其中，分離層（4)是—種 -2- 1314755 以側面外延過度生長（el〇g)的方式長出的半導體層。 17.如申請專利範圍第1項的方法，其中，在構成分離層（4) 的半導體材料內的注入離子的擴散係數大於在與分離 層（4)相鄰的薄層內的注入離子的擴散係數。 1 8 .如申請專利範圍第1 7項的方法，其中，分離層（4)是一 種P型摻雜的氮化合物半導體層。 19.如申請專利範圍第1項的方法，其中，在被分離前，半 > 導體晶圓（1)距生長基材（2)較遠的那個表面與一個載體 基材（8)結合在一起。 2 0.如申請專利範圍第1項的方法，其中，功能性半導體層 (5)是一種輻射發射層或輻射偵測層。 21 ·如申請專利範圍第1項的方法，其中，功能性半導體層 (5)的化學式爲InxAhGamN，其中0 S X S 1，0 S y S卜 x+y S 1 。 22.如申請專利範圍第1項的方法，其中，半導體層系統（3) 含有若干個其他的分離層（4b，4c)，這些其他的分離層 > (4b，4c)都是沿著生長方向排列在分離層（4a)後面，而且 是在將離子注入分離層（4 a)之前先完成以下的步驟： a) 將離子注入位於最上方的分離層（4c)，所謂位於最上方 的分離層（4c)就是這些其他的分離層（4b，4c)中距離生 長基材（2)最遠的分離層； b) 沿著位於最上方的分離層（4c)將半導體晶圚分離； c) 重複步驟a)及步驟b)，重複的次數和其他的分離層 (4b，4c)的數量一致。 1314755 . 23.—種光電元件，具有一個帶有功能性半導體層（5)的半導 體層系統（3)，這個半導體層系統（3)經由如申請專利範圍 第1項至第22項中任一項的方法從生長基材（2)上被分 ' 離出來。
    1314755 _ %年本月2c?日修.(更)正替換頁 七、指定代表圖：L---- (一） 本案指定代表圖為：第1A 圖。 (二） 本代表圖之元件符號簡單說明： 1 半導體晶圓 2 生長基材 3 半導體層系統 4 分離層 5 功能性半導體層 > 6 箭頭 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 〇
    -4-
TW095131943A 2005-09-01 2006-08-30 Process for lateral disjointing of a semiconductor wafer and opto-electronic element TWI314755B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005041571 2005-09-01
DE102005052358A DE102005052358A1 (de) 2005-09-01 2005-11-02 Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement

Publications (2)

Publication Number Publication Date
TW200715380A TW200715380A (en) 2007-04-16
TWI314755B true TWI314755B (en) 2009-09-11

Family

ID=37075548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095131943A TWI314755B (en) 2005-09-01 2006-08-30 Process for lateral disjointing of a semiconductor wafer and opto-electronic element

Country Status (8)

Country Link
US (1) US20090117711A1 (zh)
EP (1) EP1920469B1 (zh)
JP (1) JP2009506969A (zh)
KR (1) KR101393777B1 (zh)
CN (1) CN101253636B (zh)
DE (2) DE102005052358A1 (zh)
TW (1) TWI314755B (zh)
WO (1) WO2007025497A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
DE102006061167A1 (de) 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
TW200802544A (en) 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
US7885306B2 (en) 2006-06-30 2011-02-08 Osram Opto Semiconductors Gmbh Edge-emitting semiconductor laser chip
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
DE102008019268A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP2010180081A (ja) * 2009-02-04 2010-08-19 Sumitomo Electric Ind Ltd ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
DE102011113775B9 (de) * 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
CN102867893A (zh) * 2012-09-17 2013-01-09 聚灿光电科技(苏州)有限公司 一种提高GaN衬底使用效率的方法
JP6213046B2 (ja) 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
US9577045B2 (en) 2014-08-04 2017-02-21 Fairchild Semiconductor Corporation Silicon carbide power bipolar devices with deep acceptor doping
US10304739B2 (en) * 2015-01-16 2019-05-28 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate
US20200321242A1 (en) * 2015-09-18 2020-10-08 Bing Hu Method of separating a film from a brittle material
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
DE102016114949B4 (de) * 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
DE102018119634A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements und werkstück
FR3109469B1 (fr) * 2020-04-15 2022-04-29 Centre Nat Rech Scient Procédé de fabrication d’un dispositif émetteur de rayonnement
CN112382563A (zh) * 2020-11-13 2021-02-19 济南晶正电子科技有限公司 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
KR100399957B1 (ko) * 1996-05-28 2003-12-24 주식회사 하이닉스반도체 반도체소자의제조방법
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
CA2246087A1 (en) * 1998-08-28 2000-02-28 Northern Telecom Limited Method of cleaving a semiconductor wafer
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP3729065B2 (ja) * 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
TW567618B (en) * 2002-07-15 2003-12-21 Epistar Corp Light emitting diode with adhesive reflection layer and manufacturing method thereof
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
US7015117B2 (en) * 2003-07-14 2006-03-21 Allegis Technologies, Inc. Methods of processing of gallium nitride
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
JP4340866B2 (ja) * 2003-11-14 2009-10-07 日立電線株式会社 窒化物半導体基板及びその製造方法
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer

Also Published As

Publication number Publication date
EP1920469A1 (de) 2008-05-14
JP2009506969A (ja) 2009-02-19
CN101253636A (zh) 2008-08-27
DE102005052358A1 (de) 2007-03-15
US20090117711A1 (en) 2009-05-07
DE502006009404D1 (de) 2011-06-09
CN101253636B (zh) 2011-09-07
KR20080040795A (ko) 2008-05-08
WO2007025497A1 (de) 2007-03-08
TW200715380A (en) 2007-04-16
KR101393777B1 (ko) 2014-05-12
EP1920469B1 (de) 2011-04-27

Similar Documents

Publication Publication Date Title
TWI314755B (en) Process for lateral disjointing of a semiconductor wafer and opto-electronic element
US7943484B2 (en) Method for laterally cutting through a semiconductor wafer and optoelectronic component
US9299880B2 (en) Pseudomorphic electronic and optoelectronic devices having planar contacts
TWI244223B (en) III-nitride optoelectronic device structure with high al AlGaN diffusion barrier
US9184051B2 (en) Method for producing an optoelectronic nitride compound semiconductor component
TW201005828A (en) Method of forming a semiconductor structure
TW200306016A (en) Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
KR20110030542A (ko) 광전 소자 제조 방법 및 광전 소자
JP2023510977A (ja) 赤色ｌｅｄ及び製造方法
CN102246291B (zh) 应变改造复合半导体基片和其形成方法
US8772800B2 (en) Semiconductor light-emitting device
US20060289891A1 (en) Electronic and/or optoelectronic devices grown on free-standing GaN substrates with GaN spacer structures
EP1903600A2 (en) Method for producing P-type group III nitride semiconductor and method for producing electrode for P-type group III nitride semiconductor
TWI381557B (zh) 發光二極體裝置及其製造方法
KR20120068394A (ko) 반도체 소자 및 반도체 소자 제조 방법
US11616164B2 (en) Method for producing a nitride compound semiconductor component
JP2015115343A (ja) 窒化物半導体素子の製造方法
TW200947759A (en) Light-emitting diodes
TW550709B (en) Method of producing III nitride compound semiconductor
KR101850537B1 (ko) 반도체 소자
CN117096231A (zh) Led外延结构及其制备方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees