JP2009505392A - 発光素子及びその製造方法 - Google Patents
発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2009505392A JP2009505392A JP2008525931A JP2008525931A JP2009505392A JP 2009505392 A JP2009505392 A JP 2009505392A JP 2008525931 A JP2008525931 A JP 2008525931A JP 2008525931 A JP2008525931 A JP 2008525931A JP 2009505392 A JP2009505392 A JP 2009505392A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- substrate
- semiconductor layer
- type semiconductor
- emitting cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 149
- 239000004065 semiconductor Substances 0.000 claims abstract description 148
- 238000000034 method Methods 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 19
- 230000008901 benefit Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000010408 film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0756—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本発明は、一方の面に複数の発光セルが接続された発光セルブロックを備える第１の半導体基板と、一方の面に整流ブリッジ部を備え、且つ、他方の面が前記第１の半導体基板の他方の面とボンディングされる第２の半導体基板と、前記第２の半導体基板の一方の面に接するように第２の半導体基板とフリップチップボンディングされるサブマウント基板とを備え、前記発光セルブロックには、前記整流ブリッジ部により所定の整流電源が印加されることを特徴とする発光素子を提供する。またさらに、発光素子の製造方法を提供する。本発明による発光素子及びこの製造方法は、フリップチップ構造の発光素子の内部に整流回路を集積化することにより、交流電源から発せられるチラツキ現像を極力抑え、交流電源の電圧変化があっても一定の明るさを維持できるというメリットがある。また。素子の内部に整流回路を設けることから、別途の補助装置を取り付けるという煩雑さがなく、空間活用度及び光出力が向上する。
【選択図】 図９
【選択図】 図９
Description
本発明は発光素子及びこの製造方法に関し、さらに詳しくは、フリップチップ構造の発光素子における素子集積度を高めるとともに、交流（ＡＣ）電源によるチラツキ現像を低減させることのできる発光素子及びその製造方法に関する。
発光素子（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ；ＬＥＤ）とは、半導体のｐｎ接合構造を用いて注入された少数キャリア（電子または正孔）を作り、これらの再結合により所要の光を発する素子を言い、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＰなどの化合物半導体の材料を変えて発光源を構成することにより種々の色を実現することができる。
発光素子は、既存の電球または蛍光灯に比べて、消費電力が低く、長寿命であり、手狭いスペースに取り付け可能である他、振動に強い、という特性を示している。この種の発光素子は表示装置及びバックライトとして用いられているが、消費電力の削減と耐久性の面で優れた特性を有することから、近年、照明用途として採用するための研究が盛んになされてきている。
今後、大型ＬＣＤ−ＴＶのバックライトや自動車のヘッドライト、一般照明にまでその応用が拡大していくと見込まれる中で、発光素子の発光効率の改善、放熱問題の解消及び発光素子の高輝度化・高出力化が解決課題として残されている。
かかる問題を解消するために、近年、フリップチップ状の発光素子への関心がますます高まってきている。
かかる問題を解消するために、近年、フリップチップ状の発光素子への関心がますます高まってきている。
図１は、従来のフリップチップ構造の発光素子を説明するための概略断面図である。
図１を参照すると、所定の基板１の上に発光層、すなわち、Ｎ型半導体層５と、活性層６及びＰ型半導体層７を順次に形成する。Ｐ型半導体層７と活性層６の一部をエッチングしてＮ型半導体層５を露出させることにより発光セルを製造する。
図１を参照すると、所定の基板１の上に発光層、すなわち、Ｎ型半導体層５と、活性層６及びＰ型半導体層７を順次に形成する。Ｐ型半導体層７と活性層６の一部をエッチングしてＮ型半導体層５を露出させることにより発光セルを製造する。
また、別途のサブマウント基板２を用意して第１の電極３及び第２の電極４を形成し、第１の電極３の上にはＰ型ソルダ（ｓｏｌｄｅｒ）８を形成し、第２の電極４の上にはＮ型ソルダ９を形成する。この後、発光セルをサブマウント基板２にボンディングするが、発光セルのＰ電極をＰ型ソルダ８に、Ｎ電極をＮ型ソルダ９にボンディングする。発光セルのボンディングされた基板を封止するモールド部（図示せず）を形成して発光素子を製作する。
このような従来のフリップチップ構造の発光素子は、既存の発光素子に比べて、放熱効率が高く、しかも、光の遮蔽がほとんどないことから、光効率が既存の発光素子に比べて５０％以上増大するという効果があり、発光素子の駆動のための金線が不要になることから、種々の小型パッケージへの応用も考えられている。
しかしながら、上記のようなフリップチップ構造の発光素子を家庭用の交流電源により駆動すれば、交流電源による５０〜６０Ｈｚのオン−オフによるチラツキ現像が現れるため、別途の補助回路を取り付けることが余儀なくされるという煩雑さがある。なお、それに起因する工程時間及び工程コストの増大が原因となって、製造コストが高くつくという不都合がある。
そこで、本発明は上記従来の発光素子における問題点に鑑みてなされたものであって、本発明の目的は、フリップチップ構造の発光素子の内部に整流回路を集積化することにより、交流電源から発せられるチラツキ現像を極力抑え、空間の活用度を高めると共に、光出力を向上させることができる発光素子及びその製造方法を提供することにある。
上記目的を達成するためになされた本発明による発光素子は、一方の面に複数の発光セルが直列接続された発光セルブロックを備える第１の半導体基板と、一方の面に整流ブリッジ部を備え、且つ、他方の面が前記第１の半導体基板の他方の面とボンディングされる第２の半導体基板と、前記第２の半導体基板の一方の面に接するように第２の半導体基板とフリップチップボンディングされるサブマウント基板とを備え、前記発光セルブロックには、前記整流ブリッジ部により所定の整流電源が印加されることを特徴とする。
前記整流ブリッジ部は、第１及び第２のノード間に接続される第１のダイオードブロックと、前記第１及び第４のノード間に接続される第２のダイオードブロックと、前記第２及び第３のノード間に接続される第３のダイオードブロックと、前記第３及び前記第４のノード間に接続される第４のダイオードブロックとを備えることが好ましい。
このとき、前記発光セルブロックは、前記第２のノードと前記第４のノードとの間に接続され、電源が前記第１のノードと前記第３のノードとの間に接続されることが好ましい。
前記サブマウント基板は、互いに離隔して形成された第１及び第２の接続パッドと第１及び第２の電源パッドを備え、前記第１のダイオードブロックと第２のダイオードブロックとの間に第１の電源パッドが接続され、前記第３のダイオードブロックと第４のダイオードブロックとの間に第２の電源パッドが接続され、前記第１のダイオードブロックと第３のダイオードブロックとの間に第１の接続パッドが接続され、前記第２のダイオードブロックと第４のダイオードブロックとの間に第２の接続パッドが接続され、前記発光セルブロックの両端は第１の接続パッドと第２の接続パッドに接続されることが好ましい。
前記発光セルブロックの複数の発光セルはそれぞれＮ型半導体層とＰ型半導体層を含み、隣り合う発光セルのＮ型半導体層とＰ型半導体層が電気的に接続され、一端の発光セルのＮ型半導体層の上にＮ型ボンディングパッドが形成され、他端の発光セルのＰ型半導体層の上にＰ型ボンディングパッドが形成されることが好ましい。
前記第１の半導体基板または第２の半導体基板の少なくとも一方の面には凹凸が形成されるのが好ましい。
このとき、前記発光セルブロックは、前記第２のノードと前記第４のノードとの間に接続され、電源が前記第１のノードと前記第３のノードとの間に接続されることが好ましい。
前記サブマウント基板は、互いに離隔して形成された第１及び第２の接続パッドと第１及び第２の電源パッドを備え、前記第１のダイオードブロックと第２のダイオードブロックとの間に第１の電源パッドが接続され、前記第３のダイオードブロックと第４のダイオードブロックとの間に第２の電源パッドが接続され、前記第１のダイオードブロックと第３のダイオードブロックとの間に第１の接続パッドが接続され、前記第２のダイオードブロックと第４のダイオードブロックとの間に第２の接続パッドが接続され、前記発光セルブロックの両端は第１の接続パッドと第２の接続パッドに接続されることが好ましい。
前記発光セルブロックの複数の発光セルはそれぞれＮ型半導体層とＰ型半導体層を含み、隣り合う発光セルのＮ型半導体層とＰ型半導体層が電気的に接続され、一端の発光セルのＮ型半導体層の上にＮ型ボンディングパッドが形成され、他端の発光セルのＰ型半導体層の上にＰ型ボンディングパッドが形成されることが好ましい。
前記第１の半導体基板または第２の半導体基板の少なくとも一方の面には凹凸が形成されるのが好ましい。
上記目的を達成するためになされた本発明による発光素子の製造方法は、第１の基板の一方の面に複数の発光セルが接続される発光セルブロックを形成して第１の半導体基板を設けるステップと、第２の基板の一方の面に整流ブリッジ部を形成して第２の半導体基板を設けるステップと、前記第１の基板の他方の面と前記第２の基板の他方の面が接するようにボンディングするステップと、前記第２の半導体基板の整流ブリッジ部に接続されるように前記第２の基板とサブマウント基板とのボンディングを行い、前記発光セルブロックと前記整流ブリッジ部との間を接続するステップとを有することを特徴とする。
前記第１の半導体基板を設けるステップは、前記第１の基板の一方の面にＮ型半導体層及びＰ型半導体層を順次に形成するステップと、前記Ｎ型半導体層及びＰ型半導体層の一部を除去して複数の発光セルを形成するステップと、ブリッジ配線を介して一方の発光セルのＮ型半導体層とそれと隣り合う他方の発光セルのＰ型半導体層との間を接続するステップとを含むことが好ましい。
前記第２の半導体基板を設けるステップは、前記第２の基板の一方の面に各々が少なくとも一つ以上の発光セルを備える４個のダイオードブロックを形成するステップを含むことが好ましい。
前記ダイオードブロックを形成するステップは、前記第２の基板の一方の面に複数の発光セルを形成するステップと、ブリッジ配線を介して一方の発光セルのＮ型半導体層とそれと隣り合う他方の発光セルのＰ型半導体層との間を接続するステップと、一端のダイオードブロックにある発光セルのＮ型半導体層の上にＮ型ボンディングパッドを形成し、他端のダイオードブロックにある発光セルのＰ型半導体層の上にＰ型ボンディングパッドを形成するステップとを含むことが好ましい。
前記ブリッジ配線は、ブリッジ工程またはステップカバレッジ工程により一方のセルのＮ型半導体層と隣り合う他方の発光セルのＰ型半導体層との間を接続することが好ましい。
前記第１の半導体基板を設けるステップ前に、前記第１の基板の一方の面に凹凸を形成するステップをさらに有することが好ましい。
前記第２の半導体基板を設けるステップは、前記第２の基板の一方の面に各々が少なくとも一つ以上の発光セルを備える４個のダイオードブロックを形成するステップを含むことが好ましい。
前記ダイオードブロックを形成するステップは、前記第２の基板の一方の面に複数の発光セルを形成するステップと、ブリッジ配線を介して一方の発光セルのＮ型半導体層とそれと隣り合う他方の発光セルのＰ型半導体層との間を接続するステップと、一端のダイオードブロックにある発光セルのＮ型半導体層の上にＮ型ボンディングパッドを形成し、他端のダイオードブロックにある発光セルのＰ型半導体層の上にＰ型ボンディングパッドを形成するステップとを含むことが好ましい。
前記ブリッジ配線は、ブリッジ工程またはステップカバレッジ工程により一方のセルのＮ型半導体層と隣り合う他方の発光セルのＰ型半導体層との間を接続することが好ましい。
前記第１の半導体基板を設けるステップ前に、前記第１の基板の一方の面に凹凸を形成するステップをさらに有することが好ましい。
本発明に係る発光素子及びその製造方法は、フリップチップ構造の発光素子の内部に整流回路を集積化することにより、交流電源から発せられるチラツキ現像を極力抑え、交流電源の電圧変化があっても一定の明るさを維持できるというメリットがある。また。素子の内部に整流回路を設けることから、別の補助装置を取り付けるという煩雑さがなく、これは、空間活用度及び光出力の向上につながる。
以下、添付図面に基づき、本発明の好適な実施形態について詳細に説明する。
しかし、本発明は後述する実施の形態に限定されるものではなく、相異なる形で実現可能であり、これらの実施の形態は、単に本発明の開示をするものであり、且つ、この技術分野における通常の知識を持った者に発明の範疇を完全に報知するために提供されるものである。なお、図中、同じ要素には同じ符号を付してある。
しかし、本発明は後述する実施の形態に限定されるものではなく、相異なる形で実現可能であり、これらの実施の形態は、単に本発明の開示をするものであり、且つ、この技術分野における通常の知識を持った者に発明の範疇を完全に報知するために提供されるものである。なお、図中、同じ要素には同じ符号を付してある。
図２は、本発明による発光素子の概念回路図である。
図３を参照すると、発光素子は、複数の発光セル１０００がシリアル（直列）接続された発光セルブロック２０００と、発光セルブロック２０００に所定の電流を印加するための整流ブリッジ部３０００とを備えている。この実施形態においては、複数の発光セル１０００がシリアル接続された発光セルブロック２０００が外部の電源と直接的に接続されることなく、整流ブリッジ部３０００を介して外部の電源と電気的に接続される。
図３を参照すると、発光素子は、複数の発光セル１０００がシリアル（直列）接続された発光セルブロック２０００と、発光セルブロック２０００に所定の電流を印加するための整流ブリッジ部３０００とを備えている。この実施形態においては、複数の発光セル１０００がシリアル接続された発光セルブロック２０００が外部の電源と直接的に接続されることなく、整流ブリッジ部３０００を介して外部の電源と電気的に接続される。
具体的には、上記の整流ブリッジ部３０００は、第１のノードＮ１と第２のノードＮ２との間に接続された第１のダイオードＤ１と、第２のノードＮ２と第３のノードＮ３との間に接続された第３のダイオードＤ３と、第３のノードＮ３と第４のノードＮ４との間に接続された第４のダイオードＤ４と、第１のノードＮ１と第４のノードＮ４との間に接続された第２のダイオードＤ２とを備えている。
ここで、第１のノードＮ１と第３のノードＮ３は交流の電源に接続される。また、上記の発光セルブロック２０００は整流ブリッジ部３０００の第２のノードＮ２と第４のノードＮ４との間に接続される。
ここで、第１のノードＮ１と第３のノードＮ３は交流の電源に接続される。また、上記の発光セルブロック２０００は整流ブリッジ部３０００の第２のノードＮ２と第４のノードＮ４との間に接続される。
以下、同図を参照して本発明の発光素子の駆動を説明する。
交流電源の下での駆動時に、第１のノードＮ１に正の電圧（＋）が印加され、且つ、第３のノードＮ３に負の電圧（−）が印加される場合に、電流が第１のノードＮ１、第２のダイオードＤ２、発光セルブロック２０００、第３のダイオードＤ３及び第３のノードＮ３を介して流れて発光セルブロック２０００を発光させる。
逆に、第３のノードＮ３に正の電圧（＋）が印加され、且つ、第１のノードＮ１に負の電圧（−）が印加される場合に、電流が第３のノードＮ３、第４のダイオードＤ４、発光セルブロック２０００、第１のダイオードＤ１及び第１のノードＮ１を介して流れて発光セルブロック２０００を発光させる。このように外部より印加される交流の電源によらずに、整流ブリッジ部３０００により発光セルブロック２０００は発光する。
交流電源の下での駆動時に、第１のノードＮ１に正の電圧（＋）が印加され、且つ、第３のノードＮ３に負の電圧（−）が印加される場合に、電流が第１のノードＮ１、第２のダイオードＤ２、発光セルブロック２０００、第３のダイオードＤ３及び第３のノードＮ３を介して流れて発光セルブロック２０００を発光させる。
逆に、第３のノードＮ３に正の電圧（＋）が印加され、且つ、第１のノードＮ１に負の電圧（−）が印加される場合に、電流が第３のノードＮ３、第４のダイオードＤ４、発光セルブロック２０００、第１のダイオードＤ１及び第１のノードＮ１を介して流れて発光セルブロック２０００を発光させる。このように外部より印加される交流の電源によらずに、整流ブリッジ部３０００により発光セルブロック２０００は発光する。
本発明の発光素子は、このような整流ブリッジ部３０００と発光セルブロック２０００を単一の発光素子内に設けることにより、交流電源からのチラツキ現像を極力抑えて素子の集積度を高めることができる。さらに、フリップチップ構造を応用することにより、光効率が増大して放熱特性を改善し、発光素子の熱的負担が低減可能な効果を得ようとする。この詳細については後述する。
図３は、本発明による単位発光セルの断面図である。
図３を参照すると、発光セル１０００は、基板１０と、基板１０の上に順次に積層されたＮ型半導体層１１と、活性層１２及びＰ型半導体層１３を備えている。
基板１０とは、発光素子を製作するための通常のウェーハが適用され、この実施形態においては、サファイア製の透明基板が用いられている。
図３を参照すると、発光セル１０００は、基板１０と、基板１０の上に順次に積層されたＮ型半導体層１１と、活性層１２及びＰ型半導体層１３を備えている。
基板１０とは、発光素子を製作するための通常のウェーハが適用され、この実施形態においては、サファイア製の透明基板が用いられている。
基板１０の上に結晶を成長させる際に基板１０と後続層との間の格子不整合を低減するためのバッファ層（図示せず）をさらに備えることができる。バッファ層は、半導体材料としてのＧａＮまたはＡｌＮを含むことができる。
Ｎ型半導体層１１は電子が生成される層であって、Ｎ型化合物半導体層とＮ型クラッド（ｃｌａｄ）層から形成される。このとき、Ｎ型化合物半導体層としては、Ｎ型不純物がドープされているＧａＮを用いる。Ｐ型半導体層１３は正孔が生成される層であって、Ｐ型クラッド層とＰ型化合物半導体層から形成される。このとき、Ｐ型化合物半導体層としては、Ｐ型不純物がドープされているＡｌＧａＮを用いる。
活性層１２は所定のバンドギャップと量子井戸が形成されて電子及び正孔が再結合する領域であって、ＩｎＧａＮを含んでいてもよい。また、活性層１２を構成する物質の種類に応じて、電子及び正孔が結合して発生する発光波長が変わる。このため、目標とする波長に応じて、活性層１２に含まれる半導体材料を調節することが好ましい。
さらに、発光セル１０００は、Ｎ型半導体層１１の上に形成されたＮ型ボンディングパッド（図５、符号５０参照）と、Ｐ型半導体層１３の上に形成されたＰ型ボンディングパッド（図５、符号５５参照）をさらに備えることができる。
このとき、Ｎ型ボンディングパッド５０の下部とＰ型ボンディングパッド５５の下部のそれぞれにＮ型オーミックコンタクト膜（図示せず）及びＰ型オーミックコンタクト膜（図示せず）をさらに備えることができる。また、Ｐ型半導体層１３とＰ型ボンディングパッド５５との間に透明電極層（図示せず）をさらに備えることができる。
このとき、Ｎ型ボンディングパッド５０の下部とＰ型ボンディングパッド５５の下部のそれぞれにＮ型オーミックコンタクト膜（図示せず）及びＰ型オーミックコンタクト膜（図示せず）をさらに備えることができる。また、Ｐ型半導体層１３とＰ型ボンディングパッド５５との間に透明電極層（図示せず）をさらに備えることができる。
Ｎ型ボンディングパッドとＰ型ボンディングパッドは、発光セル１０００を金属バンプを介して電極層とボンディングするか、あるいは、別途の金属配線を介して電気的に接続するためのパッドであって、Ｔｉ／Ａｕの積層構造にしてもよい。また、上述した透明電極層は、Ｐ型半導体層１３の全面に形成されてＰ型ボンディングパッドを介して入力される電圧をＰ型半導体層１３に均一に伝える。
上述したように、本発明の単位発光セル１０００とは、サファイア基板１０の上に形成された水平型の発光セルを言い、本発明においては、複数の発光セルを用いて整流ブリッジ部のダイオードブロックを形成したり発光セルブロックを形成することができる。
図４〜図９は、本発明の一実施形態による発光素子の製造工程を説明するための断面図であり、図１０は、第１の半導体基板に形成された発光セルブロックの概念図である。
また、図１１は、第２の半導体基板に形成された整流ブリッジ部の概念図であり、図１２は、サブマウント基板に形成された電源パッド及び接続パッドを示す概略図である。
また、図１１は、第２の半導体基板に形成された整流ブリッジ部の概念図であり、図１２は、サブマウント基板に形成された電源パッド及び接続パッドを示す概略図である。
まず、図１０に示すように、発光セルブロック２０００の形成された第１の半導体基板１００を製造する。発光セルブロック２０００は、第１の発光ノードＬＮ１０と第２の発光ノードＬＮ２０との間に複数の発光セル１０００がシリアル接続されてなる。
第１の半導体基板１００の製造方法を簡略に説明すれば、下記の通りである。
図４を参照すると、第１の基板１０の上に電気的に絶縁された複数の発光セル１０００を形成する。このために、まず、第１の基板１０の上に発光層、すなわち、Ｎ型半導体層１１と、活性層１２及びＰ型半導体層１３を順次に形成する。
上述した物質層は、有機金属化学蒸着法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、化学蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマ化学蒸着法（ＰＣＶＤ：Ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、分子線成長法（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、水素化物気相成長法（ＨＶＰＥ：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などをはじめとする種々の蒸着及び成長方法により形成される。
図４を参照すると、第１の基板１０の上に電気的に絶縁された複数の発光セル１０００を形成する。このために、まず、第１の基板１０の上に発光層、すなわち、Ｎ型半導体層１１と、活性層１２及びＰ型半導体層１３を順次に形成する。
上述した物質層は、有機金属化学蒸着法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、化学蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマ化学蒸着法（ＰＣＶＤ：Ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、分子線成長法（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、水素化物気相成長法（ＨＶＰＥ：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などをはじめとする種々の蒸着及び成長方法により形成される。
この後、所定のエッチング工程によりＮ型半導体層１１の一部を露出させるためにＰ型半導体層１３及び活性層１２の一部を除去する。基板１０の上に複数の発光セルを形成するために露出したＮ型半導体層１１の所定の領域を基板１０が露出するように除去する。
しかし、本発明はこれに限定されるものではなく、工程上の便宜のために種々に変更可能である。
しかし、本発明はこれに限定されるものではなく、工程上の便宜のために種々に変更可能である。
すなわち、まず、基板１０の上に複数の発光セルを形成するために、基板１０の所定の領域が露出するようにＰ型半導体層１３と、活性層１２及びＮ型半導体層１１の一部を除去した後、所定のＰ型半導体層１３と活性層１２の一部を除去してＮ型半導体層１１の一部を露出させてもよい。このとき、ウェットエッチングやドライエッチング工程を行うことができ、この実施形態においては、プラズマを用いたドライエッチングを行っている。
図５を参照すると、所定の配線形成工程により隣り合う発光セル間のＮ型半導体層１１とＰ型半導体層１３との間を接続する。すなわち、一方の発光セルの露出したＮ型半導体層１１とこれと隣り合う他方の発光セルのＰ型半導体層１３を配線を介して接続する。このとき、ブリッジ工程またはステップカバレッジ工程などにより隣り合う発光セルのＮ型半導体層１１とＰ型半導体層１３との間を電気的に接続する導電性配線７５を形成する。
上述したブリッジ工程はエアブリッジ工程とも呼ばれ、互いに接続するチップ間にフォト工程を用いて感光液を塗布し且つ現像して感光膜パターンを形成し、先ず、その上に金属などの物質を真空蒸着などの方法により薄膜として形成し、さらにその上に電気めっき、無電解めっきまたは金属蒸着などの方法により金含有導電性物質を一定の厚さに形成する。この後、溶媒溶液により感光膜パターンを除去すれば、導電性物質の下部は完全に除去されて、ブリッジ状の導電性物質のみが空間に形成される。
また、ステップカバレッジ工程は、互いに接続するチップ間にフォト工程を用いて感光液を塗布した後に現像して、互いに接続される箇所のみを被覆せず他の部分は感光膜パターンにより覆い、その上に電気めっき、無電解めっきまたは金属蒸着などの方法により金含有導電性物質を一定の厚さに形成する。次いで、溶媒溶液により感光膜パターンを除去すれば、導電性物質に覆われた以外の箇所は完全に除去され、導電性物質に覆われた箇所のみが残って接続するチップ間を電気的に接続する役割を果たす。
配線７５としては、金属に加えて、伝導性を有するあらゆる物質が使用可能である。
配線７５としては、金属に加えて、伝導性を有するあらゆる物質が使用可能である。
また、別途のワイヤーを介して電気接続を行うために、基板１０の一方の端部に位置する発光セルのＰ型半導体層１３の上にＰ型ボンディングパッド５５を形成し、他方の端部に位置する発光セルのＮ型半導体層１１の上にＮ型ボンディングパッド５０を形成する。
この実施形態においては、単一の発光セル１０００を駆動するための電圧／電流と発光素子に印加される交流駆動電圧に応じて、シリアル接続される発光セル１０００の数を種々に変更可能である。
この実施形態においては、単一の発光セル１０００を駆動するための電圧／電流と発光素子に印加される交流駆動電圧に応じて、シリアル接続される発光セル１０００の数を種々に変更可能である。
次いで、図１１に示すように、整流ブリッジ部３０００が形成された第２の半導体基板２００を製造する。整流ブリッジ部３０００は４個のダイオードブロック２１０〜２４０を備え、第１及び第３のダイオードブロック２１０及び２３０は第２の整流ノードＲＮ２０によりシリアル接続され、第２及び第４のダイオードブロック２２０及び２４０は第４の整流ノードＲＮ４０によりシリアル接続される。
また、それぞれシリアル接続された第１及び第３のダイオードブロック２１０、２３０と第２及び第４のダイオードブロック２２０、２４０は、第１及び第３の整流ノードＲＮ１０及びＲＮ３０によりパラレル接続される。ここで、第１及び第３の整流ノードＲＮ１０及びＲＮ３０は、外部の交流の電源と接続するための所定の電源パッドに接続される。
このとき、第１〜第４のダイオードブロック２１０〜２４０のそれぞれは少なくとも１以上のダイオードを備えてなる。
このとき、第１〜第４のダイオードブロック２１０〜２４０のそれぞれは少なくとも１以上のダイオードを備えてなる。
第２の半導体基板２００の製造方法を簡略に説明すれば、下記の通りである。
図６を参照すると、第１の半導体基板１００と同様に、第２の基板２０の上に複数の発光セルが形成された第２の半導体基板２００を設ける。ただし、第２の半導体基板２００は、上述したように、少なくとも一つ以上のダイオードよりなるダイオードブロックを４個形成する。この実施形態においては、ダイオードとして発光セルを用いている。
すなわち、少なくとも一つの発光セルを備えるダイオードブロックを４個形成する。
図６を参照すると、第１の半導体基板１００と同様に、第２の基板２０の上に複数の発光セルが形成された第２の半導体基板２００を設ける。ただし、第２の半導体基板２００は、上述したように、少なくとも一つ以上のダイオードよりなるダイオードブロックを４個形成する。この実施形態においては、ダイオードとして発光セルを用いている。
すなわち、少なくとも一つの発光セルを備えるダイオードブロックを４個形成する。
所定の配線形成工程により各ダイオードブロック内において隣り合う発光セル間のＮ型半導体層２１とＰ型半導体層２３との間を接続し、次いで、金属バンプを介して電極と接続するために、基板２０の一方の端部に位置する発光セルのＰ型半導体層２３の上にＰ型ボンディングパッド６５を形成し、他方の端部に位置する発光セルのＮ型半導体層２１の上にＮ型ボンディングパッド６０を形成する。
また、各ダイオードブロックのＰ型及びＮ型ボンディングパッド６５、６０とＰ型半導体層２３の上にバンピング用に形成された金属バンプ４０を備える。金属バンプ４０としては、Ｐｂ、Ｓｎ、Ａｕ、Ｇｅ、Ｃｕ、Ｂｉ、Ｃｄ、Ｚｎ、Ａｇ、Ｎｉ及びＴｉのうちの少なくともいずれか１種を用いる。
また、各ダイオードブロックのＰ型及びＮ型ボンディングパッド６５、６０とＰ型半導体層２３の上にバンピング用に形成された金属バンプ４０を備える。金属バンプ４０としては、Ｐｂ、Ｓｎ、Ａｕ、Ｇｅ、Ｃｕ、Ｂｉ、Ｃｄ、Ｚｎ、Ａｇ、Ｎｉ及びＴｉのうちの少なくともいずれか１種を用いる。
本発明の第１の半導体基板１００と第２の半導体基板２００の製造工程は上述した方法に限定されるものではなく、種々の変形と種々の物質膜がさらに付加可能である。すなわち、基板の上に後続層との格子不整合を低減するためのバッファ層をさらに形成することができる。さらに、Ｐ型半導体層とＰ型ボンディングパッドとの間に透明電極層をさらに形成することもできる。さらに、Ｎ型ボンディングパッドの下部とＰ型ボンディングパッドの下部のそれぞれにＮ型オーミックコンタクト膜及びＰ型ーミックコンタクト膜をさらに形成することもできる。
この後、図７に示すように、第１の半導体基板１００と第２の半導体基板２００をボンディングして発光基板１５０を形成する。
発光層が形成されない第１の基板１０の背面と第２の基板２０の背面が互いに接するようにボンディングを行う。このために、ボンディングされる面を一定の厚さエッチングした後、常温下で圧力を加えたり、熱と共に圧力を加えて接合する。２枚の半導体基板のボンディングは真空雰囲気下で行われることが好ましく、種々のボンディング方法によりボンディング可能である。
発光層が形成されない第１の基板１０の背面と第２の基板２０の背面が互いに接するようにボンディングを行う。このために、ボンディングされる面を一定の厚さエッチングした後、常温下で圧力を加えたり、熱と共に圧力を加えて接合する。２枚の半導体基板のボンディングは真空雰囲気下で行われることが好ましく、種々のボンディング方法によりボンディング可能である。
これにより、両面に発光セルブロック２０００と整流ブリッジ部３０００をそれぞれ備える発光基板１５０が形成される。すなわち、発光基板１５０は、複数の発光セル１０００がシリアル接続された発光セルブロック２０００と、４個のダイオードブロックが形成された整流ブリッジ部３０００とを備える。
次いで、図１２に示すように、基板３０の上に電源パッド９０、９５及び接続パッド８０、８５が形成されたサブマウント基板３００を製造する。
図８を参照すると、サブマウント基板３００は、基板３０の上に形成された複数のボンディング層７０と、基板３０の一方の端部に位置する第１の接続パッド８０と、他方の端部に位置する第２の接続パッド８５とを備える。
図８は、接続パッド８０、８５を備える一つの断面図のみを示しており、図１２から見られるように、接続パッド８０、８５から離隔して形成された第１の電源パッド９０と第２の電源パッド９５をさらに備える。
図８を参照すると、サブマウント基板３００は、基板３０の上に形成された複数のボンディング層７０と、基板３０の一方の端部に位置する第１の接続パッド８０と、他方の端部に位置する第２の接続パッド８５とを備える。
図８は、接続パッド８０、８５を備える一つの断面図のみを示しており、図１２から見られるように、接続パッド８０、８５から離隔して形成された第１の電源パッド９０と第２の電源パッド９５をさらに備える。
このとき、基板３０としては、熱伝導性に優れている種々の基板３０を用いる。すなわち、ＳｉＣ、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＡｌＮ、金属などを用いる。この実施形態においては、熱伝導性に優れ、しかも、絶縁性を有するＡｌＮを用いる。言うまでもなく、本発明はこれに限定されるものではなく、熱伝導率が大きくて電気伝導性に優れた物質である金属性物質を用いてもよい。この場合には、基板３０の上に絶縁膜または誘電体膜を形成して十分な絶縁の役割を行わせる。
電源パッド９０、９５及び接続パッド８０、８５としては、導電性に優れた金属を用いる。これは、スクリーン印刷法により形成するか、あるいは、所定のマスクパターンを用いた蒸着工程により形成する。また、電源パッド９０、９５及び接続パッド８０、８５の形成個所または形状は図示に限定されるものではなく、種々に変更可能である。
この後、図９に示すように、第２の半導体基板２００の上に形成された金属バンプ４０を介して発光基板１５０とサブマウント基板３００をボンディングする。このとき、熱及び超音波の一方または両方を用いてボンディングすることができる。第２の半導体基板２００に金属バンプ４０が形成されることなく、サブマウント基板３００の上に金属バンプ４０が形成されてもよい。
さらに、第１の半導体基板１００に形成された発光セルブロック２０００と第２の半導体基板２００に形成された整流ブリッジ部３０００との間を電気的に接続する。
以下、図１０〜図１２に基づき、発光基板１５０とサブマウント基板３００とのボンディング時における接続関係を説明する。
図１０に示すように、第１の半導体基板１００は、第１の発光ノードＬＮ１０と第２の発光ノードＬＮ２０との間に複数の発光セル１０００がシリアル接続された発光セルブロック２０００が形成され、発光セルブロック２０００のアノードは第１の発光ノードＬＮ１０に接続され、発光セルブロック２０００のカソードは第２の発光ノードＬＮ２０に接続される。
図１０に示すように、第１の半導体基板１００は、第１の発光ノードＬＮ１０と第２の発光ノードＬＮ２０との間に複数の発光セル１０００がシリアル接続された発光セルブロック２０００が形成され、発光セルブロック２０００のアノードは第１の発光ノードＬＮ１０に接続され、発光セルブロック２０００のカソードは第２の発光ノードＬＮ２０に接続される。
また、図１１に示すように、第２の半導体基板２００は４個のダイオードブロック２１０〜２４０を備え、第１及び第３のダイオードブロック２１０、２３０のそれぞれは、第２の整流ノードＲＮ２０から第１及び第３の整流ノードＲＮ１０、ＲＮ３０へと所定の電流を流し、第２及び第４のダイオードブロック２２０、２４０のそれぞれは、第１及び第３の整流ノードＲＮ１０、ＲＮ３０から第４の整流ノードＲＮ４０へと所定の電流を流す。ここで、第１及び第３の整流ノードＲＮ１０、ＲＮ３０は外部の交流の電源に接続され、第２及び第４の整流ノードＲＮ２０、ＲＮ４０は第１の半導体基板１００の発光セルブロック２０００に接続されるが、第１の発光ノードＬＮ１０と第４の整流ノードＲＮ４０が接続され、第２の発光ノードＬＮ２０と第２の整流ノードＲＮ２０が接続されることが好ましい。
このために、図９に示すように、第２の半導体基板２００に形成された第２及び第４のダイオードブロック２２０、２４０のＮ型ボンディングパッド６０が金属バンプ４０を介してサブマウント基板３００の第１の接続パッド８０に接続され、第１及び第３のダイオードブロック２１０、２３０のＰ型ボンディングパッド６５が金属バンプ４０を介してサブマウント基板３００の第２の接続パッド８５に接続される。
また、第１の半導体基板１００に形成された発光セルブロック２０００のＰ型ボンディングパッド５５が所定のワイヤー（図示せず）を介してサブマウント基板３００の第１の接続パッド８０に接続され、発光セルブロック２０００のＮ型ボンディングパッド５０が所定のワイヤー（図示せず）を介してサブマウント基板３００の第２の接続パッド８５に接続される。
これは、接続パッド８０、８５を備える一つの断面図のみを示すものであり、これと同様に、第２の半導体基板２００に形成された第２のダイオードブロック２２０のＰ型ボンディングパッド６５と第１のダイオードブロック２１０のＮ型ボンディングパッド６０は金属バンプ４０を介してサブマウント基板３００の第１の電源パッド９０に接続され、第４のダイオードブロック２４０のＰ型ボンディングパッド６５と第３のダイオードブロック２３０のＮ型ボンディングパッド６０は金属バンプ４０を介してサブマウント基板３００の第２の電源パッド９５に接続される。
ここで、サブマウント基板３００の第１及び第２の電源パッド９０、９５を介して外部から交流の電源が印加され、第２の半導体基板２００の整流ブリッジ部３０００により整流された電流がサブマウント基板３００の第１及び第２の接続パッド８０、８５を介して第１の半導体基板１００の発光セルブロック２０００に印加される。そして、外部より印加される交流の電源によらずに、整流ブリッジ部３０００により発光セルブロック２０００は発光する。
上述した本発明の発光素子の製造工程は単なる例示に過ぎず、種々の構成と製造方法が素子の特性及び工程の便宜に応じて変更または付加可能である。
これにより、整流ブリッジ部の形成された第２の半導体基板がサブマウント基板の上にフリップチップボンディングされる構造上に、整流ブリッジ部により電圧を印加された発光セルブロックが形成された第１の半導体基板がさらに設けられるような形の発光素子を製造することができる。
これにより、整流ブリッジ部の形成された第２の半導体基板がサブマウント基板の上にフリップチップボンディングされる構造上に、整流ブリッジ部により電圧を印加された発光セルブロックが形成された第１の半導体基板がさらに設けられるような形の発光素子を製造することができる。
このような本発明の発光素子によれば、向上した光効率と放熱効果が得られるフリップチップ構造の利点が得られると共に、素子の内部に整流回路を集積化して交流電源からのチラツキ現像を極力抑え、交流電源の電圧変化があるとしても、一定の明るさを維持することが可能になるというメリットがある。
図１３は、本発明による一実施形態の変形例を示すものである。以下では、上述した内容と重なる部分の説明は省く。
図１３を参照すると、本発明の発光素子は、凹凸の設けられた第２の基板２５の上に整流ブリッジ部が形成された第２の半導体基板と、第２の半導体基板がフリップチップボンディングされるサブマウント基板と、第２の基板２５の背面にボンディングされて複数の発光セルがシリアル接続された発光セルブロックが形成された第１の半導体基板とを備えている。
図１３を参照すると、本発明の発光素子は、凹凸の設けられた第２の基板２５の上に整流ブリッジ部が形成された第２の半導体基板と、第２の半導体基板がフリップチップボンディングされるサブマウント基板と、第２の基板２５の背面にボンディングされて複数の発光セルがシリアル接続された発光セルブロックが形成された第１の半導体基板とを備えている。
これは、先ず、第２の基板２０に所定のエッチング工程を経て所定の形状の凹凸を設けた後、上記と同じ製造工程により製造することができる。
この実施形態によれば、従来のフラットな表面において反射されていた光子が凹凸により種々の角度を有する表面で反射されずに外部に抜け出ることから、高い輝度と発光効率が得られるというメリットがある。
この実施形態によれば、従来のフラットな表面において反射されていた光子が凹凸により種々の角度を有する表面で反射されずに外部に抜け出ることから、高い輝度と発光効率が得られるというメリットがある。
同図には第２の基板に凹凸を設けているが、本発明はこれに限定されるものではなく、第１の基板にも凹凸を設けることにより、発光層から発せられた光が発光素子の外部に放出されるような確率を高めて、なお一層高い輝度と光出力特性を得ることもできる。
１０、２０、２５、３０ 基板
１２、２２ 活性層
１３、２３ Ｐ型半導体層
４０ 金属バンプ
５０、６０ Ｎ型ボンディングパッド
５５、６５ Ｐ型ボンディングパッド
７０ ボンディング層
７５ 導電性配線
８０、８５ 接続パッド
９０、９５ 電源パッド
１００ 第１の半導体基板
１５０ 発光基板
２００ 第２の半導体基板
２１０、２２０、２３０、２４０ ダイオードブロック
３００ サブマウント基板
１０００ 発光セル
２０００ 発光セルブロック
３０００ 整流ブリッジ部
１２、２２ 活性層
１３、２３ Ｐ型半導体層
４０ 金属バンプ
５０、６０ Ｎ型ボンディングパッド
５５、６５ Ｐ型ボンディングパッド
７０ ボンディング層
７５ 導電性配線
８０、８５ 接続パッド
９０、９５ 電源パッド
１００ 第１の半導体基板
１５０ 発光基板
２００ 第２の半導体基板
２１０、２２０、２３０、２４０ ダイオードブロック
３００ サブマウント基板
１０００ 発光セル
２０００ 発光セルブロック
３０００ 整流ブリッジ部
Claims (12)
- 一方の面に複数の発光セルが直列接続された発光セルブロックを備える第１の半導体基板と、
一方の面に整流ブリッジ部を備え、且つ、他方の面が前記第１の半導体基板の他方の面とボンディングされる第２の半導体基板と、
前記第２の半導体基板の一方の面に接するように第２の半導体基板とフリップチップボンディングされるサブマウント基板とを備え、
前記発光セルブロックには、前記整流ブリッジ部により所定の整流電源が印加されることを特徴とする発光素子。 - 前記整流ブリッジ部は、第１及び第２のノード間に接続される第１のダイオードブロックと、
前記第１及び第４のノード間に接続される第２のダイオードブロックと、
前記第２及び第３のノード間に接続される第３のダイオードブロックと、
前記第３及び前記第４のノード間に接続される第４のダイオードブロックとを備えることを特徴とする請求項１に記載の発光素子。 - 前記発光セルブロックは、前記第２のノードと前記第４のノードとの間に接続され、電源が前記第１のノードと前記第３のノードとの間に接続されることを特徴とする請求項２に記載の発光素子。
- 前記サブマウント基板は、互いに離隔して形成された第１及び第２の接続パッドと第１及び第２の電源パッドとを備え、
前記第１のダイオードブロックと第２のダイオードブロックとの間に第１の電源パッドが接続され、前記第３のダイオードブロックと第４のダイオードブロックとの間に第２の電源パッドが接続され、前記第１のダイオードブロックと第３のダイオードブロックとの間に第１の接続パッドが接続され、前記第２のダイオードブロックと第４のダイオードブロックとの間に第２の接続パッドが接続され、前記発光セルブロックの両端は第１接続パッドと第２の接続パッドに接続されることを特徴とする請求項２又は３に記載の発光素子。 - 前記発光セルブロックの複数の発光セルはそれぞれＮ型半導体層とＰ型半導体層を含み、
隣り合う発光セルのＮ型半導体層とＰ型半導体層が電気的に接続され、一端の発光セルのＮ型半導体層の上にＮ型ボンディングパッドが形成され、他端の発光セルのＰ型半導体層の上にＰ型ボンディングパッドが形成されることを特徴とする請求項１から３のいずれか一項に記載の発光素子。 - 前記第１の半導体基板または第２の半導体基板の少なくとも一方の面には凹凸が形成されていることを特徴とする請求項１から３のいずれか一項に記載の発光素子。
- 第１の基板の一方の面に複数の発光セルが接続される発光セルブロックを形成して第１の半導体基板を設けるステップと、
第２の基板の一方の面に整流ブリッジ部を形成して第２の半導体基板を設けるステップと、
前記第１の基板の他方の面と前記第２の基板の他方の面が接するようにボンディングするステップと、
前記第２の半導体基板の整流ブリッジ部に接続されるように前記第２の基板とサブマウント基板とのボンディングを行い、前記発光セルブロックと前記整流ブリッジ部との間を接続するステップとを有することを特徴とする発光素子の製造方法。 - 前記第１の半導体基板を設けるステップは、前記第１の基板の一方の面にＮ型半導体層及びＰ型半導体層を順次に形成するステップと、
前記Ｎ型半導体層及びＰ型半導体層の一部を除去して複数の発光セルを形成するステップと、
ブリッジ配線を介して一方の発光セルのＮ型半導体層とそれと隣り合う他方の発光セルのＰ型半導体層との間を接続するステップとを含むことを特徴とする請求項７に記載の発光素子の製造方法。 - 前記第２の半導体基板を設けるステップは、前記第２の基板の一方の面に各々が少なくとも一つ以上の発光セルを備える４個のダイオードブロックを形成するステップを含むことを特徴とする請求項７に記載の発光素子の製造方法。
- 前記ダイオードブロックを形成するステップは、前記第２の基板の一方の面に複数の発光セルを形成するステップと、
ブリッジ配線を介して一方の発光セルのＮ型半導体層とそれと隣り合う他方の発光セルのＰ型半導体層との間を接続するステップと、
一端のダイオードブロックにある発光セルのＮ型半導体層の上にＮ型ボンディングパッドを形成し、他端のダイオードブロックにある発光セルのＰ型半導体層の上にＰ型ボンディングパッドを形成するステップとを含むことを特徴とする請求項９に記載の発光素子の製造方法。 - 前記ブリッジ配線は、ブリッジ工程またはステップカバレッジ工程により一方の発光セルのＮ型半導体層と隣り合う他方の発光セルのＰ型半導体層との間を接続することを特徴とする請求項８から１０のいずれか一項に記載の発光素子の製造方法。
- 前記第１の半導体基板を設けるステップ前に、前記第１の基板の一方の面に凹凸を形成するステップをさらに有することを特徴とする請求項７から１０のいずれか一項に記載の発光素子の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050073284A KR100634307B1 (ko) | 2005-08-10 | 2005-08-10 | 발광 소자 및 이의 제조 방법 |
| KR10-2005-0073284 | 2005-08-10 | ||
| PCT/KR2006/003095 WO2007018390A1 (en) | 2005-08-10 | 2006-08-07 | Light emitting device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009505392A true JP2009505392A (ja) | 2009-02-05 |
| JP5483876B2 JP5483876B2 (ja) | 2014-05-07 |
Family
ID=37626268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008525931A Expired - Fee Related JP5483876B2 (ja) | 2005-08-10 | 2006-08-07 | 発光素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7897981B2 (ja) |
| JP (1) | JP5483876B2 (ja) |
| KR (1) | KR100634307B1 (ja) |
| WO (1) | WO2007018390A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015201657A (ja) * | 2015-06-11 | 2015-11-12 | 日亜化学工業株式会社 | 発光装置 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200723559A (en) * | 2005-12-13 | 2007-06-16 | Ind Tech Res Inst | Alternating current (AC) light emitting assembly and AC light emitting device |
| US8704241B2 (en) | 2005-05-13 | 2014-04-22 | Epistar Corporation | Light-emitting systems |
| US7729147B1 (en) * | 2007-09-13 | 2010-06-01 | Henry Wong | Integrated circuit device using substrate-on-insulator for driving a load and method for fabricating the same |
| US8461613B2 (en) | 2008-05-27 | 2013-06-11 | Interlight Optotech Corporation | Light emitting device |
| KR100956224B1 (ko) * | 2008-06-30 | 2010-05-04 | 삼성엘이디 주식회사 | Ｌｅｄ 구동회로 및 ｌｅｄ 어레이 장치 |
| CN101800219B (zh) * | 2009-02-09 | 2019-09-17 | 晶元光电股份有限公司 | 发光元件 |
| WO2010114250A2 (en) * | 2009-03-31 | 2010-10-07 | Seoul Semiconductor Co., Ltd. | Light emitting device having plurality of light emitting cells and method of fabricating the same |
| TWI495084B (zh) | 2009-07-07 | 2015-08-01 | Epistar Corp | 發光元件 |
| KR101601624B1 (ko) | 2010-02-19 | 2016-03-09 | 삼성전자주식회사 | 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치 |
| CN101886759B (zh) * | 2010-05-24 | 2012-07-25 | 晶科电子（广州）有限公司 | 一种使用交流电的发光器件及其制造方法 |
| CN102340904B (zh) | 2010-07-14 | 2015-06-17 | 通用电气公司 | 发光二极管驱动装置及其驱动方法 |
| US9035329B2 (en) * | 2010-09-13 | 2015-05-19 | Epistar Corporation | Light-emitting device |
| TWI446578B (zh) * | 2010-09-23 | 2014-07-21 | Epistar Corp | 發光元件及其製法 |
| TWI506818B (zh) * | 2010-10-28 | 2015-11-01 | Kun Hsin Technology Inc | 發光模組及交流發光裝置 |
| CN102693970B (zh) * | 2011-03-22 | 2017-04-12 | 晶元光电股份有限公司 | 发光二极管装置 |
| TWI434405B (zh) | 2011-06-07 | 2014-04-11 | Univ Nat Chiao Tung | 具有積體電路與發光二極體之異質整合結構及其製作方法 |
| KR101902392B1 (ko) * | 2011-10-26 | 2018-10-01 | 엘지이노텍 주식회사 | 발광 소자 |
| DE102011087887A1 (de) * | 2011-12-07 | 2013-06-13 | Osram Gmbh | Leuchtdiodenanordnung |
| TWI509786B (zh) * | 2012-02-17 | 2015-11-21 | Epistar Corp | 發光二極體元件 |
| CN103296044B (zh) * | 2012-02-23 | 2017-07-25 | 晶元光电股份有限公司 | 二维式阵列发光二极管元件 |
| US8816383B2 (en) * | 2012-07-06 | 2014-08-26 | Invensas Corporation | High performance light emitting diode with vias |
| KR20140050927A (ko) | 2012-10-22 | 2014-04-30 | 삼성디스플레이 주식회사 | 발광 장치 및 그 제조 방법 |
| CN104576628B (zh) * | 2013-10-25 | 2018-04-06 | 广东德力光电有限公司 | 一种新型白光led结构及其制作方法 |
| CN104576627B (zh) * | 2013-10-25 | 2018-06-01 | 广东德力光电有限公司 | 一种高显色性白光led结构及其制作方法 |
| EP3099141B1 (en) * | 2015-05-26 | 2019-12-18 | OSRAM GmbH | A lighting device and corresponding method |
| EP3376831B1 (en) * | 2017-03-16 | 2020-05-27 | OSRAM GmbH | A lighting device and corresponding method |
| KR102413442B1 (ko) * | 2017-06-22 | 2022-06-27 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 패키지 |
| KR102470302B1 (ko) * | 2017-12-26 | 2022-11-24 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 패키지 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273340A (ja) * | 1987-04-30 | 1988-11-10 | Nec Corp | 混成集積回路装置 |
| JPH05198843A (ja) * | 1992-01-23 | 1993-08-06 | Toshiba Lighting & Technol Corp | 発光ダイオードランプおよび発光ダイオード表示装置 |
| JPH06314863A (ja) * | 1991-09-17 | 1994-11-08 | Denki Kagaku Kogyo Kk | マトリックス回路基板 |
| JP2004006582A (ja) * | 2002-04-12 | 2004-01-08 | Shiro Sakai | 発光装置 |
| JP2005064412A (ja) * | 2003-08-20 | 2005-03-10 | Tomio Inoue | ブロックハイブリッド発光素子及びそれを用いた照明用光源 |
| JP2005101566A (ja) * | 2003-08-19 | 2005-04-14 | Nichia Chem Ind Ltd | 半導体素子、発光素子及びその基板の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4156072B2 (ja) | 1998-04-23 | 2008-09-24 | アビックス株式会社 | 交流電源用ｌｅｄ集合ランプ |
| WO2001045470A1 (fr) | 1999-12-14 | 2001-06-21 | Takion Co., Ltd. | Dispositif d'alimentation electrique et de lampe a diode electroluminescente |
| US6433370B1 (en) * | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
| JP4491561B2 (ja) | 2002-08-29 | 2010-06-30 | 株式会社東研 | Ｌｅｄを用いたサイン表示装置の交流用ｌｅｄ点灯回路 |
| KR100961483B1 (ko) | 2004-06-30 | 2010-06-08 | 서울옵토디바이스주식회사 | 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치 |
| KR101216938B1 (ko) | 2004-10-28 | 2012-12-31 | 서울반도체 주식회사 | 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치 |
| DE112005002889B4 (de) * | 2004-12-14 | 2015-07-23 | Seoul Viosys Co., Ltd. | Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben |
| JP2008544540A (ja) * | 2005-06-22 | 2008-12-04 | ソウル オプト デバイス カンパニー リミテッド | 発光素子及びその製造方法 |
| KR100616415B1 (ko) * | 2005-08-08 | 2006-08-29 | 서울옵토디바이스주식회사 | 교류형 발광소자 |
| KR20080081837A (ko) * | 2007-03-05 | 2008-09-10 | 서울반도체 주식회사 | 발광 장치 |
| JP2010521807A (ja) * | 2007-03-13 | 2010-06-24 | ソウル オプト デバイス カンパニー リミテッド | 交流駆動型の発光ダイオード |
-
2005
- 2005-08-10 KR KR1020050073284A patent/KR100634307B1/ko active IP Right Grant
-
2006
- 2006-08-07 US US11/997,550 patent/US7897981B2/en not_active Expired - Fee Related
- 2006-08-07 JP JP2008525931A patent/JP5483876B2/ja not_active Expired - Fee Related
- 2006-08-07 WO PCT/KR2006/003095 patent/WO2007018390A1/en active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273340A (ja) * | 1987-04-30 | 1988-11-10 | Nec Corp | 混成集積回路装置 |
| JPH06314863A (ja) * | 1991-09-17 | 1994-11-08 | Denki Kagaku Kogyo Kk | マトリックス回路基板 |
| JPH05198843A (ja) * | 1992-01-23 | 1993-08-06 | Toshiba Lighting & Technol Corp | 発光ダイオードランプおよび発光ダイオード表示装置 |
| JP2004006582A (ja) * | 2002-04-12 | 2004-01-08 | Shiro Sakai | 発光装置 |
| JP2005101566A (ja) * | 2003-08-19 | 2005-04-14 | Nichia Chem Ind Ltd | 半導体素子、発光素子及びその基板の製造方法 |
| JP2005064412A (ja) * | 2003-08-20 | 2005-03-10 | Tomio Inoue | ブロックハイブリッド発光素子及びそれを用いた照明用光源 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015201657A (ja) * | 2015-06-11 | 2015-11-12 | 日亜化学工業株式会社 | 発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007018390A1 (en) | 2007-02-15 |
| US20080191632A1 (en) | 2008-08-14 |
| JP5483876B2 (ja) | 2014-05-07 |
| US7897981B2 (en) | 2011-03-01 |
| KR100634307B1 (ko) | 2006-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5483876B2 (ja) | 発光素子及びその製造方法 | |
| JP5536631B2 (ja) | 複数の発光セルを有する発光素子 | |
| JP5554792B2 (ja) | 発光素子及びその製造方法 | |
| US9324904B2 (en) | Semiconductor light emitting device and light emitting apparatus | |
| KR102086365B1 (ko) | 반도체 발광소자 | |
| JP2005019939A (ja) | フリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法 | |
| JP2002203987A (ja) | 半導体発光素子及びその製造方法 | |
| KR20200042215A (ko) | Led 소자 및 led 소자의 제조 방법 | |
| KR100670929B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR100675268B1 (ko) | 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법 | |
| KR101221643B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR101115533B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR100646635B1 (ko) | 복수 셀의 단일 발광 소자 및 이의 제조 방법 | |
| CN102263180A (zh) | 发光器件、制造发光器件的方法以及发光器件封装 | |
| KR100898585B1 (ko) | 다수의 셀이 결합된 발광 소자 및 그 제조 방법 | |
| KR101216934B1 (ko) | 다수의 셀이 결합된 발광 소자 및 그 제조 방법 | |
| KR101205524B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR20140077657A (ko) | 발광 다이오드 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090330 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090401 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5483876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |