JP2009302428A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2009302428A JP2009302428A JP2008157528A JP2008157528A JP2009302428A JP 2009302428 A JP2009302428 A JP 2009302428A JP 2008157528 A JP2008157528 A JP 2008157528A JP 2008157528 A JP2008157528 A JP 2008157528A JP 2009302428 A JP2009302428 A JP 2009302428A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wiring
- pattern
- layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】配線層あるいは絶縁層を所定パターンに形成する際に、レジストによりワークの表面を被覆し、前記レジストを所定のパターンに露光し、現像してレジストパターンを形成する工程を備える配線基板の製造方法において、前記レジスト15を露光する工程として、ガラスマスクを用いて露光する方法と、レーザ光を利用して描画露光する方法とを併用する。
【選択図】図1
Description
配線パターンを所定パターンに形成する一般的な方法は、基板(ワーク)の表面をレジストによって被覆し、露光および現像操作によりレジストパターンを形成し、レジストパターンをめっきマスクあるいはエッチングマスクとしてパターン形成する方法である。
レジストを所定のパターンに露光する方法として、従来はガラスマスクやフィルムマスク等の各種のマスクを使用して露光する方法が一般的に行われている。マスクには形成すべき配線パターンにしたがってマスクパターンが形成され、マスクを介してレジストを露光すること(一括露光)により、マスクに形成されたマスクパターンにしたがってレジストが露光される。マスクを使用せずに露光する方法として、マイクロミラーを利用してレーザ光の反射を制御する等の方法により、配線パターンにしたがってレーザ光を直接描画して露光する方法もある。
すなわち、配線層あるいは絶縁層を所定パターンに形成する際に、レジストによりワークの表面を被覆し、前記レジストを所定のパターンに露光し、現像してレジストパターンを形成する工程を備える配線基板の製造方法において、前記レジストを露光する工程として、マスクを用いて露光する方法と、レーザ光を利用して描画露光する方法とを併用することを特徴とする。
また、前記レジストパターンを形成する工程が、基板の外部接続端子を接合する面をソルダーレジストにより被覆する工程であり、前記レーザ光を利用して描画露光する方法により、前記ソルダーレジストをパターニングすることを特徴とする。ソルダーレジストをパターングして基板の外部接続端子を接合する面を被覆する場合も、さほど高精度のパターニングが必要なく、レーザ光を利用する描画露光方法が好適に利用できる。
また、前記レジストパターンを形成する工程が、基板の半導体素子搭載面の配線層を形成する工程であり、前記レーザ光を利用して描画露光する方法により、前記レジストパターンを形成することを特徴とする。基板の半導体素子搭載面の配線層には、半導体素子に接続する端子を形成するから、さほど高精度のパターニングが必要なく、この場合にもレーザ光を利用する描画露光方法が好適に利用できる。
(第1の実施の形態)
図1、2は、本発明に係る配線基板の製造方法を、コア基板を有する配線基板の製造工程に適用した例を示す。
図1は、コア基板10に配線層を形成するまでの製造工程を示す。
図1(a)は、コア基板10に、ドリル加工等によって貫通孔11を形成し、貫通孔11の内面とコア基板10の表面にめっき膜12を被着形成した状態を示す。貫通孔11の内面に被着しためっき膜は、コア基板10の両面に形成する配線を電気的に接続する導通部12aとなる。
図1(c)に示す露光工程においては、レーザ光を用いて描画露光する方法を利用する。前述したように、レーザ光を用いて描画露光する方法は、配線パターンのパターンデータを利用して露光できる点で、マスクを使用して露光する方法とくらべて、いろいろな配線パターンに容易に対応して露光できるという利点がある。図1(c)においては、破線で示した範囲が露光している部位である。
また、レーザ光を用いた描画露光方法においては、描画パターンをソフト的に制御することが可能であり、ワークのロットによって、貫通孔11を形成した位置が位置ずれしたような場合には、その位置ずれを補正するようにデータを修正して露光できるという利点がある。
次いで、レジストパターン15aをマスクとして、導体層14をエッチングする。レジストパターン15aによって被覆された部位については導体層14が残留し、導体層14の露出している部分が除去されて、配線パターン14aが形成される。
図1(e)は、導体層14をエッチングした後、レジストパターン15aを除去した状態で、コア基板10の両面に配線パターン14aが形成された状態を示す。
図2(a)は、ワーク(基板)の両面を、絶縁層16により被覆し、絶縁層16にビア穴16aを形成した状態を示す。絶縁層16は、エポキシ、ポリイミド等の絶縁性樹脂フィルムをラミネートして形成することができる。ビア穴16aは、レーザ加工によって形成することができる。
この露光工程においては、マスク20、21を用いて露光している。マスク20、21を使用して露光しているのは、第2層目の配線パターンを微細パターンに高精度に形成する必要があるからである。
マスク20、21の表面に形成したマスクパターン20a、21aをレジスト18の表面に近接させてマスク20、21を配置し、ワークの全面を一括して露光することによってレジスト18をパターン露光する。
配線パターン22aは、レジストパターン18aを除去した後、ワークの表面に露出するめっきシード層を除去することによって独立した配線パターンとなる。ビア穴16aに充填された銅めっきは第1層目の配線パターン14aと第2層目の配線パターン22aとを接続するビアとして作用する。
この第3層目の配線パターン23aも、高精度に配線パターンを形成する必要がある場合には、マスクを用いて露光する方法を利用して配線パターンを形成する。
外部接続端子を接合するパッド23bは、基板の内層に設ける信号層と比較すると、はるかに配置間隔は広く、露光時のパターン精度として高精度は不要である。したがって、ソルダーレジスト26を露光する場合も、レーザ光を使用した描画露光方法によって容易に露光することができる。レーザ光を利用した描画露光方法によれば、基板に形成されているパッドの位置が規定位置から位置ずれしているような場合に、位置ずれを補正して露光できるという利点もある。
基板の半導体素子を搭載する面についても、露光パターンがそれほど高密度でなければ、レーザ光を利用した描画露光方法を利用することができる。
第1の実施の形態においては、コア基板10の両面に配線層を積層した配線基板の製造工程に本発明方法を適用する例について説明した。本発明方法は、コア基板を備える配線基板の製造工程に使用する場合に限られるものではない。
図4、5は、配線基板を有しない多層配線基板の製造工程に、本発明方法を適用する例である。
図4(a)は、配線層を支持する支持板40の一方の面をレジスト42によって被覆した状態を示す。レジスト42はレジストフィルムをラミネートする方法、あるいはレジスト材をコーティングする方法によって形成する。なお、支持板40は、後工程において、化学的に溶解して除去する。したがって、簡単に溶解して除去できる素材、たとえば銅板を使用する。
図4(c)は、露光後、レジスト42を現像してレジストパターン42aを形成した後、端子43を形成した状態を示す。端子43は、たとえば金めっき−ニッケルめっきをこの順に施して形成する。
図4(e)は、めっきにより、次層の配線パターン45を形成した状態を示す。
図4(f)は、配線層を複数層に積層して形成した状態を示す。配線パターン45、46、47が絶縁層44a、44bを介して積層して形成されている。
図5(b)は、ソルダーレジスト48を現像した状態である。基板の表面が、外部接続端子を接合するパッド47aを除いて、ソルダーレジスト48により被覆されている。
図5(d)は、基板の半導体素子を搭載する一方の面に露出する端子43に接合用のはんだ60を供給し、基板の他方の面に露出するパッド47aに外部接続端子62を接合して配線基板を形成した状態を示す。この配線基板は、コア基板を備えない、配線層が複数層に積層された多層配線基板の例である。
11 貫通孔
12a 導通部
13 樹脂
14a 配線パターン
15a レジストパターン
16 絶縁層
16a ビア穴
17 絶縁層
18 レジスト
18a レジストパターン
20、21 マスク
22a、23a 配線パターン
23b パッド
26 保護膜
30 半導体素子
32 バンプ
34 外部接続端子
40 支持板
42a レジストパターン
43 端子
44、44a、44b 絶縁層
45、46、47 配線パターン
47a パッド
48 ソルダーレジスト
50 マスク
50a マスクパターン
62 外部接続端子
Claims (5)
- 配線層あるいは絶縁層を所定パターンに形成する際に、レジストによりワークの表面を被覆し、前記レジストを所定のパターンに露光し、現像してレジストパターンを形成する工程を備える配線基板の製造方法において、
前記レジストを露光する工程として、マスクを用いて露光する方法と、レーザ光を利用して描画露光する方法とを併用することを特徴とする配線基板の製造方法。 - 信号層となる配線層を形成する工程においては、前記レジストをマスクを用いた露光方法によって露光し、
電源層あるいは接地層となる配線層を形成する工程においては、前記レジストをレーザ光を利用して描画露光する方法を利用することを特徴とする請求項1記載の配線基板の製造方法。 - コア基板の両面に配線層を積層して形成する工程を備え、
前記コア基板の表面に形成する配線層については、前記レーザ光を利用して描画露光する方法によりレジストパターンを形成して配線パターンを形成することを特徴とする請求項1または2記載の配線基板の製造方法。 - 前記レジストパターンを形成する工程が、基板の外部接続端子を接合する面をソルダーレジストにより被覆する工程であり、
前記レーザ光を利用して描画露光する方法により、前記ソルダーレジストをパターニングすることを特徴とする請求項1〜3のいずれか一項記載の配線基板の製造方法。 - 前記レジストパターンを形成する工程が、基板の半導体素子搭載面の配線層を形成する工程であり、
前記レーザ光を利用して描画露光する方法により、前記レジストパターンを形成することを特徴とする請求項1〜4のいずれか一項記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157528A JP5114308B2 (ja) | 2008-06-17 | 2008-06-17 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157528A JP5114308B2 (ja) | 2008-06-17 | 2008-06-17 | 配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009302428A true JP2009302428A (ja) | 2009-12-24 |
JP2009302428A5 JP2009302428A5 (ja) | 2011-05-12 |
JP5114308B2 JP5114308B2 (ja) | 2013-01-09 |
Family
ID=41548996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008157528A Active JP5114308B2 (ja) | 2008-06-17 | 2008-06-17 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5114308B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019530241A (ja) * | 2016-09-30 | 2019-10-17 | シャンハイ マイクロ エレクトロニクス イクイプメント(グループ)カンパニー リミティド | 半導体再配線方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003140329A (ja) * | 2001-11-01 | 2003-05-14 | Hitachi Chem Co Ltd | 感光性樹脂組成物、これを用いた感光性エレメント、レジストパターンの製造法およびプリント配線板の製造法 |
JP2006330168A (ja) * | 2005-05-24 | 2006-12-07 | Hitachi Chem Co Ltd | 感光性エレメント、これを用いたレジストパターンの形成方法及びプリント配線板の製造方法 |
JP2007114234A (ja) * | 2005-10-18 | 2007-05-10 | Nichigo Morton Co Ltd | 感光性樹脂組成物および感光性ドライフィルムレジスト |
JP2007226158A (ja) * | 2006-02-27 | 2007-09-06 | Asahi Kasei Electronics Co Ltd | ドライフィルムレジスト |
-
2008
- 2008-06-17 JP JP2008157528A patent/JP5114308B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003140329A (ja) * | 2001-11-01 | 2003-05-14 | Hitachi Chem Co Ltd | 感光性樹脂組成物、これを用いた感光性エレメント、レジストパターンの製造法およびプリント配線板の製造法 |
JP2006330168A (ja) * | 2005-05-24 | 2006-12-07 | Hitachi Chem Co Ltd | 感光性エレメント、これを用いたレジストパターンの形成方法及びプリント配線板の製造方法 |
JP2007114234A (ja) * | 2005-10-18 | 2007-05-10 | Nichigo Morton Co Ltd | 感光性樹脂組成物および感光性ドライフィルムレジスト |
JP2007226158A (ja) * | 2006-02-27 | 2007-09-06 | Asahi Kasei Electronics Co Ltd | ドライフィルムレジスト |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019530241A (ja) * | 2016-09-30 | 2019-10-17 | シャンハイ マイクロ エレクトロニクス イクイプメント(グループ)カンパニー リミティド | 半導体再配線方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5114308B2 (ja) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237255B2 (en) | Multi-layer printed circuit board having built-in integrated circuit package | |
US7727802B2 (en) | Method for fabricating an electronic component embedded substrate | |
US20120279630A1 (en) | Manufacturing method of circuit substrate | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
JP2008112996A (ja) | 印刷回路基板の製造方法 | |
JP2007142403A (ja) | プリント基板及びその製造方法 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
KR20040076164A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
JP2007150275A (ja) | 半導体内臓基板およびその製造方法 | |
JP2007081157A (ja) | 多層配線基板及びその製造方法 | |
JP3721139B2 (ja) | プリント配線基板構造及びこれの製造方法 | |
JP2007088475A (ja) | キャビティを備えた基板製造方法 | |
JP2013140955A (ja) | 部品組込み型印刷回路基板及びその製造方法 | |
JP4268560B2 (ja) | 電子部品内蔵モジュールおよびその製造方法 | |
JP3908610B2 (ja) | 多層配線基板の製造方法 | |
JP4906903B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP2007324568A (ja) | パッケージ基板の製造方法 | |
JP5114308B2 (ja) | 配線基板の製造方法 | |
JPH0710029B2 (ja) | 積層回路基板の製造方法 | |
TWI801600B (zh) | 印刷電路板 | |
JP2007250608A (ja) | 中空部を有する回路基板、その製造方法およびそれを用いた回路装置の製造方法 | |
KR20150009671A (ko) | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 | |
JPH05504233A (ja) | プリント回路板及びその製法 | |
JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5114308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |