JP2009302189A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009302189A JP2009302189A JP2008152976A JP2008152976A JP2009302189A JP 2009302189 A JP2009302189 A JP 2009302189A JP 2008152976 A JP2008152976 A JP 2008152976A JP 2008152976 A JP2008152976 A JP 2008152976A JP 2009302189 A JP2009302189 A JP 2009302189A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- electrode pad
- semiconductor chip
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体チップと基板との接続における半田バンプについて複数のサイズの半田バンプを用いることなく、半導体チップと基板との距離および位置を高精度に調整することによって、半導体チップと基板との高さバラツキを抑え、信頼性の高い半導体装置を提供する。
【解決手段】本発明の半導体装置は、フリップチップ接続を実装する半導体チップと基板とを備える半導体装置であって、半導体チップの主面に配置された電極パッドと、基板上に配置されたランドと、半導体チップの電極パッドと基板のランドとを電気的に接合する半田バンプとを備え、電極パッドまたはランドは、フリップチップ接続を実装する際に、半田バンプのつぶれ量を電気的に測定することを特徴とする。
【選択図】図1
【解決手段】本発明の半導体装置は、フリップチップ接続を実装する半導体チップと基板とを備える半導体装置であって、半導体チップの主面に配置された電極パッドと、基板上に配置されたランドと、半導体チップの電極パッドと基板のランドとを電気的に接合する半田バンプとを備え、電極パッドまたはランドは、フリップチップ接続を実装する際に、半田バンプのつぶれ量を電気的に測定することを特徴とする。
【選択図】図1
Description
本発明は、半導体装置に関し、より特定的には、フリップチップ接続を構成する半導体装置およびその製造方法に関する。
近年、半導体装置は、基板の高密度化、半導体回路素子の高集積化による半導体チップの多ピン化、および実装間隔の狭ピッチ化が進んでいる。これに伴い、樹脂封止をしていない半導体チップを直接フェイスダウンによって基板に接続するフリップチップ接続が注目されている。図9は、従来技術におけるフリップチップ接続を構成する半導体装置10を示す図である。図9において、半導体装置10は、半導体チップ1と、基板2と、半田バンプ3と、ランド4と、電極パッド5とから構成されている。半導体チップ1には、主面上に複数の電極パッド5が配置されており、当該複数の電極パッド5のそれぞれに基板2との接続用金属バンプである半田バンプ3が備えられている。基板2上には、複数のランド4が形成されている。当該ランド4は、上述した半導体チップ1の電極パッド5の配置位置に合わせて形成されている。フリップチップ接続の実装は、半導体チップ1の電極パッド5に接着された半田バンプ3を、基板2のランド4上にマウントして加熱圧着することよって、電極パッド5とランド4とを電気的に接合する。なお、このようなフリップチップ接続の実装においては、半導体チップ1と基板2とが一定の高さを有するように形成されることが理想的である。
しかしながら、上述したような従来技術におけるフリップチップ接続の実装方法では、印加荷重のバラツキによって、半導体チップ1と基板2との高さにバラツキが発生し、歩留まりの低下を招いていた。このような課題を解決するための半導体装置が、特許文献1に開示されている。図10は、特許文献1に記載されている半導体装置20を示す図である。図10において、半導体装置20は、図9に示した半導体装置10と同様に、半導体チップ1と、基板2と、半田バンプ3と、ランド4と、電極パッド5とから構成されている。さらに、半導体装置20は、半田バンプ3よりもボール径の小さい金属バンプである接続検出用半田バンプ6を備えている。図10に示した半導体装置20において、図9に示した半導体装置10と同様の構成要素については、同様の参照符号を付して説明を省略する。
図10において、半導体装置20は、接続検出用半田バンプ6を備えている点に特徴がある。接続検出用半田バンプ6は、図9に示した半田バンプ3と同様に、半導体チップ1の主面上に配置された電極パッド5に接着されている。なお、このように半導体チップ1に構成される接続検出用半田バンプ6は、1つであっても複数であっても構わない。フリップチップ接続の実装の際は、半導体チップ1の電極パッド5に接着された接続検出用半田バンプ6を、基板2のランド4上にマウントして加熱圧着し、電極パッド5とランド4とを電気的に導通することを検知する。これにより、半導体装置20は、半導体チップ1と基板2の高さのバラツキを抑え、接続部の信頼性を向上させている。
特開平10−189660号公報
しかしながら、上述した半導体装置20は、半導体チップの主面上に配置された特定の電極パッドに、他の半田バンプとサイズの異なる接続検出用半田バンプを設置する必要があるため、製造方法が非常に困難であった。
それ故に、本発明の目的は、半導体チップと基板との接続における半田バンプについて複数のサイズの半田バンプを用いることなく、半導体チップと基板との距離および位置を高精度に調整することによって、半導体チップと基板との高さバラツキを抑え、信頼性の高い半導体装置を提供することである。
上記目的を達成させるために、本発明の第1の半導体装置は、フリップチップ接続を実装する半導体チップと基板とを備える半導体装置であって、半導体チップの主面に配置された電極パッドと、基板上に配置されたランドと、半導体チップの電極パッドと基板のランドとを電気的に接合する半田バンプとを備え、電極パッドまたはランドは、フリップチップ接続を実装する際に、半田バンプのつぶれ量を電気的に測定することを特徴とする。
好ましい半田バンプのつぶれ量を電気的に測定する電極パッドまたはランドは、少なくとも1つ備えることを特徴とする。
さらに、好ましい半田バンプのつぶれ量を電気的に測定する電極パッドまたはランドは、半田バンプとの接触を検知し、互いに電気的に絶縁された複数の電極から構成され、半田バンプのつぶれ量を電気的に測定する電極パッドまたはランドの中心点からの半田バンプの接触範囲を、複数の電極と半田バンプとの接触状態に基づいて測定することを特徴とする。
さらに、好ましい半田バンプのつぶれ量を電気的に測定する電極パッドまたはランドは、半田バンプとの接触を検知し、互いに電気的に絶縁された複数の電極から構成され、半田バンプのつぶれ量を電気的に測定する電極パッドまたはランドの中心点からの半田バンプの接触範囲を、複数の電極と半田バンプとの接触状態に基づいて測定することを特徴とする。
好ましい複数の電極は、中心点を中心とする大きさの異なるリング状であることを特徴とする。
さらに、好ましい複数の電極は、それぞれの導通を検知する別の電極に接続されることを特徴とする。
さらに、好ましい複数の電極は、それぞれの導通を検知する別の電極に接続されることを特徴とする。
上記目的を達成させるために、本発明の第1の半導体装置の製造方法は、フリップチップ接続を実装する半導体チップと基板とを備える半導体装置の製造方法であって、半導体チップの主面に電極パッドを配置する工程と、基板上にランドを配置する工程と、半導体チップまたは基板に圧力を掛け、半導体チップの電極パッドと基板のランドとを半田バンプによって電気的に接合する工程とを実行し、電極パッドまたはランドは、フリップチップ接続を実装する際に、半田バンプのつぶれ量を電気的に測定し、半導体チップまたは基板に掛ける圧力を調整することを特徴とする。
上記目的を達成させるために、本発明の第2の半導体装置は、フリップチップ接続を実装する半導体チップと基板とを備える半導体装置であって、半導体チップの主面に配置された電極パッドと、基板上に配置されたランドと、半導体チップの電極パッドと基板のランドとを電気的に接合する半田バンプとを備え、電極パッドまたはランドは、フリップチップ接続を実装する際に、半田バンプの位置のずれを電気的に測定することを特徴とする。
好ましい半田バンプの位置のずれを電気的に測定する電極パッドまたはランドは、少なくとも1つ備えることを特徴とする。
さらに、好ましい半田バンプの位置のずれを電気的に測定する電極パッドまたはランドは、半田バンプの位置のずれを電気的に測定する電極パッドまたはランドの中心点を通る軸に対して線対称、または中心点に対して点対称に配置され、半田バンプとの接触を検知し、互いに電気的に絶縁された複数の電極から構成されることを特徴とする。
さらに、好ましい半田バンプの位置のずれを電気的に測定する電極パッドまたはランドは、半田バンプの位置のずれを電気的に測定する電極パッドまたはランドの中心点を通る軸に対して線対称、または中心点に対して点対称に配置され、半田バンプとの接触を検知し、互いに電気的に絶縁された複数の電極から構成されることを特徴とする。
好ましい複数の電極は、中心点を中心とする大きさの異なるリング状に配置されることを特徴とする。
さらに、好ましい複数の電極は、それぞれの導通を検知する別の電極に接続されることを特徴とする。
さらに、好ましい複数の電極は、それぞれの導通を検知する別の電極に接続されることを特徴とする。
上記目的を達成させるために、本発明の第2の半導体装置の製造方法は、フリップチップ接続を実装する半導体チップと基板とを備える半導体装置の製造方法であって、半導体チップの主面に電極パッドを配置する工程と、基板上にランドを配置する工程と、半導体チップまたは基板に圧力を掛け、半導体チップの電極パッドと基板のランドとを半田バンプによって電気的に接合する工程とを実行し、電極パッドまたはランドは、フリップチップ接続を実装する際に、半田バンプの位置のずれを電気的に測定し、半導体チップまたは基板の位置を調整することを特徴とする。
上述のように、本発明の半導体装置は、電極パッドまたはランドを構成する複数の電極によって、半田バンプのつぶれ量または位置のずれを電気的に測定することができる。従って、本発明の半導体装置によれば、半導体チップと基板との接続における半田バンプについて複数のサイズの半田バンプを用いることなく、半導体チップと基板との距離および位置を高精度に調整し、半導体チップと基板との高さバラツキを抑え、信頼性の高い半導体装置を実現することができる。
以下、本発明の実施形態について、図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置100を示す図である。図1において、半導体装置100は、半導体チップ1と、基板2と、半田バンプ3と、ランド4と、電極パッド40と、電極パッド5とから構成されている。半導体チップ1には、主面上に複数の電極パッド5が配置されており、当該複数の電極パッド5のそれぞれに基板2との接続用金属バンプである半田バンプ3が備えられている。基板2上には、複数のランドと電極パッド40とが形成されている。ランド4と電極パッド40とは、上述した半導体チップ1の電極パッド5の配置位置に合わせて形成されている。フリップチップ接続の実装は、半導体チップ1の電極パッド5に接着された半田バンプ3を、それぞれ基板2のランド4または電極パッド40上にマウントして加熱圧着することよって、電極パッド5と、ランド4または電極パッド40とを電気的に接合する。なお、図1に示した半導体装置100の構成は、電極パッド40を除いては、図9に示した従来技術における半導体装置10の構成と同様である。以下に、本発明の第1の実施形態に係る半導体装置100の電極パッド40の特徴について説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る半導体装置100を示す図である。図1において、半導体装置100は、半導体チップ1と、基板2と、半田バンプ3と、ランド4と、電極パッド40と、電極パッド5とから構成されている。半導体チップ1には、主面上に複数の電極パッド5が配置されており、当該複数の電極パッド5のそれぞれに基板2との接続用金属バンプである半田バンプ3が備えられている。基板2上には、複数のランドと電極パッド40とが形成されている。ランド4と電極パッド40とは、上述した半導体チップ1の電極パッド5の配置位置に合わせて形成されている。フリップチップ接続の実装は、半導体チップ1の電極パッド5に接着された半田バンプ3を、それぞれ基板2のランド4または電極パッド40上にマウントして加熱圧着することよって、電極パッド5と、ランド4または電極パッド40とを電気的に接合する。なお、図1に示した半導体装置100の構成は、電極パッド40を除いては、図9に示した従来技術における半導体装置10の構成と同様である。以下に、本発明の第1の実施形態に係る半導体装置100の電極パッド40の特徴について説明する。
図2は、図1に示した電極パッド40を示す図である。図2において、電極パッド40は、同心な直径の異なるリング状の第1〜3の円形電極41〜43によって構成されている。第1〜3の円形電極41〜43は、直径の大きい順に、第1の円形電極41、第2の円形電極42、および第3の円形電極43であって、最外周である第1の円形電極41の直径は80μmである。なお、図2に示すように、第1〜3の円形電極41〜43は、電気的に絶縁されている。また、第1〜3の円形電極41〜43は、電極パッド40における半田バンプ3のつぶれ量を電気的に測定するために、それぞれ別の電極(図中省略)に接続されている。
次に、半田バンプ3のつぶれ量を電気的に測定する方法について説明する。図3は、図1で示した半導体装置10における半田バンプ3と電極パッド40との接合部分を示す図である。なお、図3において、電極パッド40は、図2におけるA−A’の断面図となっている。
図3(a)は、半田バンプ3のつぶれ量が少ない状態を示す図である。図3(a)において、半導体チップ1の電極パッド5に接着された半田バンプ3を、基板2上の電極パッド40に圧着している。図3(a)に示すように、半田バンプ3のつぶれ量が少ない状態では、半田バンプ3は、電極パッド40のうち、第3の円形電極43のみに接している。このような状態において、第1〜3の円形電極41〜43間には電気的な導通が観測されない。
図3(a)に示した状態から、さらに、半導体チップ1の半田バンプ3を基板2上の電極パッド40に圧着させていくと、半田バンプ3は、基板2上の電極パッド40の広範囲に接することになる。図3(b)は、半田バンプ3のつぶれ量が多い状態を示す図である。図3(b)に示すように、半田バンプ3のつぶれ量は多い状態では、半田バンプ3は、電極パッド40のうち、第2の円形電極42および第3の円形電極43に接している。このような状態において、第1〜3の円形電極41〜43間の電気的な導通を測定すれば、第2の円形電極42と第3の円形電極43との間に電気的な導通が観測され、第1の円形電極41と第2の円形電極42との間、および第1の円形電極41と第3の円形電極43との間には電気的な導通は観測されない。
以上のように、本発明の第1の実施形態に係る半導体装置100によれば、電極パッド40における第1〜3の円形電極41〜43間の電気的な導通を測定することによって、半田バンプ3のつぶれ量を電気的に測定することができる。従って、本発明の第1の実施形態に係る半導体装置100によれば、半導体チップ1と基板2との接続における半田バンプ3について複数のサイズの半田バンプを用いることなく、半導体チップ1と基板2との距離を高精度に調整し、半導体チップ1と基板2との高さバラツキを抑え、信頼性の高い半導体装置を実現することができる。
なお、本発明の第1の実施形態に係る半導体装置100の電極パッド40は、第1〜3の円形電極41〜43の3つの電極で構成されていたが、電極の数は、これに限定されるものではない。電極の数を増やせば、半導体チップと基板との距離を、さらに高精度に調整できることは言うまでもない。
なお、本発明の第1の実施形態に係る半導体装置100の電極パッド40は、図2に示したような円形電極によって構成されていたが、これに限定されるものではない。例えば、電極パッドを構成する各電極が、円形に近い多角形であっても構わない。図4は、電極パッド50を示す図である。図4において、電極パッド50は、同心な大きさの異なるリング状の第1〜3の八角形電極51〜53によって構成されている。このような電極バッド50においても、電極パッド40と同様の効果が得られることは言うまでもない。
なお、本発明の第1の実施形態に係る半導体装置100の電極パッド40は、基板上に配置されていたが、半導体チップ側の電極パッドとして配置しても構わない。
(第2の実施形態)
本実施形態では、半田バンプと電極パッドとの位置のずれを電気的に測定する半導体装置について説明する。本実施形態に係る半導体装置は、電極パッド40の構成を除いては、図1に示した本発明の第1の実施形態に係る半導体装置100と同様であるため、詳しい説明は省略する。以下に、本発明の第2の実施形態に係る半導体装置の電極パッドの特徴について説明する。
本実施形態では、半田バンプと電極パッドとの位置のずれを電気的に測定する半導体装置について説明する。本実施形態に係る半導体装置は、電極パッド40の構成を除いては、図1に示した本発明の第1の実施形態に係る半導体装置100と同様であるため、詳しい説明は省略する。以下に、本発明の第2の実施形態に係る半導体装置の電極パッドの特徴について説明する。
図5は、本発明の第2の実施形態に係る半導体装置の電極パッド60を示す図である。図5において、電極パッド60は、第1〜6の分割円形電極61〜66によって構成されている。電極パッド60における第1〜6の分割円形電極61〜66は、図2に示した本発明の第1の実施形態における電極パッド40の第1〜3の円形電極41〜43をそれぞれ2つに分割した形状である。より詳しく説明すると、第1の分割円形電極61および第2の分割円形電極62は、電極パッド40の円形状である第1の円形電極41を2つに分割した半円形状である。同様に、第3の分割円形電極63および第4の分割円形電極64は、電極パッド40の円形状である第2の円形電極42を2つに分割した半円形状であり、第5の分割円形電極65および第6の分割円形電極66は、電極パッド40の円形状である第3の円形電極43を2つに分割した半円形状である。なお、第1〜6の分割円形電極61〜66は、電極パッド60と半田バンプ3との位置のずれを電気的に測定するために、それぞれ別の電極(図中省略)に接続されている。
電極パッド60を備える基板2に、半田バンプ3を装着した半導体チップ1を圧着する際、例えば、半田バンプ3が、電極パッド60の中心からずれた図5の点線Bに示す位置に圧着された場合を想定する。この場合、第2〜6の分割円形電極62〜66間には電気的な導通が観測されるが、第1の分割円形電極61には電気的な導通は観測されない。この結果から、半田バンプ3は、第1の分割円形電極61のみに接していないことが分かる。このように、半田バンプ3は、図5の点線で示すBの位置に装着されていることが、電気的な導通を測定することによって検知することができる。
以上のように、本発明の第2の実施形態に係る送信装置によれば、電極パッド60における第1〜6の分割円形電極61〜66間の電気的な導通を測定することによって、電極パッド60と半田バンプ3との位置のずれを電気的に測定することができる。従って、本発明の第2の実施形態に係る送信装置によれば、半田バンプと電極パッドとの位置のずれを高精度に調整し、信頼性の高い半導体装置を実現することができる。
なお、本発明の第2の実施形態に係る半導体装置の電極パッド60における第1〜6の分割円形電極61〜66は、図2に示した本発明の第1の実施形態における電極パッド40の第1〜3の円形電極41〜43をそれぞれ2つに分割した形状であるが、これに限定されるものではない。例えば、電極パッド40の第1〜3の円形電極41〜43をそれぞれ4つに分割する等して、本発明の第2の実施形態に係る半導体装置の電極パッド60を構成する電極数を増やせば、半田バンプと電極パッドとの位置のずれを、さらに高精度に調整できることは言うまでもない。
なお、本発明の第2の実施形態に係る半導体装置の電極パッド60は、図5に示したような分割円形電極によって構成されていたが、これに限定されるものではない。例えば、電極パッドを構成する各電極が、円形に近い多角形を分割した形状であっても構わない。図6は、電極パッド70を示す図である。図6において、電極パッド70は、同心な大きさの異なるリング状の八角形を分割した第1〜6の分割八角形電極71〜76によって構成されている。つまり、電極パッド70における第1〜6の分割八角形電極71〜76は、図4に示した本発明の第1の実施形態における電極パッド50の第1〜3の八角形電極51〜53をそれぞれ2つに分割した半多角形状である。このような電極バッド70においても、電極パッド60と同様の効果が得られることは言うまでもない。電極パッドを構成する複数の電極は、電極パッドの中心点を通る軸に対して線対称、または中心点に対して点対称に配置される構成であれば同様の効果が得られる。
なお、本発明の第2の実施形態に係る半導体装置の電極パッド60は、基板上に配置されていたが、半導体チップ側の電極パッドとして配置しても構わない。
(第3の実施形態)
本実施形態では、本発明の半導体装置の製造方法について説明する。図7は、本発明の第3の実施形態に係る半導体装置300を示す図である。図7は、基板と半導体チップとにおいてフリップチップ接続を実装した半導体装置300の上面図である。図7において、本実施形態に係る半導体装置300の基本的な構成は、図1に示した本発明の第1の実施形態に係る半導体装置100と同様であるため、同様の構成要素については同様の参照符号を付して、詳しい説明は省略する。
本実施形態では、本発明の半導体装置の製造方法について説明する。図7は、本発明の第3の実施形態に係る半導体装置300を示す図である。図7は、基板と半導体チップとにおいてフリップチップ接続を実装した半導体装置300の上面図である。図7において、本実施形態に係る半導体装置300の基本的な構成は、図1に示した本発明の第1の実施形態に係る半導体装置100と同様であるため、同様の構成要素については同様の参照符号を付して、詳しい説明は省略する。
図7において、半導体装置300の基板2には、フリップチップ接続を実装するための電極パッド以外に、半田バンプ3のつぶれ量を検知するための第1〜3の導通検知用電極41a〜43aが配置されている。半田バンプ3のつぶれ量を検知するための第1〜3の導通検知用電極41a〜43aは、基板2上において、フリップチップ接続が実装される半導体チップ1の範囲よりも外側に配置される。ここで、第1の導通検知用電極41aは、電極パッド40の第1の円形電極41に接続されており、第2の導通検知用電極42aは、電極パッド40の第2の円形電極42に接続されており、第3の導通検知用電極43aは、電極パッド40の第3の円形電極43に接続されている。
半導体装置300は、半導体チップ1の電極パッド5に接着された半田バンプ3を、基板2の電極パッド上にマウントして加熱圧着することよって、フリップチップ接続を実装する。その過程において、半導体チップ1に圧力を掛けることによって、徐々に半田バンプ3を基板2に接合する。
図8は、半導体チップ1に徐々に圧力を掛ける様子を示す図である。図8(a)は、半導体チップ1に低い圧力を掛けた状態を示す図である。図8(a)に示すように、半導体チップ1に掛かる圧力が低い状態では、半田バンプ3はつぶれていなので、第1〜3の導通検知用電極41a〜43aに電気的な導通は観測されない。
図8(b)は、図8(a)の状態から、半導体チップ1に、さらに圧力を掛けた状態を示す図である。図8(b)に示すように、半導体チップ1に、さらに圧力を掛けると、半田バンプ3はつぶれ、電極パッド40を構成する最内周の第3の円形電極43と、その次周の第2の円形電極42との間が電気的に導通し、第3の導通検知用電極43aと第2の導通検知用電極42aとに導通が観測されるようになる。この時点で、半導体チップ1に掛ける圧力を停止し、フリップチップ接続の実装を完了とする。
以上のように、本発明の第3の実施形態に係る半導体装置300の製造方法によれば、半導体チップ1と基板2との接合において、電極パッド40の各電極間の電気的な導通を観測することによって、半田バンプ3のつぶれ量を制御することができる。従って、本発明の第3の実施形態に係る半導体装置300の製造方法によれば、半導体チップ1と基板2との接続における半田バンプ3について複数のサイズの半田バンプを用いることなく、半導体チップ1と基板2との距離を高精度に調整し、半導体チップ1と基板2との高さバラツキを抑え、信頼性の高い半導体装置を製造することができる。
なお、本発明の第3の実施形態に係る半導体装置300の製造方法は、半田バンプ3のつぶれ量を検知する第1〜3の導通検知用電極41a〜43aを用いて説明したが、本発明の第2の実施形態に係る半導体装置についても同様に適用できることは言うまでもない。例えば、図5に示した本発明の第2の実施形態に係る半導体装置の電極パッド60では、第1〜6の分割円形電極61〜66のそれぞれに接続される第1〜6の導通検知用電極を基板2上に配置すれば、半田バンプと電極パッドとの位置のずれを高精度に調整し、信頼性の高い半導体装置を製造することができる。
また、基板2上に配置される電極パッドのうち上述したような半田バンプのつぶれ量または位置のずれを測定できる電極パッド、およびそれに対応する導通検知用電極の数を増やせば、半導体チップと基板との距離、または半田バンプと電極パッドとの位置のずれを、より高精度に調整することができ、さらに信頼性の高い半導体装置を製造することができる。
本発明の半導体装置およびその製造方法は、フリップチップ接続を実装する半導体装置の高品質化および高精度化等に有用である。
1 半導体チップ
2 基板
3、6 半田バンプ
4 ランド
5、40、50、60、70 電極パッド
41〜43、41a〜43a、51〜53、61〜66、71〜76 電極
10、20、100、300 半導体装置
2 基板
3、6 半田バンプ
4 ランド
5、40、50、60、70 電極パッド
41〜43、41a〜43a、51〜53、61〜66、71〜76 電極
10、20、100、300 半導体装置
Claims (12)
- フリップチップ接続を実装する半導体チップと基板とを備える半導体装置であって、
前記半導体チップの主面に配置された電極パッドと、
前記基板上に配置されたランドと、
前記半導体チップの電極パッドと前記基板のランドとを電気的に接合する半田バンプとを備え、
前記電極パッドまたはランドは、前記フリップチップ接続を実装する際に、前記半田バンプのつぶれ量を電気的に測定することを特徴とする、半導体装置。 - 前記半田バンプのつぶれ量を電気的に測定する電極パッドまたはランドは、少なくとも1つ備えることを特徴とする、請求項1に記載の半導体装置。
- 前記半田バンプのつぶれ量を電気的に測定する電極パッドまたはランドは、
前記半田バンプとの接触を検知し、互いに電気的に絶縁された複数の電極から構成され、
前記半田バンプのつぶれ量を電気的に測定する電極パッドまたはランドの中心点からの前記半田バンプの接触範囲を、前記複数の電極と前記半田バンプとの接触状態に基づいて測定することを特徴とする、請求項2に記載の半導体装置。 - 前記複数の電極は、前記中心点を中心とする大きさの異なるリング状であることを特徴とする、請求項3に記載の半導体装置。
- 前記複数の電極は、それぞれの導通を検知する別の電極に接続されることを特徴とする、請求項3〜4のいずれかに記載の半導体装置。
- フリップチップ接続を実装する半導体チップと基板とを備える半導体装置の製造方法であって、
前記半導体チップの主面に電極パッドを配置する工程と、
前記基板上にランドを配置する工程と、
前記半導体チップまたは前記基板に圧力を掛け、前記半導体チップの電極パッドと前記基板のランドとを半田バンプによって電気的に接合する工程とを実行し、
前記電極パッドまたはランドは、前記フリップチップ接続を実装する際に、前記半田バンプのつぶれ量を電気的に測定し、
前記半導体チップまたは前記基板に掛ける圧力を調整することを特徴とする、半導体装置の製造方法。 - フリップチップ接続を実装する半導体チップと基板とを備える半導体装置であって、
前記半導体チップの主面に配置された電極パッドと、
前記基板上に配置されたランドと、
前記半導体チップの電極パッドと前記基板のランドとを電気的に接合する半田バンプとを備え、
前記電極パッドまたはランドは、前記フリップチップ接続を実装する際に、前記半田バンプの位置のずれを電気的に測定することを特徴とする、半導体装置。 - 前記半田バンプの位置のずれを電気的に測定する電極パッドまたはランドは、少なくとも1つ備えることを特徴とする、請求項7に記載の半導体装置。
- 前記半田バンプの位置のずれを電気的に測定する電極パッドまたはランドは、
前記半田バンプの位置のずれを電気的に測定する電極パッドまたはランドの中心点を通る軸に対して線対称、または前記中心点に対して点対称に配置され、前記半田バンプとの接触を検知し、互いに電気的に絶縁された複数の電極から構成されることを特徴とする、請求項8に記載の半導体装置。 - 前記複数の電極は、前記中心点を中心とする大きさの異なるリング状に配置されることを特徴とする、請求項9に記載の半導体装置。
- 前記複数の電極は、それぞれの導通を検知する別の電極に接続されることを特徴とする、請求項9〜10のいずれかに記載の半導体装置。
- フリップチップ接続を実装する半導体チップと基板とを備える半導体装置の製造方法であって、
前記半導体チップの主面に電極パッドを配置する工程と、
前記基板上にランドを配置する工程と、
前記半導体チップまたは前記基板に圧力を掛け、前記半導体チップの電極パッドと前記基板のランドとを半田バンプによって電気的に接合する工程とを実行し、
前記電極パッドまたはランドは、前記フリップチップ接続を実装する際に、前記半田バンプの位置のずれを電気的に測定し、
前記半導体チップまたは前記基板の位置を調整することを特徴とする、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152976A JP2009302189A (ja) | 2008-06-11 | 2008-06-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152976A JP2009302189A (ja) | 2008-06-11 | 2008-06-11 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302189A true JP2009302189A (ja) | 2009-12-24 |
Family
ID=41548809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008152976A Pending JP2009302189A (ja) | 2008-06-11 | 2008-06-11 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009302189A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020522120A (ja) * | 2017-09-19 | 2020-07-27 | グーグル エルエルシー | 正確なチップ間分離のためのストッパとしてのピラー |
-
2008
- 2008-06-11 JP JP2008152976A patent/JP2009302189A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020522120A (ja) * | 2017-09-19 | 2020-07-27 | グーグル エルエルシー | 正確なチップ間分離のためのストッパとしてのピラー |
JP7146799B2 (ja) | 2017-09-19 | 2022-10-04 | グーグル エルエルシー | 正確なチップ間分離のためのストッパとしてのピラー |
JP2022177189A (ja) * | 2017-09-19 | 2022-11-30 | グーグル エルエルシー | 正確なチップ間分離のためのストッパとしてのピラー |
US11574885B2 (en) | 2017-09-19 | 2023-02-07 | Google Llc | Pillars as stops for precise chip-to-chip separation |
US11842973B2 (en) | 2017-09-19 | 2023-12-12 | Google Llc | Pillars as stops for precise chip-to-chip separation |
JP7457078B2 (ja) | 2017-09-19 | 2024-03-27 | グーグル エルエルシー | 正確なチップ間分離のためのストッパとしてのピラー |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11193953B2 (en) | 3D chip testing through micro-C4 interface | |
US20180211935A1 (en) | Surface mounting semiconductor components | |
US20100171209A1 (en) | Semiconductor device and method for manufacturing the same | |
US9607963B2 (en) | Semiconductor device and fabrication method thereof | |
TW200919664A (en) | Flip chip package structure and carrier thereof | |
WO2011086613A1 (ja) | 半導体装置及びその製造方法 | |
TWI453839B (zh) | 半導體裝置及其製造方法 | |
JP4562579B2 (ja) | 半導体装置 | |
TWI461128B (zh) | 使用銅列互連之強化覆晶結構 | |
US20130256915A1 (en) | Packaging substrate, semiconductor package and fabrication method thereof | |
JP2007142017A (ja) | 半導体装置およびその製造方法 | |
JP2008060483A (ja) | 半導体装置の実装構造体およびその製造方法 | |
JP2009302189A (ja) | 半導体装置およびその製造方法 | |
JP2014179364A (ja) | 半導体チップ及びこれを備える半導体装置 | |
US20100283145A1 (en) | Stack structure with copper bumps | |
JP2017028155A (ja) | 半導体装置及びその製造方法 | |
JP5778557B2 (ja) | 半導体装置の製造方法、半導体装置、及び半導体素子 | |
US20120086119A1 (en) | Chip stacked structure | |
TWI495052B (zh) | 基板結構與使用該基板結構之半導體封裝件 | |
TW201413903A (zh) | 半導體封裝件及其製法 | |
JP2010258302A (ja) | 超音波フリップチップ実装方法およびそれに用いられる基板 | |
JP2005026630A (ja) | 半導体装置及びその製造方法 | |
JP2012124426A (ja) | 半導体装置、及びその製造方法 | |
CN105185760B (zh) | 封装结构及其制法 | |
KR20110105165A (ko) | 인터포저 및 이를 갖는 스택 패키지 |