JP2009295684A - 半導体双方向スイッチング装置 - Google Patents
半導体双方向スイッチング装置 Download PDFInfo
- Publication number
- JP2009295684A JP2009295684A JP2008145975A JP2008145975A JP2009295684A JP 2009295684 A JP2009295684 A JP 2009295684A JP 2008145975 A JP2008145975 A JP 2008145975A JP 2008145975 A JP2008145975 A JP 2008145975A JP 2009295684 A JP2009295684 A JP 2009295684A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- control unit
- semiconductor layer
- current control
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
【解決手段】二つの主電極の両方に電子とホールの制御部を設け、スーパージャンクションを構成するn形半導体層とp形半導体層における電流を制御する。
【選択図】図1
Description
まず、バイポーラトランジスタと同じ方法で電流を制御する双方向スイッチについて述べる。図1に、第1の主電極21と第2の主電極22の両方に、絶縁体を挟んで隣り合う電子電流制御部とホール電流制御部が接続されている構造を示す。各々の主電極にある電子電流制御部とホール電流制御部は交互に並んでいる。
つぎに、電界効果形の制御電極を用いた双方向スイッチを図5に示す。これは酸化物を絶縁体として用いたMOSゲート構造である。しかし必要に応じて、高誘電率材料(High−K材料)などの絶縁体を用いた電界効果形のゲート構造が使用可能である。この双方向スイッチは集積化が可能なように、絶縁基板1の上の形成されている。また、第1の主電極41と第2の主電極42には絶縁体を挟んで交互に並ぶ電子電流制御部とホール電流制御部が接続されている。
制御電極を制御する制御回路の電源が入っていない場合、つまり通常時(ノーマル)の場合の電源装置の設計は重要である。モーター等の制御では、主電源が切れた時や停電時などにゲート制御回路が動作しなくなった時、電流を帰還させてエネルギーの回生を行ったり、回路を保護する必要がある。
以上、ノーマルな状態に、ダイオードとして動作させる方法について述べたが、ノーマリオンの双方向スイッチを作成することも可能である。主電極41の電位をV1、主電極42の電位をV2とする。また、制御電極43の電位をVc1、制御電極44の電位をVc2とする。またしきい電圧は、通常主電極の電位に対する制御電極の電位として定義される。例えば、FETではソース電位に対するゲート電位である。
またノーマルな状態で、ダイオードとして作用し、オンの場合には、電子電流もホール電流も両方とも拡散電位なしに流れるようにすることが可能である。例えば、ノーマルで、主電極1から主電極2に電流が流れるダイオードとして用いる場合については、0 < Vn1 < Vp1 かつ、Vn2 < Vp2 < 0 の条件を満たすように、しきい電圧を制御する。
つぎに、ラッチアップを止める方法について述べる。実施形態2では、主電極41はn形半導体層37に接続しており、主電極42はn形半導体層39に接続している。また、n形半導体層33とp形半導体層38の間には、絶縁膜はない。そのため、やはり素子の形状にも依存するが、たとえば主電極41の電位を主電極42の電位よりも高い場合には、n形半導体層39から制御電極44の近辺のp形半導体層38の一部を通りすぐにn形半導体層33へ抜け、n形半導体層33を通って制御電極43の近辺でp形半導体層38の一部を通りすぐにn形半導体層37へ抜ける電子の流れる通路がある。これを電子の流れのパスAとする。このパスAを通る電子の流れは、何回もpn接合を通るため、単独では考えられない。
しかしながら、制御電極での制御では阻止できない場合には、構造を変える必要がある。ラッチアップが起こるのは、電子の流れのパスAとホールの流れのパスBが両方存在する場合である。
主電極の電流を制御する電子電流制御部とホール電流制御部を絶縁層を用いて電気的に絶縁すると、絶縁層の幅だけ電流の流れる領域が狭くなる。また、絶縁基板上の素子が厚いと、垂直な絶縁層を作成する工程は困難になる。そのため、絶縁層を用いない実施形態を示す。
この構造を図20に示す。主電極、制御電極、酸化膜は取り除いた構造である。これは、図16の素子において、ホール電流を制御する部分の酸化膜の下の部分にのみ、ドーピング濃度の高いn形半導体層を用いる構造である。主電極81側のホール電流制御には、n形半導体層77を形成してある。主電極82側のホール電流制御には、n形半導体層79を形成してある。これにより、空乏層が酸化膜下に伸びるのを防ぐことが可能となる。
図16および図20に示す構造においては、半導体の属性であるn形およびp形をそのまま逆転させても素子は動作することがわかる。また、主電極1側と主電極2側で対称である必要はない。その構造を図21に示す。主電極、制御電極、酸化膜は取り除いた構造である。また絶縁基板上の素子を構成する半導体層は、膜厚方向に均一である。このような構造でも動作可能である。
さらに半導体層を厚くできる構造の実施形態を図22に示す。図22では、やはり半導体構造がわかるように主電極や制御電極、絶縁膜は取り除いてある。主電極や制御電極絶縁膜の位置は、図16と同様である。これは絶縁基板1上に形成してある。しかし、絶縁基板は必要ではなく、高抵抗基板やp形基板などに作成することが可能である。
図25は、電子電流制御とホール電流制御を同じ構造が兼ねている双方向スイッチである。この双方向スイッチは、p形又はn形のシリコン半導体上に形成された埋め込み酸化膜上に形成されている。
この電子電流制御部にMOS構造を用いた場合の構造の実施形態を図26に示す。この場合には、主電極がMOS構造のp形ベース層にも電気的に接続しているため、このp形ベース層を通してホールの電流を流すことが可能になる。そのため簡単な構造になる。
第3の方法は、片方の主電極の電子電流とホール電流の制御を、両方とも反対側からのホール電流と電子電流により各々オンにする方法である。この構造を図31に示す。また、図31において、電子電流制御部分、n形半導体層153、p形半導体層154が半導体表面に並ぶ位置での断面図を、図32に示す。同じく図31において、ホール電流制御部分、p形半導体層158、p形半導体層159が半導体表面に並ぶ位置での断面図を、図33に示す。
この構造は図31に示す横型素子をそのまま縦型にしたものである。第1の主電極161側の電流制御部には、トレンチ構造を用いている。この電流制御部は、同時に第1の電子電流制御部と第1のホール電流制御部を隔離している。
2:半導体基板
3:埋め込み絶縁膜
4:絶縁体
11、31、51、69、71、91、111、131、137、151、:第1の主電極に接続するn形半導体層
12、32、52、132、152、:第1の電子電流制御部のp形半導体ベース層
13、33、53、73、93、113、133、153、:スーパージャンクションを構成するn形半導体層
14、34、54、134、:第2の電子電流制御部のp形半導体ベース層
15、35、55、70、75、95、115、135、139、159、:第2の主電極に接続するn形半導体層
16、36、56、67、76、96、116、156、:第1の主電極に接続するp形半導体層
17、37、57、77、117、157、:第1のホール電流制御部のn形半導体ベース層
18、38、58、78、98、118、138、158、:スーパージャンクションを構成するp形半導体層
19、39、59、79、:第2のホール電流制御部のn形半導体ベース層
20、40、60、68、80、100、120、154、:第2の主電極に接続するp形半導体層
21、41、61、81、101、121、141、161:第1の主電極
22、42、62、82、102、122、142、162:第2の主電極
23、43、63、83、103、123、143、163:第1の制御電極
24、44、64、84、104、124、144:第2の制御電極
45、65、85、105、125、145、165:第1の電流制御部の酸化膜
46、66、86、106、126、146:第2の電流制御部の酸化膜
47、48、49、50:しきい電圧制御層
Claims (19)
- 第1の主電極と第2の主電極の間に双方向に流れる電流を制御する半導体双方向スイッチング装置において、
第1の主電極に出入りする電流を制御する第1の電流制御部、及び第2の主電極に出入りする電流を制御する第2の電流制御部を、第1の主電極と第2の主電極の間に有し、
第1の電流制御部と第2の電流制御部の両方がそれぞれ、電子電流とホール電流の両者を制御する構造を有することを特徴とする半導体双方向スイッチング装置。 - 電子電流とホール電流の両者を制御する前記構造は、第1の電流制御部と第2の電流制御部の間を電子電流が流れるn形半導体と、第1の電流制御部と第2の電流制御部の間をホール電流が流れるp形半導体とを有し、該n形半導体と該p形半導体がスーパージャンクション構造となっていることを特徴する請求項1に記載の半導体双方向スイッチング装置。
- 絶縁基板上に構成されていることを特徴とする請求項1又は2に記載の半導体双方向スイッチング装置。
- 第1の電流制御部が、第1の電子電流制御部と第1のホール電流制御部から構成されており、第2の電流制御部が、第2の電子電流制御部と第2のホール電流制御部から構成されていることを特徴とする請求項1〜3のいずれかに記載の半導体双方向スイッチング装置。
- 第1の電子電流制御部と第2の電子電流制御部がスーパージャンクション構造を構成するn形半導体層により接続されており、第1のホール電流制御部と第2のホール電流制御部がスーパージャンクション構造を構成するp形半導体層により接続されていることを特徴とする請求項4に記載の半導体双方向スイッチング装置。
- 第1の主電極と第2の主電極のそれぞれ同じ主電極に出入りする電流を制御する電子電流制御部とホール電流制御部が絶縁体により隔離されていることを特徴とする請求項4に記載の半導体双方向スイッチング装置。
- 前記電子電流制御部とホール電流制御部が電流注入形であることを特徴とする請求項4〜6のいずれかに記載の半導体双方向スイッチング装置。
- 第1の主電極と第2の主電極のそれぞれ同じ主電極に出入りする電流を制御する前記電子電流制御部とホール電流制御部の制御電極が電気的に接続されていることを特徴とする請求項7に記載の半導体双方向スイッチング装置。
- 前記電子電流制御部とホール電流制御部が電界効果形であることを特徴とする請求項4〜6のいずれかに記載の半導体双方向スイッチング装置。
- 第1の主電極と第2の主電極のそれぞれ同じ主電極に出入りする電流を制御する電子電流制御部とホール電流制御部の制御電極が電気的に接続されていることを特徴とする請求項9に記載の半導体双方向スイッチング装置。
- 電子電流制御部とホール電流制御部にしきい電圧制御層を有し、通常時にダイオードとして動作し、二つの電圧レベルの制御電圧で電流制御部を制御することを特徴とする請求項10に記載の半導体双方向スイッチング装置。
- 電子電流制御部とホール電流制御部にしきい電圧制御層を有し、通常時にダイオードとして動作し、拡散電位なしに導通させる動作モードを持ち、三つの電圧レベルの制御電圧で電流制御部を制御することを特徴とする請求項10に記載の半導体双方向スイッチング装置。
- 電界効果によりチャンネルが形成されるベース層がフローティングになっていることを特徴とする請求項9又は10に記載の半導体双方向スイッチング装置。
- 第1の電流制御部の第1の電子電流制御部が電極により制御する構造であり、第2の電流制御部の第2の電子電流制御部が電極により制御する構造であり、第1の電子電流制御部と第2の電子電流制御部の間にn形半導体層が位置しており、第1の電流制御部が第2の電子電流制御部から該n形半導体層を通しての電子電流の注入によりホール電流をオンにするpn接合構造を有しており、第2の電流制御部が第1の電子電流制御部から該n形半導体層を通しての電子電流の注入によりホール電流をオンにするpn接合構造を有しており、双方向の電流に対して該n形半導体層においてダブルインジェクションを起こすことが可能なことを特徴とする請求項1又は2に記載の半導体双方向スイッチング装置。
- 第1の電流制御部と第2の電流制御部の間にp形半導体層があり、該n形半導体層と該p形半導体層がスーパージャンクション構造を構成していることを特徴とする請求項14に記載の半導体双方向スイッチング装置。
- 第1の電流制御部の第1のホール電流制御部が電極により制御する構造であり、第2の電流制御部の第2のホール電流制御部が電極により制御する構造であり、第1のホール電流制御部と第2のホール電流制御部の間にp形半導体層が位置しており、第1の電流制御部が第2のホール電流制御部から該p形半導体層を通してのホール電流の注入により電子電流をオンにするpn接合構造を有しており、第2の電流制御部が第1のホール電流制御部から該p形半導体層を通してのホール電流の注入により電子電流をオンにするpn接合構造を有しており、双方向の電流に対して該p形半導体層においてダブルインジェクションを起こすことが可能なことを特徴とする請求項1又は2に記載の半導体双方向スイッチング装置。
- 第1の電流制御部と第2の電流制御部の間にn形半導体層があり、該n形半導体層と該p形半導体層がスーパージャンクション構造を構成していることを特徴とする請求項16に記載の半導体双方向スイッチング装置。
- 第1の電流制御部の第1の電子電流制御部と、第1の電流制御部の第1のホール電流制御部を有し、第1の電子電流制御部と第1のホール電流制御部が両者とも電極により制御する構造であり、第2の電流制御部を有し、第1の電子電流制御部と第2の電流制御部の間にn形半導体層を有し、第1のホール電流制御部と第2の電流制御部の間にp形半導体層を有し、第2の電流制御部が第1のホール電流制御部から該p形半導体層を通してのホール電流の注入により電子電流をオンにするpn接合構造を有し、第2の電流制御部が第1の電子電流制御部から該n形半導体層を通しての電子電流の注入によりホール電流をオンにするpn接合構造を有することを特徴とする請求項1又は2記載の半導体双方向スイッチング装置。
- 該n形半導体層と該p形半導体層がスーパージャンクション構造を構成していることを特徴とする請求項18に記載の半導体双方向スイッチング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145975A JP5245157B2 (ja) | 2008-06-03 | 2008-06-03 | 半導体双方向スイッチング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145975A JP5245157B2 (ja) | 2008-06-03 | 2008-06-03 | 半導体双方向スイッチング装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013034883A Division JP5605664B2 (ja) | 2013-02-25 | 2013-02-25 | 半導体双方向スイッチング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009295684A true JP2009295684A (ja) | 2009-12-17 |
JP5245157B2 JP5245157B2 (ja) | 2013-07-24 |
Family
ID=41543633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008145975A Expired - Fee Related JP5245157B2 (ja) | 2008-06-03 | 2008-06-03 | 半導体双方向スイッチング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5245157B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102468337A (zh) * | 2010-11-09 | 2012-05-23 | 富士电机株式会社 | 半导体器件 |
US9029909B2 (en) | 2013-06-24 | 2015-05-12 | Ideal Power Inc. | Systems, circuits, devices, and methods with bidirectional bipolar transistors |
US9064689B2 (en) | 2011-04-27 | 2015-06-23 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US9355853B2 (en) | 2013-12-11 | 2016-05-31 | Ideal Power Inc. | Systems and methods for bidirectional device fabrication |
US9742395B2 (en) | 2014-11-06 | 2017-08-22 | Ideal Power Inc. | Circuits, methods, and systems with optimized operation of double-base bipolar junction transistors |
US9742385B2 (en) | 2013-06-24 | 2017-08-22 | Ideal Power, Inc. | Bidirectional semiconductor switch with passive turnoff |
US9799731B2 (en) | 2013-06-24 | 2017-10-24 | Ideal Power, Inc. | Multi-level inverters using sequenced drive of double-base bidirectional bipolar transistors |
JP2020053466A (ja) * | 2018-09-25 | 2020-04-02 | 三菱電機株式会社 | 半導体装置 |
US11637016B2 (en) | 2013-12-11 | 2023-04-25 | Ideal Power Inc. | Systems and methods for bidirectional device fabrication |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6457674A (en) * | 1987-02-26 | 1989-03-03 | Toshiba Corp | Conductivity-modulation mosfet |
JPH09266311A (ja) * | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
JP2000228521A (ja) * | 1999-02-05 | 2000-08-15 | Fuji Electric Co Ltd | 半導体装置 |
US6528849B1 (en) * | 2000-08-31 | 2003-03-04 | Motorola, Inc. | Dual-gate resurf superjunction lateral DMOSFET |
-
2008
- 2008-06-03 JP JP2008145975A patent/JP5245157B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6457674A (en) * | 1987-02-26 | 1989-03-03 | Toshiba Corp | Conductivity-modulation mosfet |
JPH09266311A (ja) * | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
JP2000228521A (ja) * | 1999-02-05 | 2000-08-15 | Fuji Electric Co Ltd | 半導体装置 |
US6528849B1 (en) * | 2000-08-31 | 2003-03-04 | Motorola, Inc. | Dual-gate resurf superjunction lateral DMOSFET |
Non-Patent Citations (2)
Title |
---|
JPN6012066421; Yu Chen,他5名: 'Superjunction Power LDMOS on Partial SOI Platform' 19th International Symposium on Power Semiconductor Devices and IC's , 2007, p.177-p.180 * |
JPN6012066423; F.Udrea,他3名: 'Reverse Conducting Double Gate Lateral Insulated Gate Bipolar Transistor in SOI Based Technology' 19th International Symposium on Power Semiconductor Devices and IC's , 2007, p.221-p.224 * |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102468337A (zh) * | 2010-11-09 | 2012-05-23 | 富士电机株式会社 | 半导体器件 |
US9064689B2 (en) | 2011-04-27 | 2015-06-23 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US9356595B2 (en) | 2013-06-24 | 2016-05-31 | Ideal Power Inc. | Bidirectional two-base bipolar junction transistor devices, operation, circuits, and systems with collector-side base driven, diode-mode turn-on, double base short at initial turn-off, and two base junctions clamped by default |
US9369125B2 (en) | 2013-06-24 | 2016-06-14 | Ideal Power Inc. | Bidirectional two-base bipolar junction transistor operation, circuits, and systems with collector-side base driven |
US9054707B2 (en) | 2013-06-24 | 2015-06-09 | Ideal Power Inc. | Systems, circuits, devices, and methods with bidirectional bipolar transistors |
US9059710B2 (en) | 2013-06-24 | 2015-06-16 | Ideal Power Inc. | Systems, circuits, devices, and methods with bidirectional bipolar transistors |
US9035350B2 (en) | 2013-06-24 | 2015-05-19 | Ideal Power Inc. | Systems, circuits, devices, and methods with bidirectional bipolar transistors |
US9209798B2 (en) | 2013-06-24 | 2015-12-08 | Ideal Power Inc. | Bidirectional bipolar junction transistor operation, circuits, and systems with two base junctions clamped by default |
US9231582B1 (en) | 2013-06-24 | 2016-01-05 | Ideal Power Inc. | Bidirectional two-base bipolar junction transistor devices, operation, circuits, and systems with diode-mode turn-on and collector-side base driven |
US9799731B2 (en) | 2013-06-24 | 2017-10-24 | Ideal Power, Inc. | Multi-level inverters using sequenced drive of double-base bidirectional bipolar transistors |
US9029909B2 (en) | 2013-06-24 | 2015-05-12 | Ideal Power Inc. | Systems, circuits, devices, and methods with bidirectional bipolar transistors |
US9054706B2 (en) | 2013-06-24 | 2015-06-09 | Ideal Power Inc. | Systems, circuits, devices, and methods with bidirectional bipolar transistors |
US9374084B2 (en) | 2013-06-24 | 2016-06-21 | Ideal Power Inc. | Bidirectional two-base bipolar junction transistor operation, circuits, and systems with diode-mode turn-on |
US9374085B2 (en) | 2013-06-24 | 2016-06-21 | Ideal Power Inc. | Bidirectional two-base bipolar junction transistor operation, circuits, and systems with double base short at initial turn-off |
US9647553B2 (en) | 2013-06-24 | 2017-05-09 | Ideal Power Inc. | Bidirectional two-base bipolar junction transistor operation, circuits, and systems with double base short at initial turn-off |
US9742385B2 (en) | 2013-06-24 | 2017-08-22 | Ideal Power, Inc. | Bidirectional semiconductor switch with passive turnoff |
US9355853B2 (en) | 2013-12-11 | 2016-05-31 | Ideal Power Inc. | Systems and methods for bidirectional device fabrication |
US11637016B2 (en) | 2013-12-11 | 2023-04-25 | Ideal Power Inc. | Systems and methods for bidirectional device fabrication |
US9742395B2 (en) | 2014-11-06 | 2017-08-22 | Ideal Power Inc. | Circuits, methods, and systems with optimized operation of double-base bipolar junction transistors |
JP2020053466A (ja) * | 2018-09-25 | 2020-04-02 | 三菱電機株式会社 | 半導体装置 |
JP7068981B2 (ja) | 2018-09-25 | 2022-05-17 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5245157B2 (ja) | 2013-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5245157B2 (ja) | 半導体双方向スイッチング装置 | |
JP5271515B2 (ja) | 半導体装置 | |
US7719053B2 (en) | Semiconductor device having increased gate-source capacity provided by protruding electrode disposed between gate electrodes formed in a trench | |
JP5767811B2 (ja) | Iii族窒化物双方向スイッチ | |
KR101309674B1 (ko) | 절연 게이트형 바이폴라 트랜지스터와 그 제조방법 | |
US9496364B2 (en) | Field effect semiconductor component and methods for operating and producing it | |
JP4832731B2 (ja) | 電力用半導体装置 | |
JP5671014B2 (ja) | 少数キャリアダイバータを含む高電圧絶縁ゲートバイポーラトランジスタ | |
CN110678988B (zh) | 半导体装置 | |
US11336279B2 (en) | Power semiconductor device with a series connection of two devices | |
US20150008481A1 (en) | Lateral power semiconductor transistors | |
JP5229288B2 (ja) | 半導体装置およびその制御方法 | |
JP2009033036A (ja) | 半導体装置及びこれを用いた電気回路装置 | |
JP6820287B2 (ja) | 半導体装置および電力変換装置 | |
JP6984021B2 (ja) | ワイドバンドギャップ半導体装置、および、電力変換装置 | |
JP2011181583A (ja) | 半導体装置 | |
CN108337917B (zh) | 电力变换装置 | |
US11088275B2 (en) | Method for operating a superjunction transistor device | |
JP2011035292A (ja) | 半導体装置及び電源回路 | |
WO2018135224A1 (ja) | 半導体装置、及びそれを用いた電力変換装置 | |
JP5605664B2 (ja) | 半導体双方向スイッチング装置 | |
US20150187869A1 (en) | Power semiconductor device | |
CN111668212A (zh) | 半导体装置 | |
JP4407172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
JP2000114518A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130321 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5245157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |