JP2009294031A - 波形記録装置および波形記録装置の制御方法 - Google Patents

Abstract

【課題】多チャンネルの入力波形を高速でサンプリングしても、Ａ／Ｄ変換動作に悪影響を及ぼすことなく、簡単な構成でかつ低コストで、チャンネル間で時刻差のほとんどない時刻同期した多チャンネルのサンプリング波形データが得られる波形記録装置を提供する。
【解決手段】Ａ／Ｄ変換器２１によりＡ／Ｄ変換されたサンプリング波形データを事故前メモリー２２に記憶して一定時間遅延させて出力すると共に、事故前メモリー２２に、起動パルス発生部１３からの起動パルスを記憶する。波形異常検出部(１１,１２)が波形の異常を検出すると、事故前メモリー２２からのサンプリング波形データおよびタイミング信号を、事故波形データメモリー２３に所定サンプリング数記憶する。この所定サンプリング数のサンプリング波形データ毎に、時刻データラッチ部１５からの時刻データを事故波形データメモリー２３に記憶する。
【選択図】図１

Description

この発明は、波形記録装置および波形記録装置の制御方法に関し、１０ＭＨz程度またはそれ以上の高速サンプリングで多チャンネルの波形を記録して、電力系統の事故時に発生する事故サージのような瞬時の現象を捉えるのに好適な波形記録装置およびその波形記録装置の制御方法に関する。

従来、波形記録装置としては、電力系統の事故時の波形を記録するものがある(例えば、特開２００２−２０７０５０号公報(特許文献１)参照)。ところで、この波形記録装置では、サンプリングレートが６４点／サイクル(３８４０Ｈz(６０Ｈzの場合))の低速サンプリングであり、事故サージ波形を捉えて、そのサージ発生時刻を高精度に得ることはできない。

そこで、このような事故サージ発生時刻を高精度に得るには、１０ＭＨz程度または１０ＭＨz以上の高速サンプリングを行う波形記録装置が必要となる。このような波形記録装置では、Ａ／Ｄ(アナログ／デジタル)変換器に必要なクロック信号の周波数が、データサンプリング周波数×(Ａ／Ｄ変換器のビット数＋数クロック)程度となる。例えば、Ａ／Ｄ変換器のビット数が１２ビットならクロック信号の周波数は１２０ＭＨz程度(またはそれ以上)となる。多チャンネルデータサンプリングシステムにおいては、チャンネル数にもよるが同一基板上に全チャンネル分の回路を実装しきれない場合は、複数の基板間でこのクロック信号をケーブルを介して伝送しなければならないが、そうした場合、１２０ＭＨz程度(またはそれ以上)のクロック信号の信号線を基板間に数十ｃｍも延ばすと、ノイズや位相ジッタの影響などでＡ／Ｄ変換器の動作が不安定になる可能性がある。

そのため、従来は、信号時刻同期の方法としてＰＬＬ(Phase-Locked Loop:位相同期ループ)が用いられている(例えば、特開２００４−２５３９４５号公報(特許文献２)参照)。

しかしながら、このようなＰＬＬ方式を波形記録装置に用いた場合、回路が複雑になる上、同期信号が不安定になればＰＬＬ回路の出力も不安定となり、結果的にＡ／Ｄ変換器の動作クロックが不安定となって、変換結果のデータに異常をきたす可能性がある。
特開２００２−２０７０５０号公報 特開２００４−２５３９４５号公報

そこで、この発明の課題は、多チャンネルの入力波形を高速でサンプリングしても、Ａ／Ｄ変換動作に悪影響を及ぼすことなく、簡単な構成でかつ低コストで、チャンネル間で時刻差のほとんどない時刻同期した多チャンネルのサンプリング波形データが得られる波形記録装置およびその制御方法を提供することにある。

上記課題を解決するため、この発明の波形記録装置は、
入力変換部と、複数の波形メモリーユニットと、上記複数の波形メモリーユニットを制御するコントロールユニットとを備えた波形記録装置であって、
上記複数の波形メモリーユニットは夫々、
サンプリングクロック信号を発生するサンプリングクロック信号発生部と、
上記入力変換部により入力電圧または入力電流が所定の電圧レベルに変換された信号を、上記サンプリングクロック信号発生部からの上記サンプリングクロック信号に基づいてＡ／Ｄ変換するＡ／Ｄ変換部と、
上記Ａ／Ｄ変換部によりＡ／Ｄ変換されたサンプリング波形データを記憶して一定時間記憶した後に出力する第１波形メモリー部と、
上記第１波形メモリー部からの上記一定時間遅延させた上記サンプリング波形データを記憶するための第２波形メモリー部と
を有し、
上記コントロールユニットは、
上記入力変換部に入力された上記入力電圧または上記入力電流の波形の異常を検出する波形異常検出部と、
上記波形異常検出部により上記入力電圧または上記入力電流の波形の異常を検出した時点の時刻データと上記異常を検出した時点を示すタイミング信号とを発生する時刻データ／タイミング信号発生部と
を有し、
上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出すると、上記複数の波形メモリーユニットにおいて、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記タイミング信号を、上記波形の異常を検出した時点の上記サンプリング波形データに対応づけて上記第１波形メモリー部に記憶すると共に、上記第１波形メモリー部からの上記サンプリング波形データを上記第２波形メモリー部に所定サンプリング数記憶すると共に、その所定サンプリング数のサンプリング波形データに対応づけられた上記第１波形メモリー部からの上記タイミング信号と、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記時刻データとを上記第２波形メモリー部に記憶することを特徴とする。

上記構成の波形記録装置によれば、上記複数の波形メモリーユニットにおいて、入力電圧または入力電流を所定の電圧レベルの信号が入力変換部により変換され、その変換された信号を、Ａ／Ｄ変換部により、サンプリングクロック信号発生部からのサンプリングクロック信号に基づいてＡ／Ｄ変換する。上記Ａ／Ｄ変換部によりＡ／Ｄ変換されたサンプリング波形データを第１波形メモリー部に記憶して一定時間遅延させて出力する。また、上記コントロールユニットの時刻データ／タイミング信号発生部からのタイミング信号を、上記入力電圧または入力電流の波形の異常を検出した時点のサンプリング波形データに対応づけて第１波形メモリー部に記憶する。そうして、上記波形異常検出部が入力電圧または入力電流の波形の異常を検出すると、第１波形メモリー部からの一定時間遅延させたサンプリング波形データを、第２波形メモリー部に所定サンプリング数記憶すると共に、その所定サンプリング数のサンプリング波形データに対応づけられた第１波形メモリー部からのタイミング信号を記憶する。この第２波形メモリー部のサンプリング波形データ毎に、コントロールユニットの時刻データ／タイミング信号発生部からの時刻データを第２波形メモリー部に記憶する。これにより、波形メモリーユニット毎に、それぞれのサンプリングクロック信号発生部からのサンプリングクロック信号に基づいてＡ／Ｄ変換することを許容し、同一時刻を表すタイミング信号をサンプリング波形データに対応させて記憶して、サンプリング波形データの読み出し時に、このタイミング信号の時間軸上の位置を各波形メモリーユニット間で調整して一致させることによって、サンプリング波形データの時刻同期を行うことが可能となる。

したがって、例えば、電力系統の事故時に発生する事故サージのような瞬時の現象を捉えようとする高速サンプリングを行うＡ／Ｄ変換部を備えた波形記録装置において、Ａ／Ｄ変換部が複数の基板または距離的に離れた別のユニット内に存在する場合でも、Ａ／Ｄ変換動作に悪影響を及ぼすことなく、簡単な構成でかつ低コストで時刻同期した多チャンネルのサンプリング波形データを得ることができる。

また、一実施形態の波形記録装置では、
上記複数の波形メモリーユニットの上記第１波形メモリー部は夫々、上記サンプリング波形データを記憶する第１波形データ記憶領域と、上記第１波形データ記憶領域に記憶される上記サンプリング波形データ毎に設けられ、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記タイミング信号を記憶する第１タイミング信号記憶領域とを有し、
上記複数の波形メモリーユニットの上記第２波形メモリー部は夫々、上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したとき、上記第１波形メモリー部からの上記一定時間遅延させた上記サンプリング波形データと上記タイミング信号を記憶する第２波形データ記憶領域と、上記第２波形データ記憶領域に記憶される上記サンプリング波形データに対応づけて、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記時刻データを記憶する時刻データ記憶領域および上記第１波形メモリー部からの上記タイミング信号を記憶する第２タイミング信号記憶領域とを有する。

上記実施形態によれば、上記複数の波形メモリーユニットの第１波形メモリー部において、第１波形データ記憶領域に記憶されるサンプリング波形データ毎に、コントロールユニットの時刻データ／タイミング信号発生部からの上記タイミング信号を記憶する第１タイミング信号記憶領域を設けることによって、サンプリング波形データと波形の異常を検出した時点を表すタイミング信号との対応づけが容易にできる。また、上記複数の波形メモリーユニットの第２波形メモリー部において、波形異常の検出時に第２波形データ記憶領域に記憶される第１波形メモリー部からのサンプリング波形データに対応づけて、時刻データ／タイミング信号発生部からの時刻データを記憶する時刻データ記憶領域と、第１波形メモリー部からのタイミング信号を記憶する第２タイミング信号記憶領域とを設けることによって、サンプリング波形データのうちのタイミング信号が示すデータの時刻が時刻データとして記録されるので、各波形メモリーユニット間で同一時刻のタイミング信号によりサンプリング波形データの時間軸を一致させて、サンプリング波形データの時刻同期を容易に行うことができる。

また、一実施形態の波形記録装置では、上記波形異常検出部は、上記入力電圧または上記入力電流の実効値,波高値,平均値,歪率または周波数の少なくとも１つが所定の条件を満たすとき、上記入力電圧または上記入力電流の波形が異常であるとする。

上記実施形態によれば、入力電圧または入力電流の実効値,波高値,平均値,歪率または周波数の少なくとも１つが所定の条件を満たすときに、入力電圧または入力電流の波形が異常であるとすることにより、入力波形の異常を確実に捉えることができる。

また、一実施形態の波形記録装置では、
上記波形異常検出部は、
上記複数の波形メモリーユニットの上記Ａ／Ｄ変換部よりも長いサンプリング周期で、上記入力変換部により変換された信号をＡ／Ｄ変換する異常検出用Ａ／Ｄ変換部を有し、
上記異常検出用Ａ／Ｄ変換部によりＡ／Ｄ変換された異常検出用サンプリング波形データに基づいて、上記入力電圧または上記入力電流の波形の異常を判定する。

上記実施形態によれば、上記複数の波形メモリーユニットのＡ／Ｄ変換部よりも長いサンプリング周期で、入力変換部により変換された信号を異常検出用Ａ／Ｄ変換部によりＡ／Ｄ変換して、異常検出用Ａ／Ｄ変換部によりＡ／Ｄ変換された異常検出用サンプリング波形データに基づいて、入力電圧または入力電流の波形の異常を判定することによって、低速Ａ／Ｄ変換器を用いてサンプリング数の少ないデータの演算により異常判定することが可能となり、演算負荷を低減でき、回路を簡略化して低コスト化できる。

また、この発明の波形記録装置の制御方法では、
入力変換部と、複数の波形メモリーユニットと、上記複数の波形メモリーユニットを制御するコントロールユニットとを備えた波形記録装置の制御方法であって、
上記各波形メモリーユニットにおいて、上記入力変換部により入力電圧または入力電流が所定の電圧レベルに変換された信号を、サンプリングクロック信号発生部からのサンプリングクロック信号に基づいてＡ／Ｄ変換部によりＡ／Ｄ変換するステップと、
上記Ａ／Ｄ変換部によりＡ／Ｄ変換されたサンプリング波形データを第１波形メモリー部に記憶して一定時間遅延させ出力するステップと、
上記コントロールユニットにおいて、上記入力変換部に入力された上記入力電圧または上記入力電流の波形の異常を波形異常検出部により検出するステップと、
上記コントロールユニットにおいて、上記波形異常検出部により上記入力電圧または上記入力電流の波形の異常を検出した時点の時刻データと上記異常を検出した時点を示すタイミング信号とを時刻データ／タイミング信号発生部により発生するステップと、
上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したときに、上記複数の波形メモリーユニットにおいて、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記タイミング信号を、上記波形の異常を検出した時点の上記サンプリング波形データに対応づけて上記第１波形メモリー部に記憶するステップと、
上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したときに、上記複数の波形メモリーユニットにおいて、上記第１波形メモリー部からの上記サンプリング波形データを上記第２波形メモリー部に所定サンプリング数記憶すると共に、その所定サンプリング数のサンプリング波形データに対応づけられた上記第１波形メモリー部からの上記タイミング信号と、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記時刻データとを上記第２波形メモリー部に記憶するステップと
を有することを特徴とする。

上記波形記録装置の制御方法によれば、多チャンネルの入力波形を高速でサンプリングしても、Ａ／Ｄ変換動作に悪影響を及ぼすことなく、簡単な構成でかつ低コストで、チャンネル間で時刻差のほとんどない時刻同期した多チャンネルのサンプリング波形データを得ることができる。

以上より明らかなように、この発明の波形記録装置および波形記録装置の制御方法によれば、多チャンネルの入力波形を高速でサンプリングしても、Ａ／Ｄ変換動作に悪影響を及ぼすことなく、簡単な構成でかつ低コストで、チャンネル間で時刻差のほとんどない時刻同期した多チャンネルのサンプリング波形データを得ることができる。

以下、この発明の波形記録装置およびその制御方法を図示の実施の形態により詳細に説明する。

図１はこの発明の実施の一形態の波形記録装置のブロック図であり、１は入力変換部の一例としての入力変換器、２はコントロールユニットの一例としてのコントロール基板、３は波形メモリーユニットの一例としてのＡ／Ｄ変換基板である。ここで、入力変換器１は、ＰＴ(Potential Transformer)やＣＴ(Current Transformer)を用いて、入力電圧または入力電流を所定の電圧レベルの信号に変換する。

図１に示すように、コントロール基板２は、入力変換器１からの信号をＡ／Ｄ変換する異常検出用Ａ／Ｄ変換部の一例としての低速Ａ／Ｄ変換部１１と、上記低速Ａ／Ｄ変換部１１によりＡ／Ｄ変換されたデータに基づいて、事故判定を行う事故判定部１２と、上記事故判定部１２からの出力に基づいて起動パルスを出力する起動パルス発生部１３と、時刻を計時する計時部１４と、上記起動パルスを受けて、計時部１４からの時刻データをラッチする時刻データラッチ部１５とを有している。上記低速Ａ／Ｄ変換部１１と事故判定部１２で波形異常検出部を構成している。また、上記起動パルス発生部１３と計時部１４と時刻データラッチ部１５で時刻データ／タイミング信号発生部を構成している。

上記計時部１４は、高精度の計時を行い、年月日時分秒の時刻情報以外に１／１０,０００,０００秒単位(０.１μsec単位)の時刻情報も時刻データとして出力する。

また、Ａ／Ｄ変換基板３は、入力変換器１からの信号をＡ／Ｄ変換するＡ／Ｄ変換部の一例としての高速Ａ／Ｄ変換部２１と、上記高速Ａ／Ｄ変換部２１によりＡ／Ｄ変換された信号を記憶して一定時間遅延させて出力する第１波形メモリー部の一例としての事故前データメモリー２２と、上記事故前データメモリー２２からの一定時間遅延させたサンプリング波形データを記憶するための第２波形メモリー部の一例としての事故波形データメモリー２３とを有している。

この発明の波形記録装置では、波形メモリーユニットは、同一クロック信号を直接接続して使用できる個数単位(例えば２乃至４個)でＡ／Ｄ変換器を同一基板上に実装し、その基板を数枚用いて、多チャンネルの入力波形を高速でＡ／Ｄ変換して記録する一つのシステムを構成している。

図１に示す高速Ａ／Ｄ変換部２１は、内部クロック信号により常時Ａ／Ｄ変換を行ってサンプリング波形データを事故前データメモリー２２の第１波形データ記憶領域に保存している。事故前データメモリー２２は、サイクリックなバッファー構造で、サンプリング波形データが事故前データメモリー２２の先頭から端まで記録されると、またポインターが先頭に戻って先頭からサンプリング波形データを保存するようになっている。そのため、サンプリング波形データは、電源が投入されている限り記録され続け、常に事故前データメモリー２２のメモリー容量に見合った過去のサンプリング波形データを保持している。

事故前データメモリー２２には、サンプリング波形データ毎に１ビットのフラグエリア(第１タイミング信号記憶領域)があって、常時は「０」を書き込んでいるが、コントロール基板２から起動パルスが送られてくると、その時点のみ「１」を記録することで、起動パルスの時間軸上の位置を記録する。

なお、１回の事故で起動パルスは、何度も送られてくることがあるが、サンプリング波形データ読み出し時には、通常先頭のもののみをＡ／Ｄ変換基板間の同期のために使用する。

図２は上記波形記録装置の複数のＡ／Ｄ変換基板３〜６の要部のブロック図を示している。図２に示すように、各Ａ／Ｄ変換基板３〜６には、サンプリングクロック信号発生部の一例としてのクロック信号発振器２０と、第１〜第４Ａ／Ｄ変換部２１Ａ〜２１Ｄと、上記第１〜第４Ａ／Ｄ変換部２１Ａ〜２１Ｄからのサンプリング波形データを記憶する事故波形データメモリー２３とを夫々有する。Ａ／Ｄ変換基板３の第１〜第４Ａ／Ｄ変換部２１Ａには、入力変換器１の１ｃｈ〜４ｃｈの信号が入力され、Ａ／Ｄ変換部２１Ｂには、入力変換器１の５ｃｈ〜８ｃｈの信号が入力され、Ａ／Ｄ変換部２１Ｃには、入力変換器１の９ｃｈ〜１２ｃｈの信号が入力され、Ａ／Ｄ変換部２１Ｄには、入力変換器１の１３ｃｈ〜１６ｃｈの信号が入力される。

ここで、Ａ／Ｄ変換基板３〜６の夫々では、第１〜第４Ａ／Ｄ変換部２１Ａ〜２１Ｄに入力されるクロック信号の時間間隔にバラつきがあってはならず、またクロック抜けやクロック信号と類似の誤パルスがあってもならない。そのため、第１〜第４Ａ／Ｄ変換部２１Ａ〜２１Ｄは、基板単位で単独にクロック信号発振器２０を備えて、それによりＡ／Ｄ変換器としてのシーケンシャルな変換動作を行うように設計している。

図８は図２に示すＡ／Ｄ変換基板の第１〜第４Ａ／Ｄ変換部２１Ａ〜２１Ｄのうちの１つの回路構成を示している。図８に示すように、Ａ／Ｄ変換部は、アナログ入力信号を増幅する入力アンプ３１と、上記入力アンプ３１から出力された信号をサンプル／ホールドするサンプル／ホールド回路３２と、上記サンプル／ホールド回路３２により保持された信号をＡ／Ｄ変換するＡ／Ｄ変換器３３と、上記Ａ／Ｄ変換器３３から出力された１２ビットデータをラッチするＦＩＦＯ回路３４と、起動パルスが入力され、シフトクロック信号に基づいて起動パルスをラッチするＤタイプフリップフロップ３５とを有している。上記サンプル／ホールド回路３２は、サンプラー回路などを用いてよい。

上記Ｄタイプフリップフロップ３５には、ラッチデータとして１ビットデータがＦＩＦＯ回路３４に出力される。また、上記ＦＩＦＯ回路３４は、先入れ先出し方式の記憶回路であり、シフトクロック信号に基づいて、Ａ／Ｄ変換器３３から出力された１２ビットデータとＤタイプフリップフロップ３５から出力された１ビットデータをラッチする。

図９は図２に示す第１Ａ／Ｄ変換基板３と第２Ａ／Ｄ変換基板４のＡ／Ｄ変換のタイミングを示している。図９において、(a)は起動パルス、(b)は第１Ａ／Ｄ変換基板基板３のサンプル／ホールド指令信号、(c)は第１Ａ／Ｄ変換基板基板３のＡ／Ｄ変換指令信号、(d)は第１Ａ／Ｄ変換基板基板３のＡ／Ｄ変換クロック信号、(e)は第１Ａ／Ｄ変換基板基板３のシフトクロック信号、(f)は第２Ａ／Ｄ変換基板基板４のサンプル／ホールド指令信号、(g)は第２Ａ／Ｄ変換基板基板４のＡ／Ｄ変換指令信号、(h)は第２Ａ／Ｄ変換基板基板４のＡ／Ｄ変換クロック信号、(i)は第２Ａ／Ｄ変換基板基板４のシフトクロック信号を示している。

第１〜第４Ａ／Ｄ変換基板３〜６(図２に示す)の夫々は、図９に示すサンプル／ホールド指令信号、Ａ／Ｄ変換指令信号、Ａ／Ｄ変換クロック信号、シフトクロック信号を出力する制御回路(図示せず)を夫々備えており、これら制御回路からの信号は、Ａ／Ｄ変換基板間では非同期である。

第１〜第４Ａ／Ｄ変換基板３〜６の夫々は、サンプル／ホールド指令信号がハイ(High)レベルのときにサンプル／ホールド回路３２によりアナログ信号を取り込み、サンプル／ホールド指令信号がロウ(Low)レベルの期間、アナログ信号の値をサンプル／ホールド回路３２に保持する。このとき、サンプリング期間は、十分に確保されていなければ、データの精度に悪影響がある。上記サンプル／ホールド回路３２に保持されたアナログ値は、Ａ／Ｄ変換指令信号およびＡ／Ｄ変換クロック信号に基づいてＡ／Ｄ変換され、シフトクロック信号でＦＩＦＯ回路３４にラッチされ、ＦＩＦＯ回路３４経由で事故前データメモリー２２(図１,図２に示す)に転送される。ここで、ホールド期間においてＡ／Ｄ変換クロック信号にクロックの抜けがあってはならない。

そして、第１〜第４Ａ／Ｄ変換基板３〜６外のコントロール基板１から供給される起動パルスも、このシフトクロック信号でＦＩＦＯ回路３４にラッチされ、ＦＩＦＯ回路３４経由で事故前データメモリー２２に転送される。

このように、各Ａ／Ｄ変換基板の第１〜第４Ａ／Ｄ変換部２１Ａ〜２１Ｄは、この動作をシーケンシャルに繰り返すが、このタイミングは、Ａ／Ｄ変換基板の独自のクロック信号で制御されており、クロック信号の間隔は不変である。コントロール基板１から供給される起動パルスは、この第１〜第４Ａ／Ｄ変換基板３〜６とは非同期で立ち上がる。第１〜第４Ａ／Ｄ変換基板３〜６の夫々において、この起動パルスの立ち上がりを検出すると、その次のシフトクロック信号に同期させて、それを１ビットデータとしてＦＩＦＯ回路３４経由で事故前データメモリー２２に取り込む。その後、この１ビットデータの信号は、リセット信号によりリセットされて、次の立ち上がりに備える。

一般に、基板間およびユニット間では、クロック信号はコネクタやケーブルを介して供給されるが、１００ＭＨz以上の信号をケーブル経由で供給することは、伝播遅延を生じる他にノイズの影響等を受けて、位相遅れや位相ジッタが生じやすく、そのままＡ／Ｄ変換器のクロック信号とすることができない。

例えば、図５は長さが数ｍのフラットケーブルで１２０ＭＨz(１周期約８３ｎｓｅｃ)のクロック信号を送った場合の受信端の電圧波形を示し、図６はこのクロック信号を受けた受信側のロジック回路ＩＣの出力波形を示している。このようなクロック信号伝送では、図７に示すように、ノイズの影響を受けてクロック信号の周期が変化してしまう。なお、図５〜図７では、縦軸は電圧[Ｖ]、横軸は時間を示している。

このようなクロック信号を用いてＡ／Ｄ変換を行った場合、Ａ／Ｄ変換器の動作が保証されず、例えＰＬＬ回路を用いて同期させてもクロック信号の変動は避けられない。

これに対して、この発明の波形記録装置では、クロック信号をＡ／Ｄ変換基板３〜６上で各々独立に発生させている。また、事故検出時に時刻データをホールドすると共に、事故検出の起動パルスをＡ／Ｄ変換基板３〜６に供給し、起動パルスの受信時にホールドされた時刻データをコントロール基板２からＡ／Ｄ変換基板３〜６に転送させて記憶すると共に、起動パルス受信時点のサンプリング位置を事故波形データメモリー２３に記録する。すなわち、データ収録時は、Ａ／Ｄ変換基板３〜６各々の同期がとれていなくても、同一時点を示すタイミング信号(起動パルス)が波形記録の中に記憶され、そのタイミング信号を用いてサンプリング波形データ読み出し時に時間差調整されて一致するようすれば、結果的に時刻同期した波形データを得られる。

図３は上記波形記録装置のコントロール基板２とＡ／Ｄ変換基板３との間のデータの流れを示している。図３に示すように、コントロール基板２は、起動パルス発生部１３で起動パルスを発生させて、Ａ／Ｄ変換基板３〜６に送ると共に、コントロール基板２内の計時部１４の時刻データを時刻データラッチ部１５に取り込みホールドさせる。

Ａ／Ｄ変換基板３〜６は、起動パルスを受信すると、事故前データメモリー２２のフラグエリア(第１タイミング信号記憶領域)に起動検出ビット「１」を書き込み、１サンプル分のデータ収集が終わるのを待って、事故前データメモリー２２の内容を事故波形データメモリー２３に転送する。

同時にコントロール基板２内の時刻データラッチ部１５にホールドされた起動時刻データを読み出して、Ａ／Ｄ変換基板３〜６に転送し、事故波形データメモリー２３のヘッダ部(時刻データ記憶領域)に記録する。

Ａ／Ｄ変換基板３〜６は、事故前データメモリー２２の内容を事故波形データメモリー２３に転送中も、Ａ／Ｄ変換は継続しており、起動パルス受信前のサンプリング波形データを転送し終わると、その後にＡ／Ｄ変換されたサンプリング波形データが事故前データメモリー２２経由で事故波形データメモリー２３に転送される。

この事故前データメモリー２２と事故波形データメモリー２３との間のデータ転送は、ハードウエアによる４０９６バイトごとのブロック転送である。第１〜第４Ａ／Ｄ変換部２１Ａ〜２１Ｄのサンプリング速度が数ｋＨzと遅い場合は、ＣＰＵとそのソフトウエアが介在して１バイトごとの転送が可能であり、１バイト毎に起動検出時点より何サンプル目のデータであるかを判断してデータ転送を所定サンプル数で終了させることができる。しかしながら、低コストで１０ＭＨz程度の高速データ転送を実現するには、ハードウエアによる一定長データのブロック転送を行ったほうが有利である。この実施の形態では、このブロック転送がＡ／Ｄ変換基板３〜６毎に任意のタイミングで行われることを許容し、同一時刻を表す事故検出フラグビット(通常は「０」)を各データに設け、事故検出時のみ「１」のデータを書き込む方式としている。

サンプリング波形データ読み出し時は、図４のように、このフラグビットの位置を各Ａ／Ｄ変換基板３〜６間で調整することでサンプリング波形データの時刻同期を行う。

ここで、読み出されたサンプリング波形データのうち、事故検出時より起動前の波形データ(事故前データメモリー分)に対して、時間を遡って解析することにより、より正確なサージ発生時刻を求めることが可能となる。

このようにすることで、結果的にＡ／Ｄ変換基板３〜６間において時刻同期したサンプリング波形データが得られる。この波形記録装置の制御方法は、多数のユニットをリアルタイムで完全に時刻同期させてデータ収集する方法に比べはるかに簡単でかつ低コストである。１０ＭＨz程度(または１０ＭＨz以上)の高速サンプリング装置の場合、装置が多チャンネル化で大きくなると、全体を完全に同期させるより、ある程度各部を自由に動作させておいた後で、サンプリング波形データ上で時刻同期させた方が簡単確実で低コストである。

ところで、この波形記録装置の制御方法においても、１サンプリング時間以下の細かな時刻の同期はできない。この発明の波形記録装置の用途においては、１０ＭＨzという高速サンプルのために、１サンプリング以下の僅かな時間差は考慮する必要がなく±１サンプリング時間程度の誤差を許容している。また、電力系統の瞬時のサージ波形を取り込むという用途において、１回の起動で取り込むデータ量は時間にして１００msec程度であるので各A/D変換基板のクロック間の周期誤差の累積も問題にならない。

このような構成の波形記録装置およびその波形記録装置の制御方法によれば、入力電圧(または入力電流)を所定の電圧レベルの信号が入力変換器１により変換され、その変換された信号を、複数のＡ／Ｄ変換基板３〜６において、第１〜第４Ａ／Ｄ変換部２１Ａ〜２１Ｄにより、クロック信号発振器２０からのサンプリングクロック信号に基づいてＡ／Ｄ変換する。そして、上記第１〜第４Ａ／Ｄ変換部２１Ａ〜２１ＤによりＡ／Ｄ変換されたサンプリング波形データを事故前データメモリー２２に記憶して一定時間遅延させて出力する。このとき、上記事故前データメモリー２２にサンプリング波形データを記憶すると共に、事故前データメモリー２２に、起動パルス発生部１３からの起動パルス(タイミング信号)を記憶する。そして、上記波形異常検出部(１１,１２)が入力電圧(または入力電流)の波形の異常を検出すると、事故前データメモリー２２からの一定時間遅延させたサンプリング波形データを、事故波形データメモリー２３に所定サンプリング数記憶すると共に、事故前データメモリー２２から読み出されたタイミング信号を、事故波形データメモリー２３に所定サンプリング数記憶する。この事故波形データメモリー２３のサンプリング波形データ毎に、時刻データラッチ部１５からの時刻データを事故波形データメモリー２３に記憶する。これにより、Ａ／Ｄ変換基板３〜６毎に、それぞれのクロック信号発振器２０からのサンプリングクロック信号に基づいてＡ／Ｄ変換することを許容し、同一時刻を表すタイミング信号をサンプリング波形データに対応させて記憶して、サンプリング波形データの読み出し時に、このタイミング信号の時間軸上の位置を各Ａ／Ｄ変換基板３〜６間で調整することによって、サンプリング波形データの時刻同期を行うことが可能となる。

したがって、電力系統の事故時に発生する事故サージのような瞬時の現象を捉えようとする高速サンプリングを行うＡ／Ｄ変換部を備えた波形記録装置において、Ａ／Ｄ変換器が複数の基板または距離的に離れた別のユニット内に存在する場合でも、Ａ／Ｄ変換動作に悪影響を及ぼさずにかつ低コストで時刻同期した多チャンネルのサンプリング波形データを得ることができる。

また、Ａ／Ｄ変換基板３〜６の事故前データメモリー２２において、サンプリング波形データを記憶する第１波形データ記憶領域のサンプリング波形データ毎に、コントロール基板２の起動パルス発生部１３からの起動パルス(タイミング信号)を記憶する第１タイミング信号記憶領域を設けることによって、サンプリング波形データと波形の異常を検出した時点を表すタイミング信号との対応づけが容易にできる。また、上記Ａ／Ｄ変換基板３〜６の事故波形データメモリー２３において、波形異常の検出時に第２波形データ記憶領域に所定サンプリング数記憶される事故前データメモリー２２からのサンプリング波形データに対応づけて、時刻データラッチ部１５からの時刻データを記憶する時刻データ記憶領域と、事故前データメモリー２２からの起動パルス(タイミング信号)を記憶する第２タイミング信号記憶領域とを設けることによって、サンプリング波形データのうちの起動パルス(タイミング信号)が示すデータの時刻が時刻データとして記録されるので、各Ａ／Ｄ変換基板３〜６間で同一時刻のタイミング信号によりサンプリング波形データの時間軸を一致させて、サンプリング波形データの時刻同期を容易に行うことができる。

また、上記事故判定部１２において、入力電圧(または入力電流)の実効値,波高値,平均値,歪率または周波数の少なくとも１つが所定の条件を満たすときに、入力電圧(または入力電流)の波形が異常であるとすることにより、入力波形の異常を確実に捉えることができる。

また、上記複数のＡ／Ｄ変換基板３〜６の第１〜第４Ａ／Ｄ変換部２１Ａ〜２１Ｄよりも長いサンプリング周期で、入力変換器１により変換された信号を異常検出用の低速Ａ／Ｄ変換部１１によりＡ／Ｄ変換して、その低速Ａ／Ｄ変換部１１によりＡ／Ｄ変換された異常検出用サンプリング波形データに基づいて、事故判定部１２により入力電圧または入力電流の波形の異常を判定することによって、低速Ａ／Ｄ変換器を用いてサンプリング数の少ないデータの演算により異常判定することが可能となり、演算負荷を低減でき、回路を簡略化して低コスト化できる。

なお、入力電圧(または入力電流)の波形の異常を判定は、Ａ／Ｄ変換されたデジタルデータを演算するものに限らず、アナログ回路により行ってもよい。

上記実施の形態では、入力変換部としてＰＴ(Potential Transformer)やＣＴ(Current Transformer)を用いた入力変換器を備えた波形記録装置について説明したが、入力変換部はこれに限らず、コンデンサや抵抗による分圧器などの他の入力変換部を用いた波形記録装置にこの発明を適用してもよい。

この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。

図１はこの発明の実施の一形態の波形記録装置のブロック図である。 図２は上記波形記録装置のＡ／Ｄ変換基板の要部のブロック図である。 図３は上記波形記録装置のコントロール基板とＡ／Ｄ変換基板との間のデータの流れを説明するための図である。 図４は上記波形記録装置の事故検出位置の調整を説明するための図である。 図５はフラットケーブルで１２０ＭＨzのクロック信号を送った場合の受信端の電圧波形を示す図である。 図６は上記クロック信号を受けた受信側のロジック回路ＩＣの出力波形を示す図である。 図７はノイズの影響を受けたクロック信号の波形を示す図である。 図８は１つのＡ／Ｄ変換基板の第１〜第４Ａ／Ｄ変換部のうちの１つの回路構成を示すブロック図である。 図９は第１Ａ／Ｄ変換基板と第２変換基板のＡ／Ｄ変換のタイミングを示す図である。

符号の説明

１…入力変換器
３…コントロール基板
３〜６…Ａ／Ｄ変換基板
１１…低速Ａ／Ｄ変換部
１２…事故判定部
１３…起動パルス発生部
１４…計時部
１５…時刻データラッチ部
２０…クロック信号発振器
２１…高速Ａ／Ｄ変換部
２１Ａ…第１Ａ／Ｄ変換部
２１Ｂ…第２Ａ／Ｄ変換部
２１Ｃ…第３Ａ／Ｄ変換部
２１Ｄ…第４Ａ／Ｄ変換部
２２…事故前データメモリー
２３…事故波形データメモリー

Claims (5)

1. 入力変換部と、複数の波形メモリーユニットと、上記複数の波形メモリーユニットを制御するコントロールユニットとを備えた波形記録装置であって、
   上記複数の波形メモリーユニットは夫々、
   サンプリングクロック信号を発生するサンプリングクロック信号発生部と、
   上記入力変換部により入力電圧または入力電流が所定の電圧レベルに変換された信号を、上記サンプリングクロック信号発生部からの上記サンプリングクロック信号に基づいてＡ／Ｄ変換するＡ／Ｄ変換部と、
   上記Ａ／Ｄ変換部によりＡ／Ｄ変換されたサンプリング波形データを記憶して一定時間記憶した後に出力する第１波形メモリー部と、
   上記第１波形メモリー部からの上記一定時間遅延させた上記サンプリング波形データを記憶するための第２波形メモリー部と
   を有し、
   上記コントロールユニットは、
   上記入力変換部に入力された上記入力電圧または上記入力電流の波形の異常を検出する波形異常検出部と、
   上記波形異常検出部により上記入力電圧または上記入力電流の波形の異常を検出した時点の時刻データと上記異常を検出した時点を示すタイミング信号とを発生する時刻データ／タイミング信号発生部と
   を有し、
   上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出すると、上記複数の波形メモリーユニットにおいて、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記タイミング信号を、上記波形の異常を検出した時点の上記サンプリング波形データに対応づけて上記第１波形メモリー部に記憶すると共に、上記第１波形メモリー部からの上記サンプリング波形データを上記第２波形メモリー部に所定サンプリング数記憶すると共に、その所定サンプリング数のサンプリング波形データに対応づけられた上記第１波形メモリー部からの上記タイミング信号と、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記時刻データとを上記第２波形メモリー部に記憶することを特徴とする波形記録装置。
2. 請求項１に記載の波形記録装置において、
   上記複数の波形メモリーユニットの上記第１波形メモリー部は夫々、上記サンプリング波形データを記憶する第１波形データ記憶領域と、上記第１波形データ記憶領域に記憶される上記サンプリング波形データ毎に設けられ、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記タイミング信号を記憶する第１タイミング信号記憶領域とを有し、
   上記複数の波形メモリーユニットの上記第２波形メモリー部は夫々、上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したとき、上記第１波形メモリー部からの上記一定時間遅延させた上記サンプリング波形データと上記タイミング信号を記憶する第２波形データ記憶領域と、上記第２波形データ記憶領域に記憶される上記サンプリング波形データに対応づけて、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記時刻データを記憶する時刻データ記憶領域および上記第１波形メモリー部からの上記タイミング信号を記憶する第２タイミング信号記憶領域とを有することを特徴とする波形記録装置。
3. 請求項１または２に記載の波形記録装置において、
   上記波形異常検出部は、上記入力電圧または上記入力電流の実効値,波高値,平均値,歪率または周波数の少なくとも１つが所定の条件を満たすとき、上記入力電圧または上記入力電流の波形が異常であるとすることを特徴とする波形記録装置。
4. 請求項１から３までのいずれか１つに記載の波形記録装置において、
   上記波形異常検出部は、
   上記複数の波形メモリーユニットの上記Ａ／Ｄ変換部よりも長いサンプリング周期で、上記入力変換部により変換された信号をＡ／Ｄ変換する異常検出用Ａ／Ｄ変換部を有し、
   上記異常検出用Ａ／Ｄ変換部によりＡ／Ｄ変換された異常検出用サンプリング波形データに基づいて、上記入力電圧または上記入力電流の波形の異常を判定することを特徴とする波形記録装置。
5. 入力変換部と、複数の波形メモリーユニットと、上記複数の波形メモリーユニットを制御するコントロールユニットとを備えた波形記録装置の制御方法であって、
   上記各波形メモリーユニットにおいて、上記入力変換部により入力電圧または入力電流が所定の電圧レベルに変換された信号を、サンプリングクロック信号発生部からのサンプリングクロック信号に基づいてＡ／Ｄ変換部によりＡ／Ｄ変換するステップと、
   上記Ａ／Ｄ変換部によりＡ／Ｄ変換されたサンプリング波形データを第１波形メモリー部に記憶して一定時間遅延させ出力するステップと、
   上記コントロールユニットにおいて、上記入力変換部に入力された上記入力電圧または上記入力電流の波形の異常を波形異常検出部により検出するステップと、
   上記コントロールユニットにおいて、上記波形異常検出部により上記入力電圧または上記入力電流の波形の異常を検出した時点の時刻データと上記異常を検出した時点を示すタイミング信号とを時刻データ／タイミング信号発生部により発生するステップと、
   上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したときに、上記複数の波形メモリーユニットにおいて、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記タイミング信号を、上記波形の異常を検出した時点の上記サンプリング波形データに対応づけて上記第１波形メモリー部に記憶するステップと、
   上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したときに、上記複数の波形メモリーユニットにおいて、上記第１波形メモリー部からの上記サンプリング波形データを上記第２波形メモリー部に所定サンプリング数記憶すると共に、その所定サンプリング数のサンプリング波形データに対応づけられた上記第１波形メモリー部からの上記タイミング信号と、上記コントロールユニットの上記時刻データ／タイミング信号発生部からの上記時刻データとを上記第２波形メモリー部に記憶するステップと
   を有することを特徴とする波形記録装置の制御方法。

Images