JP2009290775A - リタイミング回路及び分周システム - Google Patents
リタイミング回路及び分周システム Download PDFInfo
- Publication number
- JP2009290775A JP2009290775A JP2008143556A JP2008143556A JP2009290775A JP 2009290775 A JP2009290775 A JP 2009290775A JP 2008143556 A JP2008143556 A JP 2008143556A JP 2008143556 A JP2008143556 A JP 2008143556A JP 2009290775 A JP2009290775 A JP 2009290775A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential
- circuit
- clock
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】第1及び第2のクロック端子に差動クロック信号を入力し、第1及び第2の入力端子に第1の差動信号を入力し、第1及び第2の出力端子から第2の差動信号を出力する第1のフリップフロップ回路(102)と、前記第2の差動信号を構成する第1及び第2の信号が同相になると同相検出信号を出力する同相検出回路(105)と、前記同相検出信号のカウント値をカウントするカウンタ(106)と、前記カウンタのカウンタ値に応じて前記第1のフリップフロップ回路の前記第1及び第2のクロック端子に入力する前記差動クロック信号の位相を切り換えるセレクタ(101)とを有することを特徴とするリタイミング回路が提供される。
【選択図】図1
Description
図1は、本発明の第1の実施形態によるリタイミング回路の構成例を示す図である。リタイミング回路は、セレクタ101、第1のフリップフロップ回路102、第2のフリップフロップ回路103及び位相監視及び位相選択回路104を有する。位相監視及び位相選択回路104は、同相検出回路105及びカウンタ106を有する。リタイミング回路は、第1の差動信号CK1,XCK1及び差動クロック信号CK,XCKを入力し、リタイミングされた信号Aを出力する。
図9(A)は、本発明の第2の実施形態による分周システムの構成例を示す図である。分周システムは、差動クロック信号生成回路901、高速可変分周器902及びリタイミング回路903を有する。リタイミング回路903は、第1の実施形態(図1)のリタイミング回路である。差動クロック信号生成回路901は、差動クロック信号CK及びXCKを生成し、高速可変分周器902及びリタイミング回路903に出力する。高速可変分周器902は、差動クロック信号CK,XCKを可変の分周数で分周し、その分周した第1の差動信号CK1,XCK1をリタイミング回路903に出力する。例えば、差動クロック信号CK,XCKは数GHzであり、第1の差動信号CK1,XCK1は数百MHzである。第1の差動信号CK1,XCK1は、ジッタ等の雑音が重畳された信号である。リタイミング回路903は、図1に示したように、第1の差動信号CK1,XCK1を入力し、差動クロック信号CK,XCKでリタイミングされた信号Aを出力する。信号Aは、リタイミング回路903によりジッタ等の雑音特性が改善された信号である。
102 第1のフリップフロップ回路
103 第2のフリップフロップ回路
104 位相監視及び位相選択回路
105 同相検出回路
106 カウンタ
Claims (5)
- 第1及び第2のクロック端子に差動クロック信号を入力し、第1及び第2の入力端子に第1の差動信号を入力し、第1及び第2の出力端子から第2の差動信号を出力する第1のフリップフロップ回路と、
前記第2の差動信号を構成する第1及び第2の信号が同相になると同相検出信号を出力する同相検出回路と、
前記同相検出信号のカウント値をカウントするカウンタと、
前記カウンタのカウンタ値に応じて前記第1のフリップフロップ回路の前記第1及び第2のクロック端子に入力する前記差動クロック信号の位相を切り換えるセレクタと
を有することを特徴とするリタイミング回路。 - 前記差動クロック信号は、相互に位相が反転した第1のクロック信号及び第2のクロック信号で構成され、
前記セレクタは、前記カウンタのカウンタ値が第1の値であるときには、前記第1のクロック信号を前記第1のフリップフロップ回路の前記第1のクロック端子に出力しかつ前記第2のクロック信号を前記第1のフリップフロップ回路の前記第2のクロック端子に出力し、前記カウンタのカウンタ値が第2の値であるときには、前記第1のクロック信号を前記第1のフリップフロップ回路の前記第2のクロック端子に出力しかつ前記第2のクロック信号を前記第1のフリップフロップ回路の前記第1のクロック端子に出力することを特徴とする請求項1記載のリタイミング回路。 - 前記同相検出回路は、排他的論理和回路又は否定排他的論理和回路を有することを特徴とする請求項1又は2記載のリタイミング回路。
- 前記第1のフリップフロップ回路は、CMOSインバータを有することを特徴とする請求項1〜3のいずれか1項に記載のリタイミング回路。
- 差動クロック信号を生成する差動クロック信号生成回路と、
前記差動クロック信号を分周して第1の差動信号を出力する分周器と、
前記差動クロック信号及び前記第1の差動信号を入力し、第2の差動信号を出力するリタイミング回路とを有し、
前記リタイミング回路は、
第1及び第2の入力端子に前記第1の差動信号を入力し、第1及び第2の出力端子から前記第2の差動信号を出力する第1のフリップフロップ回路と、
前記第2の差動信号を構成する第1及び第2の信号が同相になると同相検出信号を出力する同相検出回路と、
前記同相検出信号のカウント値をカウントするカウンタと、
前記カウンタのカウンタ値に応じて前記差動クロック信号の位相を切り換えて前記第1のフリップフロップ回路の第1及び第2のクロック端子に出力するセレクタと
を有することを特徴とする分周システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143556A JP5035119B2 (ja) | 2008-05-30 | 2008-05-30 | リタイミング回路及び分周システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143556A JP5035119B2 (ja) | 2008-05-30 | 2008-05-30 | リタイミング回路及び分周システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290775A true JP2009290775A (ja) | 2009-12-10 |
JP5035119B2 JP5035119B2 (ja) | 2012-09-26 |
Family
ID=41459470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008143556A Expired - Fee Related JP5035119B2 (ja) | 2008-05-30 | 2008-05-30 | リタイミング回路及び分周システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5035119B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012521669A (ja) * | 2009-03-19 | 2012-09-13 | クゥアルコム・インコーポレイテッド | 同期出力を有する周波数分周器 |
US9081518B2 (en) | 2012-01-17 | 2015-07-14 | Sony Corporation | Information processor and control method of the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2415802B1 (en) | 2009-03-31 | 2018-10-17 | Ajinomoto Co., Inc. | Novel acyl acidic amino acid ester |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55134424A (en) * | 1979-04-06 | 1980-10-20 | Oki Electric Ind Co Ltd | Bit phase synchronizing circuit |
JPH01164115A (ja) * | 1987-09-17 | 1989-06-28 | Texas Instr Inc <Ti> | 安全性の高いフリップフロップ回路 |
JPH04150220A (ja) * | 1990-10-09 | 1992-05-22 | Nec Ic Microcomput Syst Ltd | 論理回路 |
JP2001042968A (ja) * | 1999-07-30 | 2001-02-16 | Ando Electric Co Ltd | 波形整形回路 |
JP2002300009A (ja) * | 2001-04-02 | 2002-10-11 | Hitachi Ltd | D型フリップフロップ回路装置 |
JP2007504699A (ja) * | 2003-08-29 | 2007-03-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 位相検出器 |
JP2007243617A (ja) * | 2006-03-08 | 2007-09-20 | Fujitsu Ltd | 差動出力分周回路 |
-
2008
- 2008-05-30 JP JP2008143556A patent/JP5035119B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55134424A (en) * | 1979-04-06 | 1980-10-20 | Oki Electric Ind Co Ltd | Bit phase synchronizing circuit |
JPH01164115A (ja) * | 1987-09-17 | 1989-06-28 | Texas Instr Inc <Ti> | 安全性の高いフリップフロップ回路 |
JPH04150220A (ja) * | 1990-10-09 | 1992-05-22 | Nec Ic Microcomput Syst Ltd | 論理回路 |
JP2001042968A (ja) * | 1999-07-30 | 2001-02-16 | Ando Electric Co Ltd | 波形整形回路 |
JP2002300009A (ja) * | 2001-04-02 | 2002-10-11 | Hitachi Ltd | D型フリップフロップ回路装置 |
JP2007504699A (ja) * | 2003-08-29 | 2007-03-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 位相検出器 |
JP2007243617A (ja) * | 2006-03-08 | 2007-09-20 | Fujitsu Ltd | 差動出力分周回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012521669A (ja) * | 2009-03-19 | 2012-09-13 | クゥアルコム・インコーポレイテッド | 同期出力を有する周波数分周器 |
US9081518B2 (en) | 2012-01-17 | 2015-07-14 | Sony Corporation | Information processor and control method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP5035119B2 (ja) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8686764B2 (en) | Edge selection techniques for correcting clock duty cycle | |
US9608801B2 (en) | Programmable frequency divider providing a fifty-percent duty-cycle output over a range of divide factors | |
JP6264852B2 (ja) | タイミング調整回路および半導体集積回路装置 | |
CN110232886B (zh) | 两级判决反馈均衡器和包括两级判决反馈均衡器的显示器 | |
US9425781B2 (en) | Syncless unit interval variation tolerant PWM receiver circuit, system and method | |
TWI791914B (zh) | 分頻器電路、用於分頻器電路的方法及補償電路 | |
US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
US9154291B2 (en) | Differential signal skew adjustment method and transmission circuit | |
US8594263B2 (en) | Sampling clock selection module of serial data stream | |
JP5035119B2 (ja) | リタイミング回路及び分周システム | |
US20200259630A1 (en) | Phase detector, phase synchronization circuit, and method of controlling phase synchronization circuit | |
US8054103B1 (en) | Synchronous clock multiplexing and output-enable | |
JP5516299B2 (ja) | 分周器およびそれを有するミキサ回路 | |
US8466720B2 (en) | Frequency division of an input clock signal | |
JP2007243617A (ja) | 差動出力分周回路 | |
JP5385449B2 (ja) | ゲート電圧制御発振器およびクロックデータ再生回路 | |
Chiueh et al. | A 6-Gb/s adaptive-loop-bandwidth clock and data recovery (CDR) circuit | |
JP6387896B2 (ja) | 分周器 | |
JP7169781B2 (ja) | 信号処理装置および方法 | |
JP5515920B2 (ja) | Dpll回路 | |
JP2010193104A (ja) | クロック生成回路 | |
Yang et al. | A low power 120-to-520Mb/s clock and data recovery circuit for PWM signaling scheme | |
JP2016134786A (ja) | Dll回路及びディスプレイドライバ | |
JP2014027329A (ja) | クロックデータリカバリ回路及び半導体装置 | |
JP2006230017A (ja) | 分周回路およびデジタルpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5035119 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |