JP2009284709A - スイッチング電源装置および携帯機器 - Google Patents

Abstract

【課題】全負荷領域で高効率を実現するスイッチング電源装置。
【解決手段】電源電圧Ｖｃｃに接続され、オン／オフ動作を行うスイッチング素子ＱＰ，ＱＮと、制御回路２（８，９）と、コイルＬと、コイルＬとともに整流動作を行うコンデンサＣｏと、発振器信号ＳＥＴを制御回路２に出力する発振器１３と、コイル電流ＩＬを電圧に変換した電流検出電圧ＳＥＮＳＥと、出力電圧ＶＯＵＴに応じた電圧と基準電圧ＶＲＥＦとの差に応じたフィードバック電圧ＦＢとを比較する第一のコンパレータ７と、電源電圧Ｖｃｃよりも低く、電流検出電圧ＳＥＮＳＥよりも高い値のディープしきい値電圧ＤｅｅｐＴｈと、フィードバック電圧ＦＢとを比較する第二のコンパレータ６とを備え、全負荷領域で高効率を実現するために、カレントモードＰＷＭ制御に加え、無負荷若しくは軽負荷時、ＤＳＬＬＭ制御を導入している。
【選択図】図１

Description

本発明は、軽負荷時の損失を低減して効率を改善するスイッチング電源装置に関し、特に、出力側コイルのコイル電流を検出してスイッチング制御を行うカレントモードを採用したスイッチング電源装置、および、当該スイッチング電源装置を搭載し消費電力が低減される携帯機器に関する。

スイッチング電源装置の動作において、負荷電流の少ない状態においては、負荷電流に対する損失よりも、回路電流による消費損失が相対的に大きくなる。このため、スイッチング電源装置の効率は、負荷電流の少ない状態の動作において低下していた。

内部に備えたスイッチング素子のオン／オフ制御によって負荷に供給する電力量を制御するスイッチング電源装置において、従来は、スイッチング電源装置の軽負荷時の損失を低減するために、スイッチング素子のスイッチング動作を停止する間欠制御が行われていた（例えば、特許文献１参照。）。この間欠制御を行うスイッチング電源装置においては、出力電圧に応じた電圧を間欠制御するために、基準電圧と比較するための、比較器を備えている。

そして、この比較器において、軽負荷となって出力電圧に応じた電圧が基準電圧よりも高くなったことが確認されると、ドライバ回路によるスイッチング素子のスイッチング制御動作が停止される。その後、この比較器にヒステリシス特性を備えることにより、出力電圧が低くなったことが確認されると、ドライバ回路によるスイッチング素子のスイッチング制御動作が再開される。軽負荷時において、このような動作が繰り返されることによって、間欠制御用の比較器による間欠制御が行われ、スイッチング電源装置の効率を高くすることができる。

しかしながら、この従来のスイッチング電源装置は、軽負荷時の効率を高くするために、ドライバ回路によるスイッチング素子のスイッチング動作を間欠的に行うための間欠制御用の比較器を設ける必要がある。このように、間欠制御用の比較器を備える分だけ、スイッチング電源装置を構成する回路規模を増大させるとともに、このようなスイッチング電源装置を搭載する携帯機器の小型化を妨げている。

そこで、軽負荷時における間欠制御用の回路を新たに設けることなく、高効率を維持するために、ＳＬＬＭ（Simple Light Load Mode）制御技術を採用したスイッチング電源装置が提案されている（例えば、特許文献２参照。）。

このＳＬＬＭ制御技術を採用したスイッチング電源装置によると、検出したコイルを流れる電流値を表す電流検出電圧にオフセット電圧を与えることによって、出力電圧と基準電圧との差が小さくなる無負荷または軽負荷時、比較器において、電流検出電圧の大きさが出力電圧と基準電圧との差よりも大きいことが確認される。このとき、スイッチング素子をオンとする発振器の発振器信号を無効とすることができるため、出力電圧と基準電圧との差が大きくなるまで、スイッチング素子のスイッチング動作を間欠制御することができる。よって、間欠制御するための比較器を付加する構成とする必要がなくなるため、軽負荷または無負荷時において、カレントモードのＰＷＭ制御によるスイッチング電源装置よりも効率が改善されるとともに、装置の小型化を図ることができる。
特開平６−３０３７６６号公報（第９−１１頁、第２図） 国際公開第ＷＯ２００５／０７８９１０号パンフレット（第４−９頁、第１−４図）

しかしながら、このＳＬＬＭ制御技術を採用したスイッチング電源装置においても、軽負荷または無負荷時において、スイッチング電源装置の高い効率を維持することが難しく、しかも出力電流値が小さいほどより効率の低下は顕著である。

スイッチング電源装置の効率の低下を抑制するために、通常スイッチング時に動作可能なレベルまで回路電流を抑制すると、動作スピード上、限界があった。

本発明の目的は、全負荷領域で高効率を実現するスイッチング電源装置および携帯機器を提供することにある。

本発明に係るスイッチング電源装置においては、全負荷領域で電源効率を向上させるための手法として、ＤＳＬＬＭ（Deep Simple Light Load Mode）制御と呼ばれる新規なＳＬＬＭ制御を導入している。

上記目的を達成するための本発明の一態様によれば、電源電圧に接続され、オン／オフ動作を行うスイッチング素子と、前記スイッチング素子のオン／オフ制御を行う制御回路と、前記スイッチング素子によって流れる電流量が制御されるコイルと、前記コイルに接続され、前記コイルとともに整流動作を行うコンデンサと、一定周期毎に前記スイッチング素子をオンと制御するための発振器信号を前記制御回路に出力する発振器と、前記コイルを流れる検出電流を電圧に変換した電流検出電圧と、前記コンデンサと前記コイルとの接続ノードより出力される出力電圧に応じた電圧と基準電圧との差に応じたフィードバック電圧と、を比較する第一のコンパレータと、前記電源電圧よりも低く、前記電流検出電圧よりも高い電圧値に設定されたしきい値電圧と、前記フィードバック電圧とを比較する第二のコンパレータとを備えることを特徴とするスイッチング電源装置が提供される。

本発明の他の態様によれば、電源電圧に接続され、オン／オフ動作を行う第１のスイッチング素子と、前記第１のスイッチング素子のオン／オフ制御を行う第１の制御回路と、前記第１のスイッチング素子によって流れる電流量が制御される第１のコイルと、前記第１のコイルに接続され、前記第１のコイルとともに整流動作を行う第１のコンデンサと、一定周期毎に前記第１のスイッチング素子をオンと制御するための第１の発振器信号を前記第１の制御回路に出力する発振器と、前記第１のコイルを流れる検出電流を電圧に変換した第１の電流検出電圧と、前記第１のコンデンサと前記第１のコイルとの接続ノードより出力される第１の出力電圧に応じた電圧と基準電圧との差に応じた第１のフィードバック電圧と、を比較する第１の第一のコンパレータと、前記電源電圧よりも低く、前記第１の電流検出電圧よりも高い電圧値に設定された第１のしきい値電圧と、前記第１のフィードバック電圧とを比較する第１の第二のコンパレータとを備える第１のスイッチング電源装置と、前記電源電圧に接続され、オン／オフ動作を行う第２のスイッチング素子と、前記第２のスイッチング素子のオン／オフ制御を行う第２の制御回路と、前記第２のスイッチング素子によって流れる電流量が制御される第２のコイルと、前記第２のコイルに接続され、前記第２のコイルとともに整流動作を行う第２のコンデンサと、一定周期毎に前記第２のスイッチング素子をオンと制御するための第２の発振器信号を前記第２の制御回路に出力する前記発振器と、前記第２のコイルを流れる検出電流を電圧に変換した第２の電流検出電圧と、前記第２のコンデンサと前記第２のコイルとの接続ノードより出力される第２の出力電圧に応じた電圧と前記基準電圧との差に応じた第２のフィードバック電圧と、を比較する第２の第一のコンパレータと、前記電源電圧よりも低く、前記第２の電流検出電圧よりも高い電圧値に設定された第２のしきい値電圧と、前記第２のフィードバック電圧とを比較する第２の第二のコンパレータとを備える第２のスイッチング電源装置とを並列に２チャンネル構成に備え、ＰＷＭ動作時にはそれぞれ１８０°位相のずれた前記発振器からの前記第１の発振器信号および前記第２の発振器信号に同期した周波数で動作することを特徴とする２チャンネル構成のスイッチング電源装置が提供される。

本発明の他の態様によれば、上記に記載のスイッチング電源装置を備えることを特徴とする携帯機器が提供される。

本発明によれば、全負荷領域で高効率を実現するスイッチング電源装置および携帯機器を提供することができる。

本発明のスイッチング電源装置によれば、携帯電話などで求められる無負荷時の効率を大幅に改善することができるため、待機時間の延長を図ることができる。

また、本発明のスイッチング電源装置によれば、急峻な負荷応答などを特に悪化させることなく、全体的な回路電流を削減することができる。

また、本発明のスイッチング電源装置によれば、電源効率を向上させ、携帯電話などのモバイル製品電源市場に対し、バッテリー寿命を延長することができる。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

[第１の実施の形態]
（回路構成）
本発明の第１の実施の形態に係るスイッチング電源装置１００の構成は、図１に示すように、単一チャネルのスイッチングレギュレータ１０と、スイッチング端子ＳＷに接続されるコイルＬと、コイルＬに接続されるコンデンサＣｏおよび負荷１６とを備える。スイッチングレギュレータ１０に接続される負荷１６としては、例えば、携帯電話、スマートフォン、ＰＤＡ、ポータブル・メディア・プレーヤー、デジタルカメラ、無線ＬＡＮなどのモバイル機器などを適用することができる。

電源電圧Ｖｃｃが入力電源電圧であり、負荷１６の両端から、ＰＷＭカレントモードＰＷＭおよびＤＳＬＬＭ制御された出力電圧ＶＯＵＴが得られる。。

本発明の第１の実施の形態に係るスイッチング電源装置１００の模式的回路構成は、図１に示すように、電源電圧Ｖｃｃに接続され、オン／オフ動作を行うスイッチング素子（ＱＰ，ＱＮ）と、スイッチング素子のオン／オフ制御を行う制御回路２と、スイッチング素子によって流れる電流量が制御されるコイルＬと、コイルＬに接続されコイルＬとともに整流動作を行うコンデンサＣｏと、一定周期毎にスイッチング素子をオンと制御するための発振器信号（ＳＥＴ）を制御回路２に出力する発振器（ＯＳＣ）１３と、コイルＬを流れるコイル電流ＩＬを検出して電圧に変換した電流検出電圧（ＳＥＮＳＥ）と、コンデンサＣｏとコイルＬとの接続ノードより出力される出力電圧ＶＯＵＴに応じた電圧と基準電圧ＶＲＥＦとの差に応じたフィードバック電圧ＦＢとを比較する第一のコンパレータ７と、電源電圧Ｖｃｃよりも低く、ＳＥＮＳＥよりも高い電圧値に設定されたディープしきい値電圧ＤｅｅｐＴｈとフィードバック電圧ＦＢとを比較する第二のコンパレータ６とを備える。

また、第１の実施の形態に係るスイッチング電源装置１００は、出力電圧ＶＯＵＴに応じた電圧と基準電圧ＶＲＥＦとが入力される電圧比較器４を備えていてもよい。この場合、電圧比較器４から出力される出力電圧ＶＯＵＴに応じた電圧と基準電圧ＶＲＥＦとの差に応じた電圧が第一のコンパレータ７に与えられる。

出力電圧ＶＯＵＴに応じた電圧とは、コイルＬとコンデンサＣｏの接続ノードと接地電位とに間に直列に接続される抵抗Ｒ１とＲ２で分圧した電圧である。電圧比較器４は、エラーアンプ若しくは相互コンダクタンス増幅器（Ｇｍ）などと呼ばれる差動増幅器によって構成される。

また、第１の実施の形態に係るスイッチング電源装置１００において、電圧比較器４の出力端子ＩＴＨには、電圧比較器４から出力される電圧のレベル変換を行うレベルシフタ３を備えていてもよい。また、出力端子ＩＴＨには、抵抗Ｒ３およびコンデンサＣ３の直列回路が接続されている。

また、第１の実施の形態に係るスイッチング電源装置１００は、電圧比較器４に接続され、出力電圧ＶＯＵＴの立ち上がりに傾斜を持たせるためのソフトスタート回路（図示省略）を備えていてもよい。

また、第１の実施の形態に係るスイッチング電源装置１００において、制御回路２は、ＯＳＣ１３からの発振器信号ＳＥＴがセット端子（Ｓ）に入力され、第一のコンパレータ７からのリセット信号ＲＥＳＥＴがリセット端子（Ｒ）に入力されるフリップフロップ回路８と、フリップフロップ回路８からの出力に応じてスイッチング素子のオン／オフを制御する電流検出／保護およびドライバ回路９とを備えていてもよい。

スイッチング素子は、ドレインがコイルＬに接続されソースが電源電圧Ｖｃｃに接続されたｐチャネルＭＯＳＦＥＴＱＰと、ドレインがコイルＬに接続されソースが接地電位に接続されたｎチャネルＭＯＳＦＥＴＱＮとからなるＣＭＯＳＦＥＴで構成されていてもよい。

（回路動作制御モード）
第１の実施の形態に係るスイッチング電源装置１００は、カレントモードＰＷＭ制御方式により高速過渡応答を実現している。重負荷状態ではＰＷＭモードでスイッチング動作し、負荷が軽い時は効率を向上させるようにＤＳＬＬＭ制御を行っている。

―同期整流―
第１の実施の形態に係るスイッチング電源装置１００は、同期整流制御によって、従来のＤＣ／ＤＣコンバータ集積回路（ＩＣ：Integrated Circuits）よりも、外付け整流素子分の消費電力を減らすことができる。また、素子構造上のｐｎ貫通防止機能によって、動作時の貫通電流を抑えることにより、スイッチング電源装置全体の消費電力を低減することができる。

―カレントモードＰＷＭ制御―
第１の実施の形態に係るスイッチング電源装置１００に適用されるカレントモードＰＷＭ制御を説明するための模式的回路構成は、図１に示すように表される。

また、第１の実施の形態に係るスイッチング電源装置１００に適用されるカレントモードＰＷＭ制御を説明するための重負荷時および軽負荷時のタイミングチャートは、それぞれ図２および図３に示すように表される。

電圧帰還にコイル電流を帰還するループを追加して、ＰＷＭ制御信号を合成している。

ＰＷＭ発振周波数は、例えば、約２ＭＨｚ程度である。ＯＳＣ１３から出力されるＳＥＴ信号でｐＭＯＳＦＥＴがターン・オン（ｎＭＯＳＦＥＴはターン・オフ）し、コイル電流ＩＬが増加する。

第一のコンパレータ７は、コイル電流ＩＬの帰還変換電圧を表す電流検出電圧ＳＥＮＳＥがフィードバック電圧ＦＢと一致するとリセット信号ＲＥＳＥＴを出力し、固定周期の残りの期間ターン・オフ（ｎＭＯＳＦＥＴはターン・オン）する。ＰＷＭ制御は上記の動作を繰り返す。

−ＳＬＬＭ制御−
ＳＬＬＭ制御によれば、重負荷のＰＷＭから軽負荷に入る、または軽負荷から重負荷に入る時に、通常のＰＷＭ制御ループで動作させたままスイッチングパルスをオフさせるため、軽負荷と重負荷の切換などによる電圧降下や過渡応答特性を劣化させることなく、リニアに動作させることができる。

ＯＳＣ１３の出力信号ＳＥＴと第一のコンパレータ７の出力信号ＲＥＳＥＴでＰＷＭ制御ループ動作を実行するが、軽負荷状態になると、図３に示すように、ＲＥＳＥＴ信号が出力し続ける動作になる。このため、スイッチングをオフさせるため、スイッチングパルスが間引かれる制御を実行している。すなわち、スイッチングを間欠動作させることにより、スイッチングロスを軽減し、効率を向上させることができる。

−ＤＳＬＬＭ制御−
第１の実施の形態に係るスイッチング電源装置１００に適用されるカレントモードＰＷＭ制御のＳＬＬＭ制御とＤＳＬＬＭ制御を説明するためのタイミングチャートは、図５に示すように表される。

ほぼ無負荷状態においては、スイッチング損失以外にもスイッチング電源装置の回路電流による損失が効率ηに大きく影響を及ぼす。

従来の軽負荷時にスイッチングを間欠動作させるＳＬＬＭ制御に加え、無負荷状態を検出する第二のコンパレータ６によって、無負荷時には回路オフ信号を出力し、ＯＳＣ１３や第一のコンパレータ７、電流検出／保護およびドライバ回路９などの無負荷時の動作に無関係な回路ブロックの動作を停止させ、かつ回路電流を削減することができる。

それにより、無負荷時のスイッチング電源装置１００全体の回路電流を大幅に削減でき、スイッチング電源装置１００の回路電流による自己消費損失を低減することで、無負荷時の効率をさらに向上することができる。

（重負荷時動作タイミングチャート）
第１の実施の形態に係るスイッチング電源装置１００の重負荷時の動作を説明するカレントモードＰＷＭ制御のタイミングチャートは、図２に示すように表される。

第１の実施の形態に係るスイッチング電源装置において、重負荷時は同期整流方式を採用している。またオン／オフ動作を行うスイッチング素子を構成するパワートランジスタ（Power Transistor）として、低オン抵抗のｐチャネルＭＯＳＦＥＴ／ｎチャネルＭＯＳＦＥＴを内蔵している。ｐチャネルＭＯＳＦＥＴのオン抵抗は、例えば、約０．６Ω（Ｔｙｐ．）であり、ｎチャネルＭＯＳＦＥＴのオン抵抗は、例えば、約０．５Ω（Ｔｙｐ．）である。これによって、重負荷時の効率を改善を実現することができる。

図２においては、電源電圧Ｖｃｃを供給するパワーレベルＰＶｃｃと、ディープしきい値電圧ＤｅｅｐＴｈ、電流検出電圧ＳＥＮＳＥ、フィードバック電圧ＦＢ、ＯＳＣ１３から供給されるＳＥＴ信号、第一のコンパレータ７から供給されるリセット信号ＲＥＳＥＴ、スイッチング端子ＳＷにおけるスイッチング電圧ＶＳＷ、コイル電流ＩＬ、出力電圧ＶＯＵＴ、第二のコンパレータ６から供給されるオフ信号ＯＦＦ、および電源電圧Ｖｃｃから供給されるアクティブ時回路電流Ｉｃｃの各動作波形が示されている。

重負荷時においては、所定レベルの出力電流を負荷１６に供給する必要があるため、所定レベルのアクティブ時回路電流ＩｃｃがｐチャネルＭＯＳＦＥＴＱＰを導通している。

ディープしきい値電圧ＤｅｅｐＴｈの値よりもフィードバック電圧ＦＢの値が小さいことから、第二のコンパレータ６から供給されるオフ信号ＯＦＦは、ハイレベルに保持されている。

（ａ）時刻ｔ１において、ＳＥＴ信号はハイレベルからローレベルとなる。

（ｂ）時刻ｔ２において、ＳＥＴ信号がローレベルからハイレベルとなると、スイッチング端子ＳＷにおけるスイッチング電圧ＶＳＷはハイレベルとなる。また、電流検出電圧ＳＥＮＳＥが急激に低下し、さらに、コイル電流ＩＬの上昇と共に徐々に低下する。

（ｃ）時刻ｔ３において、電流検出電圧ＳＥＮＳＥが、フィードバック電圧ＦＢよりも低下すると、第一のコンパレータ７からリセット信号ＲＥＳＥＴが出力され、スイッチング電圧ＶＳＷはローレベルとなり、コイル電流ＩＬ及び出力電圧ＶＯＵＴは低下し、所定時間経過後、ＳＥＴ信号はハイレベルからローレベルとなる。

（ｄ）時刻ｔ５において、ＳＥＴ信号がローレベルからハイレベルとなると、スイッチング端子ＳＷにおけるスイッチング電圧ＶＳＷはハイレベルとなる。以下同様の動作を繰り返す。

（軽負荷時動作タイミングチャート）
軽負荷時若しくは無負荷時の動作を説明するタイミングチャート図であって、カレントモードＰＷＭ制御のＳＬＬＭ制御とＤＳＬＬＭ制御を説明するためのタイミングチャートは、図３に示すように表される。

第１の実施の形態に係るスイッチング電源装置において、軽負荷時はカレントモードＤＳＬＬＭ（Deep Simple Light Load Mode）制御を採用する。これにより軽負荷時に効率を低下させる原因となるスイッチング損失ＰＤ（ＳＷ）、ゲート充放電損失ＰＤ（Ｇａｔｅ）を低減することができる。さらに、第１の実施の形態に係るスイッチング電源装置の動作電流を最小限にすることによって、自己損失を大幅に削減することができる。これによって、軽負荷時の効率の大幅な改善を実現することができる。

図３においては、電源電圧Ｖｃｃを供給するパワーレベルＰＶｃｃと、ディープしきい値電圧ＤｅｅｐＴｈ、電流検出電圧ＳＥＮＳＥ、フィードバック電圧ＦＢ、ＯＳＣ１３から供給されるＳＥＴ信号、第一のコンパレータ７から供給されるリセット信号ＲＥＳＥＴ、スイッチング端子ＳＷにおけるスイッチング電圧ＶＳＷ、コイル電流ＩＬ、出力電圧ＶＯＵＴ、第二のコンパレータ６から供給されるオフ信号ＯＦＦ、および電源電圧Ｖｃｃから供給されるアクティブ時回路電流Ｉｃｃの各動作波形が示されている。ＶＯＵＴ Ａｖｅは、出力電圧ＶＯＵＴの平均値である。

第１の実施の形態に係るスイッチング電源装置１００は、ディープしきい値電圧ＤｅｅｐＴｈの値がフィードバック電圧ＦＢの値よりも大きいとき、第二のコンパレータ６からＯＳＣ１３、第一のコンパレータ７および制御回路２にハイレベルのオフ信号ＯＦＦが送信され、ＯＳＣ１３からのＳＥＴ信号を無効にするとともにスイッチング素子ＱＰ，ＱＮをオフとする。

また、第１の実施の形態に係るスイッチング電源装置１００は、第二のコンパレータ６において、フィードバック電圧ＦＢの値がディープしきい値電圧ＤｅｅｐＴｈの値がよりも大きいとき、第二のコンパレータ６からＯＳＣ１３、第一のコンパレータ７および制御回路２へ供給されるオフ信号ＯＦＦは遮断され、第一のコンパレータ７は制御回路２に対してリセット信号ＲＥＳＥＴを送信して、アクティブ時回路電流Ｉｃｃをオフにする。

また、第１の実施の形態に係るスイッチング電源装置１００は、電流検出電圧ＳＥＮＳＥの値がフィードバック電圧ＦＢの値よりも大きいとき、第一のコンパレータ７は、リセット信号ＲＥＳＥＴの出力をローレベルにする。

（ａ）時刻ｔ１において、ＳＥＴ信号はハイレベルからローレベルとなる。

（ｂ）時刻ｔ２において、ＳＥＴ信号がローレベルからハイレベルとなり、フィードバック電圧ＦＢが、電流検出電圧ＳＥＮＳＥよりも低下する。

（ｃ）時刻ｔ３において、第一のコンパレータ７から制御回路２に対して供給されるリセット信号ＲＥＳＥＴは、ローレベルとなる。

（ｃ）時刻ｔ４において、ＳＥＴ信号はハイレベルからローレベルとなる。

（ｄ）時刻ｔ５において、ＳＥＴ信号がローレベルからハイレベルとなり、スイッチング端子ＳＷにおけるスイッチング電圧ＶＳＷはハイレベルとなる。また、電流検出電圧ＳＥＮＳＥが急激に低下し、さらに、コイル電流ＩＬの上昇と共に徐々に低下する。

（ｅ）時刻ｔ６において、電流検出電圧ＳＥＮＳＥが、フィードバック電圧ＦＢよりも低下すると、第一のコンパレータ７からリセット信号ＲＥＳＥＴが出力され、スイッチング電圧ＶＳＷはディープオフレベルとなり、コイル電流ＩＬは低下し、また、出力電圧ＶＯＵＴも若干の遅延時間経過後低下する。所定時間経過後、ＳＥＴ信号はハイレベルからローレベルとなる。

（ｆ）時刻ｔ７において、フィードバック電圧ＦＢが、電流検出電圧ＳＥＮＳＥよりも高くなると、第一のコンパレータ７からハイレベルのリセット信号ＲＥＳＥＴが出力される。

（ｇ）時刻ｔ８において、スイッチング電圧ＶＳＷはディープオフレベルから数サイクルの振動後、オフレベル（ゼロレベル）となる。

（ｈ）時刻ｔ９において、リセット信号ＲＥＳＥＴがハイレベルからローレベルとなり、フィードバック電圧ＦＢが、電流検出電圧ＳＥＮＳＥよりも低下する。

（ｉ）時刻ｔ１０において、ＳＥＴ信号がローレベルからハイレベルとなり、スイッチング電圧ＶＳＷはハイレベルとなる。また、電流検出電圧ＳＥＮＳＥが急激に低下し、さらに、コイル電流ＩＬの上昇と共に徐々に低下する。

（ｊ）時刻ｔ１１において、電流検出電圧ＳＥＮＳＥが、フィードバック電圧ＦＢよりも低下すると、第一のコンパレータ７からリセット信号ＲＥＳＥＴが出力され、スイッチング電圧ＶＳＷはディープオフレベルとなり、コイル電流ＩＬは低下し、また、出力電圧ＶＯＵＴも若干の遅延時間経過後低下する。所定時間経過後、ＳＥＴ信号はハイレベルからローレベルとなる。

（ｋ）時刻ｔ１２において、フィードバック電圧ＦＢが、ディープしきい値電圧ＤｅｅｐＴｈよりも高くなると、第二のコンパレータ６からＯＳＣ１３、第一のコンパレータ７および制御回路２にローレベルのオフ信号ＯＦＦが送信され、ＯＳＣ１３からのＳＥＴ信号を有効にするとともにスイッチング素子ＱＰをオンとする。

（ｌ）時刻ｔ１３において、ＳＥＴ信号がローレベルからハイレベルとなると、スイッチング電圧ＶＳＷはディープオフレベルから数サイクルの振動後、オフレベル（ゼロレベル）となる。さらに所定の時間経過後、フィードバック電圧ＦＢが、ディープしきい値電圧ＤｅｅｐＴｈよりも低くなると、第二のコンパレータ６からＯＳＣ１３、第一のコンパレータ７および制御回路２にハイレベルのオフ信号ＯＦＦが送信され、ＯＳＣ１３からのＳＥＴ信号を無効にするとともにスイッチング素子をオフとする。以下同様の動作を繰り返す。

（回路電流削減のための構成）
第１の実施の形態に係るスイッチング電源装置１００において、回路電流削減ブロック９０を説明するための模式的回路構成は、図４に示すように表される。第１の実施の形態に係るスイッチング電源装置１００においては、第二のコンパレータ６から出力されるハイレベルのＯＦＦ信号によって、回路電流削減ブロック９０を構成する第一のコンパレータ７、ＯＳＣ１３、及び電流検出／保護およびドライバ回路９において動作を一時的に停止させて回路電流値を削減することができるため、軽負荷若しくは無負荷時においても、効率の低下を抑制することができる。

第１の実施の形態に係るスイッチング電源装置１００において、回路電流削減動作を説明するための簡略化された回路構成は、図５に示すように表される。機能ブロック回路８０は、電流検出／保護およびドライバ回路９、第一のコンパレータ７、およびＯＳＣ１３からなる回路電流削減ブロック９０を含む回路である。また、図５に対応する動作タイミングチャートは、図６に示すように表される。

第二のコンパレータ６から出力されるＯＦＦ信号によって、ｎＭＯＳトランジスタＱ１に供給されるドレイン電流Ｉ_Dの値は、下記の通り切り替えることができる。すなわち、入力電圧Ｖｃｃからスイッチング素子に供給される電流値をローレベルのオフ電流ＩＯＦＦと、リファレンスレベルの電流Ｉｒｅｆとに切り替える動作を行っている。

ＭＯＳＦＥＴのドレイン電流Ｉ_D―ゲートソース間電圧Ｖ_GS特性上において、回路電流削減動作を説明するための特性図は、図７に示すように表される。

ＤＳＬＬＭ制御時の第二のコンパレータ６の出力から供給されるオフ信号ＯＦＦによって、回路電流を削減する際、ドレイン電流Ｉ_Dを０（μＡ）として、Ｖ_GS＝０（Ｖ）の状態から回路を復帰させた場合、Ｖ_GS＝０（Ｖ）からＤ点までの変化量ΔＶ_GSが大きく、時間がかかり、負荷応答特性が悪化する。

そこで、回路オフ時に、微小なオフ電流ＩＯＦＦでＶ_GSを発生させておき(Ｃ点)、Ｃ点からＤ点までのわずかな変化量ΔＶ_GS’だけで通常動作へ復帰できるようにすることで、高速な負荷応答特性を実現することができる。

よって、この状態でのアクティブ時回路電流Ｉｃｃが減少するためスイッチング電源装置の効率を向上することができる。

本発明の実施の形態に係るスイッチング電源装置およびこれを集積化した集積回路（ＩＣ：Integrated Circuit）によれば、全負荷領域で高効率を実現することができる。

（効率比較）
第１の実施の形態に係るスイッチング電源装置１００の効率ηと出力電流ＩＯＵＴとの関係を示す特性であって、ＤＳＬＬＭ制御、ＳＬＬＭ制御およびＰＷＭ制御の場合の効率特性の比較図は、図８に示すように表される。。

第１の実施の形態に係るスイッチング電源装置１００において、カレントモードＰＷＭ制御のみの場合に比べ、ＳＬＬＭ制御を組み合わせることによって、出力電流ＩＯＵＴの低電流域において、効率ηの改善効果が観測されている。しかしながら、ＤＳＬＬＭさらに制御を組み合わせることによって、出力電流ＩＯＵＴの低電流域において、効率ηがさらに改善されている。したがって、第１の実施の形態に係るスイッチング電源装置は、軽負荷時、重負荷時それぞれの効率を改善し、全負荷領域で高効率を実現可能である。

第１の実施の形態によれば、全負荷領域で高効率を実現するスイッチング電源装置および携帯機器を提供することができる。

第１の実施の形態に係るスイッチング電源装置によれば、携帯電話などで求められる無負荷時の効率を大幅に改善することができるため、待機時間の延長を図ることができる。

また、第１の実施の形態に係るスイッチング電源装置によれば、急峻な負荷応答などを特に悪化させることなく、全体的な回路電流を削減することができる。

また、第１の実施の形態に係るスイッチング電源装置によれば、電源効率を向上させ、携帯電話などのモバイル製品電源市場に対し、バッテリー寿命を延長することができる。

[第２の実施の形態]
本発明の第２の実施の形態に係るスイッチング電源装置１２０は、図９に示すように、単一チャネルのスイッチングレギュレータ１０ａおよび１０ｂを２個並列に配置した２チャンネル構成を備える。

スイッチングレギュレータ１０ａおよび１０ｂのそれぞれのスイッチング端子ＳＷ１，ＳＷ２には、第１の実施の形態と同様に、それぞれ独立にコイルと、コイルに接続されるコンデンサおよび負荷とを備えるが、これらのコイル、コンデンサおよび負荷については図示を省略している。負荷１６としては、第１の実施の形態と同様に、例えば、携帯電話、スマートフォン、ＰＤＡ、ポータブル・メディア・プレーヤー、デジタルカメラ、無線ＬＡＮなどのモバイル機器などを接続することができる。

第２の実施の形態に係るスイッチング電源装置１２０は、スイッチングレギュレータ１０ａおよび１０ｂを２チャンネル構成に配置し、ＰＷＭ動作時にはそれぞれ１８０°位相のずれたＯＳＣ１３からの第１の信号ＣＬＫ１および前記第２の信号ＣＬＫ２に同期した周波数で動作する。

電源電圧Ｖｃｃが入力電源電圧であり、負荷の両端から、ＰＷＭカレントモードＰＷＭおよびＤＳＬＬＭ制御された出力電圧ＶＯＵＴ１およびＶＯＵＴ２が得られる。

第２の実施の形態に係るスイッチング電源装置１２０は、図９に示すように、電源電圧Ｖｃｃに接続され、オン／オフ動作を行う第１のスイッチング素子（ＱＰａ，ＱＮａ）と、第１のスイッチング素子ＱＰａ，ＱＮａのオン／オフ制御を行う第１の制御回路（８ａ，９ａ）と、第１のスイッチング素子ＱＰａ，ＱＮａによって流れる電流量が制御される第１のコイルＬ１と、第１のコイルＬ１に接続され、第１のコイルＬ１とともに整流動作を行う第１のコンデンサＣｏ１と、一定周期毎に第１のスイッチング素子ＱＰａ，ＱＮａをオンと制御するための第１の信号ＣＬＫ１を第１の制御回路（８ａ，９ａ）に出力するＯＳＣ１３と、第１のコイルＬ１を流れる検出電流を電圧に変換した第１の電流検出電圧ＳＥＮＳＥ１と、第１のコンデンサＣｏ１と第１のコイルＬ１との接続ノードより出力される第１の出力電圧ＶＯＵＴ１に応じた電圧と基準電圧ＶＲＥＦとの差に応じた第１のフィードバック電圧ＦＢ１とを比較する第１の第一のコンパレータ７ａと、電源電圧Ｖｃｃよりも低く、第１の電流検出電圧ＳＥＮＳＥ１よりも高い電圧値に設定された第１のディープしきい値電圧ＤｅｅｐＴｈと、前記第１のフィードバック電圧ＦＢ１とを比較する第１の第二のコンパレータとを備える第１のスイッチング電源装置を備える。

また、第２の実施の形態に係るスイッチング電源装置１２０は、図９に示すように、電源電圧Ｖｃｃに接続され、オン／オフ動作を行う第２のスイッチング素子（ＱＰｂ，ＱＮｂ）と、第２のスイッチング素子のオン／オフ制御を行う第２の制御回路（８ｂ，９ｂ）と、第２のスイッチング素子によって流れる電流量が制御される第２のコイルＬ２と、第２のコイルＬ２に接続され、第２のコイルＬ２とともに整流動作を行う第２のコンデンサＣｏ２と、一定周期毎に第２のスイッチング素子をオンと制御するための第２の信号ＣＬＫ２を第２の制御回路（８ｂ，９ｂ）に出力するＯＳＣ１３と、前記第２のコイルを流れる検出電流を電圧に変換した第２の電流検出電圧と、前記第２のコンデンサと前記第２のコイルとの接続ノードより出力される第２の出力電圧に応じた電圧と前記基準電圧との差に応じた第２のフィードバック電圧と、を比較する第２の第一のコンパレータと、前記電源電圧よりも低く、前記第２の電流検出電圧よりも高い電圧値に設定された第２のディープしきい値電圧と、前記第２のフィードバック電圧とを比較する第２の第二のコンパレータとを備える第２のスイッチング電源装置とを備える。

各スイッチングレギュレータ１０ａおよび１０ｂは、基準電圧発生器（ＶＲＥＦ）１２、ＯＳＣ１３、出力短絡／サーマルシャットダウン検出信号発生部（ＳＣＰ／ＴＳＤ）１４、および低入力電圧時誤動作防止回路（ＵＶＬＯ）１５を共有している。

スイッチングレギュレータ１０ａには、出力短絡検出回路（ＳＣＰ１）１１ａが配置され、出力短絡検出電圧Ｖscp１をＳＣＰ／ＴＳＤ１４に供給し、また、スイッチングレギュレータ１０ｂには、出力短絡検出回路（ＳＣＰ２）１１ｂが配置され、出力短絡検出電圧Ｖscp２をＳＣＰ／ＴＳＤ１４に供給している。

ＳＣＰ／ＴＳＤ１４は、電流検出／保護およびドライバ回路９ａおよび９ｂに対して、出力短絡／サーマルシャットダウン検出信号を供給する。

ＯＳＣ１３は、また、スロープ補償信号Ｓｌｏｐｅ１およびＳｌｏｐｅ２を、それぞれ第一のコンパレータ７ａおよび７ｂに供給していてもよい。これによって、第一のコンパレータ７ａおよび７ｂに与えられる電流検出電圧ＳＥＮＳＥ１およびＳＥＮＳＥ２に対して、スロープ補償波形が重畳される。

スロープ補償波形による周期は、ＯＳＣ１３からのＳＥＴ信号と同一周期である。

また、第２の実施の形態に係るスイッチング電源装置１２０は、出力電圧ＶＯＵＴ１に応じた電圧と基準電圧ＶＲＥＦとが入力される電圧比較器４ａを備えていてもよい。この場合、電圧比較器４ａから出力される出力電圧ＶＯＵＴ１に応じた電圧と基準電圧ＶＲＥＦとの差に応じた電圧が第一のコンパレータ７ａに与えられる。

同様に、また、第２の実施の形態に係るスイッチング電源装置１２０は、出力電圧ＶＯＵＴ２に応じた電圧と基準電圧ＶＲＥＦとが入力される電圧比較器４ｂを備えていてもよい。この場合、電圧比較器４ｂから出力される出力電圧ＶＯＵＴ２に応じた電圧と基準電圧ＶＲＥＦとの差に応じた電圧が第一のコンパレータ７ｂに与えられる。

出力電圧ＶＯＵＴ１に応じた電圧とは、第１のコイルＬ１と第１のコンデンサＣｏ１の接続ノードと接地電位とに間に直列に接続される抵抗Ｒ１とＲ２で分圧した電圧である。

同様に、出力電圧ＶＯＵＴ２に応じた電圧とは、第２のコイルＬ２と第２のコンデンサＣｏ２の接続ノードと接地電位とに間に直列に接続される抵抗Ｒ１とＲ２で分圧した電圧である。電圧比較器４ａ，４ｂは、エラーアンプ若しくは相互コンダクタンス増幅器（Ｇｍ）などと呼ばれる差動増幅器によって構成される。

また、第２の実施の形態に係るスイッチング電源装置１２０において、電圧比較器４ａの出力端子には、電圧比較器４ａから出力される電圧のレベル変換を行うレベルシフタ３ａを備えていてもよい。また、電圧比較器４ａの出力端子には、抵抗Ｒ３およびコンデンサＣ３の直列回路が接続されている。

また、同様に、第２の実施の形態に係るスイッチング電源装置１２０において、電圧比較器４ｂの出力端子には、電圧比較器４ｂから出力される電圧のレベル変換を行うレベルシフタ３ｂを備えていてもよい。また、電圧比較器４ｂの出力端子にも、抵抗Ｒ３およびコンデンサＣ３の直列回路が接続されている。

また、第２の実施の形態に係るスイッチング電源装置１２０は、電圧比較器４ａに接続され、出力電圧ＶＯＵＴ１の立ち上がりに傾斜を持たせるためのソフトスタート回路５ａを備えていてもよい。

また、同様に、第２の実施の形態に係るスイッチング電源装置１２０は、電圧比較器４ｂに接続され、出力電圧ＶＯＵＴ２の立ち上がりに傾斜を持たせるためのソフトスタート回路５ｂを備えていてもよい。

また、第２の実施の形態に係るスイッチング電源装置１２０において、ＯＳＣ１３からのＳＥＴ信号がセット端子（Ｓ）に入力され、第一のコンパレータ７ａからのリセット信号ＲＥＳＥＴがリセット端子（Ｒ）に入力されるフリップフロップ回路８ａと、フリップフロップ回路８ａからの出力に応じて第１のスイッチング素子のオン／オフを制御する電流検出／保護およびドライバ回路９ａとを備える。

また、同様に、第２の実施の形態に係るスイッチング電源装置１２０において、ＯＳＣ１３からのＳＥＴ信号がセット端子（Ｓ）に入力され、第一のコンパレータ７ｂからのリセット信号ＲＥＳＥＴがリセット端子（Ｒ）に入力されるフリップフロップ回路８ｂと、フリップフロップ回路８ｂからの出力に応じて第２のスイッチング素子のオン／オフを制御する電流検出／保護およびドライバ回路９ｂとを備える。

低入力電圧時誤動作防止回路（ＵＶＬＯ）１５から電流検出／保護およびドライバ回路９ａ及び９ｂには、それぞれ低入力電圧時誤動作防止電圧ＶＵＶＬＯ１及びＶＵＶＬＯ２が供給される。

第１のスイッチング素子は、ドレインが第１のコイルＬ１に接続されソースが電源電圧Ｖｃｃに接続されたｐチャネルＭＯＳＦＥＴＱＰａと、ドレインがコイルＬ１に接続されソースが接地電位に接続されたｎチャネルＭＯＳＦＥＴＱＮａとからなるＣＭＯＳＦＥＴで構成されていてもよい。

同様に、第２のスイッチング素子は、ドレインが第２のコイルＬ２に接続されソースが電源電圧Ｖｃｃに接続されたｐチャネルＭＯＳＦＥＴＱＰｂと、ドレインが第２のコイルＬ２に接続されソースが接地電位に接続されたｎチャネルＭＯＳＦＥＴＱＮｂとからなるＣＭＯＳＦＥＴで構成されていてもよい。

各チャンネルを構成するスイッチング電源装置の回路動作制御モードは、第１の実施の形態と同様である。すなわち、同期整流制御、カレントモードＰＷＭ制御、ＤＳＬＬＭ制御を実施している点については、第１の実施の形態と同様であるため、説明を省略する。

さらに、重負荷時動作タイミングチャート、軽負荷時動作タイミングチャート、回路電流削減のための構成にについても、第１の実施の形態と同様であるため、説明を省略する。

―２チャンネルスイッチング動作について―
第２の実施の形態に係るスイッチング電源装置１２０において、各チャンネルは、ＰＷＭ動作時にはそれぞれ１８０°位相のずれたＳＥＴ信号に同期した周波数で動作している。チャンネル１とチャンネル２のＰＷＭ動作に１８０°の位相のずれを持たせることによって、両チャンネルのｐＭＯＳＦＥＴが同時にターン・オンすることを防止している。このことにより入力リップル電流や、サージ電流などを抑えることができる。

（効率）
第２の実施の形態に係るスイッチング電源装置１２０において、出力電流ＩＯＵＴと効率ηとの関係は、図１０に示すように表される。図１０において、点線はカレントモードＰＷＭ制御のみの場合の出力電流ＩＯＵＴと効率ηとの関係を示し、実線Ａは、カレントモードＤＳＬＬＭ制御を採用した場合、実線Ｂは、同期整流方式を採用した場合を示す。実線ＡのカレントモードＤＳＬＬＭ制と実線Ｂの同期整流方式を組み合わせることによって、出力電流ＩＯＵＴの幅広い範囲にわたって、効率η（％）を改善可能であることがわかる。

第２の実施の形態に係るスイッチング電源装置は、軽負荷時、重負荷時それぞれの効率を改善し、全負荷領域で高効率を実現可能である。

第２の実施の形態に係るスイッチング電源装置は、１チップＦＥＴ内蔵型のスイッチングレギュレータであり、かつ２チャンネルの高効率降圧型スイッチングレギュレータを構成している。１セルのリチウムバッテリーなどから２チャンネル出力の低電圧を作ることができる。

第２の実施の形態に係るスイッチング電源装置は、低消費電力アプリケーション向けであり、スイッチング周波数は２ＭＨｚ固定のため、外付けアプリケーションの小型化が可能である。

第２の実施の形態に係るスイッチング電源装置は、独自のパルススキップ制御方式と同期整流回路によって、高効率化を実現し、カレントモード制御方式の採用により負荷急変における高速過渡応答を実現している。

（特長）
第２の実施の形態に係るスイッチング電源装置は、以下の特長を有する。

（ａ）カレントモードＰＷＭ制御方式により高速過渡応答を実現している。

（ｂ）同期整流内蔵（ｎＭＯＳＦＥＴ／ｐＭＯＳＦＥＴ）、ＳＬＬＭ制御およびＤＳＬＬＭ制御により全負荷領域において、高効率を実現している。

（ｃ）電源電圧Ｖｃｃの値は、例えば、約２.３Ｖ−４．５Ｖ程度の範囲である。

（ｄ）出力電流ＩＯＵＴの値は、例えば、約３００ｍＡＭａｘ．／３００ｍＡＭａｘ．程度である。

（ｅ）スイッチング動作周波数Ｆｏｓｃの値は、例えば、約２ＭＨｚ程度であり、固定である。

（ｆ）ソフトスタート機能を内蔵している。

（ｇ）サーマルシャットダウン（ＴＳＤ）機能、低入力電圧時誤動作防止（ＵＶＬＯ）機能、タイマーラッチ式ショート保護機能を内蔵している。.
（ｈ）シャットダウン機能を内蔵している。（Ｉｃｃ＝０μＡ（Typ））
（ｉ）ウェハレベルチップサイズパッケージ（ＷＬ−ＣＳＰ）を採用し、例えば、わずか約１．１ｍｍ×２．５ｍｍ程度で構成される。

（仕様）
第２の実施の形態に係るスイッチング電源装置の特性データは、図１１に示すように表される。

出力電圧ＶＯＵＴ１／ＶＯＵＴ２の値は、例えば、約１．２Ｖ／１．８Ｖ程度、或いは約１．２Ｖ／１．８５Ｖ程度である。

ＵＶＬＯ検出電圧ＶＵＶＬＯの値は、典型的には、例えば、約２．１ＶＴｙｐ程度である。

スタンバイ時回路電流ＩＳＴＢの値は、０μＡである。

動作温度範囲は、例えば、約−３０〜８５℃程度である。

（絶対最大定格）
第２の実施の形態に係るスイッチング電源装置において、周囲温度Ｔａ＝２５℃における絶対最大定格データは、図１２に示すように表される。

電源電圧Ｖｃｃの値は、例えば、約−０．３〜＋７Ｖ程度である。ただし、許容損失ＰＤを越えないことが条件である。

イネーブル電圧ＶＥＮ１の値は、例えば、約−０．３〜＋７Ｖ程度である。同様に、イネーブル電圧ＶＥＮ２の値も、例えば、約−０．３〜＋７Ｖ程度である。

ＳＷ１端子のＳＷ電圧ＶＳＷ１の値は、例えば、約−０．３〜＋７Ｖ程度である。同様に、ＳＷ２端子のＳＷ電圧ＶＳＷ２の値も、−０．３〜＋７Ｖ程度である。

ＳＷ１端子の出力電流ＩＳＷ１の値は、例えば、約４５０ｍＡ程度である。同様に、ＳＷ２端子の出力電流ＩＳＷ２の値も、例えば、約４５０ｍＡ程度である。ただし、許容損失ＰＤの値を超えないことが条件である。

許容損失ＰＤは、例えば、約６６０ｍＷ程度である。ここで、５０ｍｍ×５８ｍｍ×１．６ｍｍガラスエポキシ基板実装時、Ｔａ＝２５℃以上で使用する場合は、1℃につき５．２８ｍＷを減じる。

動作温度範囲Ｔｏｐｒは、例えば、約−３０〜＋８５℃程度である。

保存温度範囲Ｔｓｔｇは、例えば、約−５５〜＋１５０℃程度である。

接合部温度Ｔｊｍａｘは、例えば、＋１５０℃程度である。

（動作条件）
第２の実施の形態に係るスイッチング電源装置において、周囲温度Ｔａ＝−３０〜＋８５℃における動作条件は、図１３に示すように表される。ただし、出力電圧ＶＯＵＴ＝１．８Ｖに関しては、ＶccＭin．＝２．７Ｖとする。また、許容損失ＰＤを越えないことが条件である。

電源電圧Ｖｃｃの値は、例えば、最小２．３Ｖ、標準３．３Ｖ、最大４．５Ｖ程度である。

イネーブル電圧ＶＥＮ１の値は、例えば、最小０Ｖ、最大４．５Ｖ程度である。同様に、イネーブル電圧ＶＥＮ２の値も、例えば、最小０Ｖ、最大４．５Ｖ程度である。

ＳＷ端子１を導通する平均出力電流ＩＳＷ１の値は、例えば、最大３００ｍＡ程度である。同様に、ＳＷ端子２を導通する平均出力電流ＩＳＷ２の値も、例えば、最大３００ｍＡ程度である。

（電気的特性）
第２の実施の形態に係るスイッチング電源装置の試作例１の電気的特性は、図１４に示すように表される。特に指定のない限り、周囲温度Ｔａ＝２５℃、電源電圧Ｖｃｃ＝３．３Ｖ、イネーブル電圧ＶＥＮ１＝ＶＥＮ２＝Ｖｃｃである。

スタンバイ時回路電流ＩＳＴＢの値は、例えば、標準０μＡ、最大１０μＡ程度である（ＶＥＮ１＝ＶＥＮ２＝０Ｖ）。

アクティブ時回路電流Ｉｃｃの値は、例えば、標準５０μＡ、最大８０μＡ程度である。

イネーブルロー電圧ＶＥＮＬの値は、例えば、標準ＧＮＤ、最大０．３Ｖ程度である（スタンバイ時）。

イネーブルハイ電圧ＶＥＮＨの値は、例えば、最小０．９５Ｖ、標準レベルはＶｃｃ程度である（アクティブ時）。

イネーブル流入電流ＩＥＮの値は、、例えば、標準レベルは、１μＡ、最大１０μＡ程度である（ＶＥＮ１＝ＶＥＮ２＝２Ｖ）。

動作周波数Ｆｏｓｃの値は、、例えば、最小１．６ＭＨｚ、標準２ＭＨｚ、最大２．４ＭＨｚ程度である。

ｐＭＯＳＦＥＴ１のオン抵抗Ｒｏｎｐ１の値は、、例えば、標準０．６Ω、最大１．２Ω程度である（Ｖｃｃ＝３．３Ｖ）。同様に、ｐＭＯＳＦＥＴ２のオン抵抗Ｒｏｎｐ２の値も、、例えば、標準０．６Ω、最大１．２Ω程度である（Ｖｃｃ＝３．３Ｖ）。

ｎＭＯＳＦＥＴ１のオン抵抗Ｒｏｎｎ１の値は、例えば、標準０．５Ω、最大１．０Ω程度である（Ｖｃｃ＝３．３Ｖ）。同様に、ｎＭＯＳＦＥＴ２のオン抵抗Ｒｏｎｎ２の値も、例えば、標準０．５Ω、最大１．０Ω程度である（Ｖｃｃ＝３．３Ｖ）。

出力電圧ＶＯＵＴ１の値は、例えば、最小１．１８２Ｖ、標準レベルは、１．２Ｖ、最大１．２１８Ｖ程度である（±１．５％）。

出力電圧ＶＯＵＴ２の値は、例えば、最小１．７７３Ｖ、標準レベルは、１．８Ｖ、最大１．８２７Ｖ程度である（±１．５％）。

ＵＶＬＯ検出電圧ＶＵＶＬＯ１の値は、例えば、最小２．０Ｖ、標準２．１Ｖ、最大２．２Ｖ程度である（Ｖｃｃ＝３．３Ｖ→０Ｖ）。

ＵＶＬＯ解除電圧ＶＵＶＬＯ２の値は、例えば、最小２．０２Ｖ、標準２．１５Ｖ、最大２．３Ｖ程度である（Ｖｃｃ＝Ｖ→０３．３Ｖ）。

ソフトスタート時間Ｔｓｓの値は、例えば、最小０．１ｍｓ、標準０．２ｍｓ、最大０．４ｍｓ程度である。

タイマーラッチ時間Ｔ_LATCHの値は、例えば、最小０．２５ｍｓ、標準０．５ｍｓ、最大１ｍｓ程度である（出力短絡検出（ＳＣＰ）動作／ＴＳＤ動作時）。

出力短絡検出電圧Ｖscp１の値は、例えば、標準０．６Ｖ、最大０．８４Ｖ程度である（ＶＯＵＴ１＝１．２Ｖ→０Ｖ）。

出力短絡検出電圧Ｖscp２の値は、例えば、標準０．９Ｖ、最大１．２６Ｖ程度である（ＶＯＵＴ２＝１．８Ｖ→０Ｖ）。

第２の実施の形態に係るスイッチング電源装置の試作例２の電気的特性は、図１５に示すように表される。特に指定のない限り、周囲温度Ｔａ＝２５℃、電源電圧Ｖｃｃ＝３．３Ｖ、イネーブル電圧ＶＥＮ１＝ＶＥＮ２＝Ｖｃｃである。

試作例１とは、出力電圧ＶＯＵＴ２の値および出力短絡検出電圧Ｖscp２の値のみが異なる。

出力電圧ＶＯＵＴ２の値は、例えば、最小１．８２２Ｖ、標準レベルは、１．８５Ｖ、最大１．８７８Ｖ程度である（±１．５％）。

出力短絡検出電圧Ｖscp２の値は、例えば、標準０．９２５Ｖ、最大１．２９５Ｖ程度である（Ｖｏｕｔ２＝１．８Ｖ→０Ｖ）。

（端子番号と端子名）
第２の実施の形態に係るスイッチング電源装置の端子番号と端子名の関係は、図１６に示すように表される。

端子番号Ａ１の端子名は、ＧＮＤである。ＧＮＤ端子／ｎＭＯＳＦＥＴのソース端子として機能する。

端子番号Ａ２の端子名は、ＳＷ２である。第２の実施の形態に係るスイッチング電源装置のチャンネル２のｐＭＯＳＦＥＴ／ｎＭＯＳＦＥＴのドレイン出力端子として機能する。

端子番号Ａ３の端子名は、ＥＮ２である。第２の実施の形態に係るスイッチング電源装置のチャンネル２のイネーブル端子(Ｈｉｇｈアクティブ)として機能する。

端子番号Ａ４の端子名は、ＶＯＵＴ２である。第２の実施の形態に係るスイッチング電源装置のチャンネル２の出力電圧端子として機能する。

端子番号Ｂ１の端子名は、ＳＷ１である。第２の実施の形態に係るスイッチング電源装置のチャンネル１のｐＭＯＳＦＥＴ／ｎＭＯＳＦＥＴのドレイン出力端子として機能する。

端子番号Ｂ２の端子名は、Ｖｃｃである。Ｖｃｃ電源入力端子／ｐＭＯＳＦＥＴのソース端子として機能する。

端子番号Ｂ３の端子名は、ＥＮ１である。第２の実施の形態に係るスイッチング電源装置のチャンネル１のイネーブル端子(Ｈｉｇｈアクティブ)として機能する。

端子番号Ｂ４の端子名は、ＶＯＵＴ１である。第２の実施の形態に係るスイッチング電源装置のチャンネル１の出力電圧端子として機能する。

（特性データ）
第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝０ｍＡ、周囲温度Ｔａ＝２５℃のとき、出力電圧ＶＯＵＴと電源電圧Ｖｃｃとの関係は、図１７に示すように表される。電源電圧Ｖｃｃの値が、例えば、約２．３〜４．５Ｖ程度の範囲において、出力電圧ＶＯＵＴ１／ＶＯＵＴ２の値は、例えば、約１．２Ｖ／１．８Ｖ程度が得られている。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝０ｍＡのとき、出力電圧ＶＯＵＴとイネーブル電圧ＶＥＮとの関係は、図１８に示すように表される。Ｖｃｃ＝３．３Ｖ、周囲温度Ｔａ＝２５℃である。イネーブル電圧ＶＥＮ１の値が、例えば、約０．７〜＋１Ｖ程度の範囲において、出力電圧ＶＯＵＴ１／ＶＯＵＴ２の値は、例えば、約１．２Ｖ／１．８Ｖ程度が得られている。

第２の実施の形態に係るスイッチング電源装置において、Ｖｃｃ＝３．３Ｖ、周囲温度Ｔａ＝２５℃のとき、出力電圧ＶＯＵＴと出力電流ＩＯＵＴとの関係は、図１９に示すように表される。出力電流ＩＯＵＴの値が、例えば、約０〜０．６Ａ程度の広い範囲において、出力電圧ＶＯＵＴ１／ＶＯＵＴ２の値は、例えば、約１．２Ｖ／１．８Ｖ程度が得られている。出力電流ＩＯＵＴの値は、負荷電流の値に対応しており、約０〜０．６Ａ程度の幅広い範囲において動作可能であることから、第２の実施の形態に係るスイッチング電源装置は、負荷の変動範囲も幅広い値に対応可能であることがわかる。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ１＝０ｍＡのとき、出力電圧ＶＯＵＴ1と周囲温度Ｔａとの関係は、図２０に示すように表される。Ｖｃｃ＝３．３Ｖ、ＶＯＵＴ１＝１Ｖである。動作温度範囲Ｔｏｐｒは、例えば、約−３０℃〜＋８５℃程度が得られている。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ２＝０ｍＡのとき、出力電圧ＶＯＵＴ２と周囲温度Ｔａとの関係は、図２１に示すように表される。Ｖｃｃ＝３．３Ｖ、ＶＯＵＴ２＝１Ｖである。動作温度範囲Ｔｏｐｒは、例えば、約−３０℃〜＋８５℃程度が得られている。

第２の実施の形態に係るスイッチング電源装置において、Ｖｃｃ＝３．３Ｖのとき、動作周波数Ｆｏｓｃと周囲温度Ｔａとの関係は、図２２に示すように表される。周囲温度Ｔａ＝−３０℃〜＋８５℃の範囲において、動作周波数Ｆｏｓｃは、約１．８５ＭＨｚ〜２．１ＭＨｚの範囲に含まれている。

第２の実施の形態に係るスイッチング電源装置において、Ｔａ＝２５℃のとき、動作周波数Ｆｏｓｃと電源電圧Ｖｃｃとの関係は、図２３に示すように表される。電源電圧Ｖｃｃ＝２．３Ｖ〜４．５Ｖの広い範囲において、動作周波数Ｆｏｓｃの値は、略２ＭＨｚで一定値を示す。

第２の実施の形態に係るスイッチング電源装置において、Ｖｃｃ＝３．３Ｖのとき、ｎＭＯＳＦＥＴのオン抵抗Ｒｏｎｎ１およびｐＭＯＳＦＥＴのオン抵抗Ｒｏｎｐ１と周囲温度Ｔａとの関係は、図２４に示すように表される。周囲温度Ｔａ＝−３０℃〜８５℃の範囲において、ｎＭＯＳＦＥＴのオン抵抗Ｒｏｎｎ１の値は、約０．４２Ω〜０．５８Ωの範囲に含まれており、ｐＭＯＳＦＥＴのオン抵抗Ｒｏｎｐ１の値は、約０．３８Ω〜０．５２Ωの範囲に含まれている。

第２の実施の形態に係るスイッチング電源装置において、Ｖｃｃ＝３．３Ｖのとき、イネーブル電圧ＶＥＮと周囲温度Ｔａとの関係は、図２５に示すように表される。周囲温度Ｔａ＝−３０℃〜８５℃の範囲において、イネーブル電圧ＶＥＮの値は略リニアに減少し、約０．７２Ｖ〜０．６１Ｖの範囲に含まれている。

第２の実施の形態に係るスイッチング電源装置において、Ｖｃｃ＝３．３Ｖのとき、アクティブ時回路電流Ｉｃｃと周囲温度Ｔａとの関係は、図２６に示すように表される。

周囲温度Ｔａ＝−３０℃〜＋８５℃の範囲において、アクティブ時回路電流Ｉｃｃは、略リニアに上昇し、約４４μＡ〜５８μＡの範囲に含まれている。

第２の実施の形態に係るスイッチング電源装置において、周囲温度Ｔａ＝２５℃のとき、電圧ＶＯＵＴ１＝１．２Ｖおよび出力電圧ＶＯＵＴ２＝１．８Ｖの条件で、出力電流ＩＯＵＴと電源電圧Ｖｃｃとの関係は、図２７に示すように表される。出力電圧ＶＯＵＴ１およびＶＯＵＴ２に対して、ＳＬＬＭ制御若しくはＤＳＬＬＭ制御モードから、ＰＷＭ制御への切り換わり電流値が示されている。

第２の実施の形態に係るスイッチング電源装置において、Ｖｃｃ＝３．３Ｖ、周囲温度Ｔａ＝２５℃、出力電流ＩＯＵＴ＝０ｍＡのとき、イネーブル電圧（ＶＥＮ１＝ＶＥＮ２）波形に対する出力電圧(ＶＯＵＴ１,ＶＯＵＴ２)のソフトスタート波形は、図２８に示すように表される。出力電圧(ＶＯＵＴ１,ＶＯＵＴ２)の立ち上がり時間で定義されるソフトスタート時間Ｔｓｓは、ＶＯＵＴ１＝１．２Ｖ,ＶＯＵＴ２＝１．８Ｖのいずれにおいても、約０．１〜０．１５μｓ程度である。

第２の実施の形態に係るスイッチング電源装置において、Ｖｃｃ＝３．３Ｖ、周囲温度Ｔａ＝２５℃、出力電流ＩＯＵＴ＝３００ｍＡのとき、イネーブル電圧（ＶＥＮ１＝ＶＥＮ２）波形に対する出力電圧(ＶＯＵＴ１,ＶＯＵＴ２)のソフトスタート波形は、図２９に示すように表される。ソフトスタート時間Ｔｓｓは、ＶＯＵＴ１＝１．２Ｖ,ＶＯＵＴ２＝１．８Ｖのいずれにおいても、約０．１〜０．１５μｓ程度である。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝０ｍＡのとき、ＳＷ１端子の電圧ＶＳＷ１の波形に対する出力電圧ＶＯＵＴ１の波形は、図３０に示すように表される。ここで、Ｖｃｃ＝３．３Ｖ、ＶＯＵＴ１＝１．２Ｖ、周囲温度Ｔａ＝２５℃である。出力電圧ＶＯＵＴ１の縦軸は２０ｍＶ／ｄｉＶである。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝３００ｍＡのとき、ＳＷ１端子の電圧ＶＳＷ１の波形に対する出力電圧ＶＯＵＴ１の波形は、図３１に示すように表される。ここで、Ｖｃｃ＝３．３Ｖ、ＶＯＵＴ１＝１．２Ｖ、周囲温度Ｔａ＝２５℃である。出力電圧ＶＯＵＴ１の縦軸は２０ｍＶ／ｄｉＶである。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝０ｍＡのとき、ＳＷ２端子の電圧ＶＳＷ２の波形に対する出力電圧ＶＯＵＴ２の波形は、図３２に示すように表される。ここで、Ｖｃｃ＝３．３Ｖ、ＶＯＵＴ２＝１．８Ｖ、周囲温度Ｔａ＝２５℃である。出力電圧ＶＯＵＴ２の縦軸は２０ｍＶ／ｄｉＶである。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝３００ｍＡのとき、ＳＷ２端子の電圧ＶＳＷ２の波形に対する出力電圧ＶＯＵＴ２の波形は、図３３に示すように表される。ここで、Ｖｃｃ＝３．３Ｖ、ＶＯＵＴ２＝１．８Ｖ、周囲温度Ｔａ＝２５℃である。出力電圧ＶＯＵＴ２の縦軸は２０ｍＶ／ｄｉＶである。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ１が１→５０ｍＡ／μｓの立ち上がりで上昇したときの出力電圧ＶＯＵＴ１の負荷応答波形は、図３４に示すように表される。ここで、Ｖｃｃ＝３．３Ｖ、ＶＯＵＴ１＝１．２Ｖ、周囲温度Ｔａ＝２５℃である。出力電圧ＶＯＵＴ１の縦軸は２０ｍＶ／ｄｉＶである。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ１が５０→１ｍＡ／μｓの立ち下がりで下降したときの出力電圧ＶＯＵＴ１の負荷応答波形は、図３５に示すように表される。ここで、Ｖｃｃ＝３．３Ｖ、ＶＯＵＴ１＝１．２Ｖ、周囲温度Ｔａ＝２５℃である。出力電圧ＶＯＵＴ１の縦軸は２０ｍＶ／ｄｉＶである。

第２の実施の形態に係るスイッチング電源装置においては、図３４および図３５に示すように、カレントモード制御方式により、高速過渡応答特性を実現していることがわかる。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ２が１→５０ｍＡ／μｓの立ち上がりで上昇したときの出力電圧ＶＯＵＴ２の負荷応答波形は、図３６に示すように表される。ここで、Ｖｃｃ＝３．３Ｖ、ＶＯＵＴ２＝１．８Ｖ、周囲温度Ｔａ＝２５℃である。出力電圧ＶＯＵＴ２の縦軸は５０ｍＶ／ｄｉＶである。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ２が５０→１ｍＡ／μｓの立ち下がりで下降したときの出力電圧ＶＯＵＴ２の負荷応答波形は、図３７に示すように表される。ここで、Ｖｃｃ＝３．３Ｖ、ＶＯＵＴ２＝１．８Ｖ、周囲温度Ｔａ＝２５℃である。出力電圧ＶＯＵＴ２の縦軸は５０ｍＶ／ｄｉＶである。

第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ１＝３００ｍＡ、ＩＯＵＴ２＝３００ｍＡのとき、ＳＷ電圧ＶＳＷ１と負荷電流ＩＬ１、およびＳＷ電圧ＶＳＷ２と負荷電流ＩＬ２の通常動作波形は、図３８に示すように表される。負荷電流ＩＬ１、負荷電流ＩＬ２の縦軸は、いずれも、０．５Ａ／ｄｉＶである。

（ＷＬ−ＣＳＰ技術）
第２の実施の形態に係るスイッチング電源装置において、アプリケーション実装例を示す模式的回路構成は、図３９に示すように表される。

小型パッケージにパワーＭＯＳＦＥＴを内蔵したＷＬ−ＣＳＰを採用することによって、アプリケーション実装例の小型化を実現している。すなわち、カレントモード制御により出力コンデンサＣｏ１，Ｃｏ２として、セラミックコンデンサを適用している。Ｃｏ１＝Ｃｏ２の値は、例えば、約１０μＦ程度である。動作周波数２ＭＨｚにより、外付けコイルＬ１，Ｌ２の値は、例えば、約２．２μＨ程度である。これによって、実装面積を削減することができる。

（各ブロックの動作説明）
第２の実施の形態に係るスイッチング電源装置において、シャットダウン動作、ソフトスタート動作よびＵＶＬＯ動作を説明するタイミングチャートは、図４０に示すように表される。図４０には、電源電圧Ｖｃｃ、イネーブル電圧ＶＥＮ１＝ＶＥＮ２、および出力電圧ＶＯＵＴ１およびＶＯＵＴ２の各動作タイミング波形が示されている。

―シャットダウン機能―
ＥＮ端子は各チャンネル毎についており、それぞれ独立したＥＮ端子制御が可能である。各チャンネルともＥＮ端子をロー(＜０．３Ｖ)で全回路がオフし、スタンバイモード(ＩＳＴＢ＝０μＡＴｙｐ.)となり、ハイ(＞０．９５Ｖ)で動作モードとなる。

―ソフトスタート機能―
ＥＮ電源投入時、ソフトスタート機能が働き、起動時の電流に制限をかけながら緩やかに出力電圧ＶＯＵＴが立ち上がる。このため、出力電圧のオーバーシュートや突入電流を防ぐことができる。

―ＵＶＬＯ機能―
第２の実施の形態に係るスイッチング電源装置の出力電圧ＶＯＵＴを確保できる電源電圧Ｖｃｃが供給されているかを検出する。また、出力のチャタリングを防止するために検出電圧に、例えば、約５０ｍＶ(Ｔｙｐ.)程度のヒステリシス幅を設けている。

（ａ）時刻０〜ｔ０までの期間Ｔ１は、電源電圧Ｖｃｃが投入され、徐々に上昇する期間を表す。時刻ｔ０において、低入力電圧時誤動作防止電圧ＶＵＶＬＯ１およびＶＵＶＬＯ２を検出している。

（ｂ）時刻ｔ０〜ｔ１までの期間Ｔ２は、出力電圧ＶＯＵＴ１およびＶＯＵＴ２がソフトスタートし、ハイレベルに上昇した期間を表す。Ｔｓｓはソフトスタート時間を表す。

（ｃ）時刻ｔ１〜ｔ２までの期間Ｔ３は、電源電圧Ｖｃｃが一時的に低下した期間を表す。この期間においては、出力電圧ＶＯＵＴ１およびＶＯＵＴ２はローレベルとなる。時刻ｔ１およびｔ２において、低入力電圧時誤動作防止電圧ＶＵＶＬＯ１およびＶＵＶＬＯ２を検出している。

（ｄ）時刻ｔ２〜ｔ３までの期間Ｔ４は、再度、出力電圧ＶＯＵＴ１およびＶＯＵＴ２がソフトスタートし、ハイレベルに上昇した期間を表す。

（ｅ）時刻ｔ３〜ｔ４までの期間Ｔ５は、イネーブル電圧ＶＥＮ１＝ＶＥＮ２が一時的にローレベルとなった期間を表す。この期間においては、出力電圧ＶＯＵＴ１およびＶＯＵＴ２はローレベルとなる。

（ｆ）時刻ｔ４〜ｔ５までの期間Ｔ６は、再度、出力電圧ＶＯＵＴ１およびＶＯＵＴ２がソフトスタートし、ハイレベルに上昇した期間を表す。時刻ｔ５において、出力短絡検出電圧ＶＵＶＬＯ１およびＶＵＶＬＯ２を検出している。

（ｇ）時刻ｔ５〜ｔ６までの期間Ｔ７は、イネーブル電圧ＶＥＮ１＝ＶＥＮ２が一時的にローレベルとなった期間を表す。この期間においては、出力電圧ＶＯＵＴ１およびＶＯＵＴ２はローレベルとなる。

以上より、期間Ｔ１、Ｔ３、Ｔ５、およびＴ７は、出力オフ状態となり、期間Ｔ２、Ｔ４、およびＴ６は、出力動作モード状態となる。

（タイマーラッチ式ショート保護機能）
第２の実施の形態に係るスイッチング電源装置において、タイマーラッチ式ショート保護動作を説明するタイミングチャートは、図４１に示すように表される。図４１には、イネーブル電圧ＶＥＮ１＝ＶＥＮ２、出力電圧ＶＯＵＴ１およびＶＯＵＴ２、およびコイル電流ＩＬ１およびＩＬ２の各動作タイミング波形が示されている。さらに、図４１中には、出力電圧ＶＯＵＴ１およびＶＯＵＴ２にそれぞれに対応する出力短絡検出電圧Ｖscp１およびＶscp２の各レベルが表示されている。また、コイル電流ＩＬ１およびＩＬ２にそれぞれに対応する過電流検出値ＩＬ１limitおよびＩＬ２limitの各レベルも表示されている。

出力には過電流保護回路を内蔵しており、電流制限を実施している。さらに出力短絡保護回路によって、どちらか一方のチャンネルが負荷ショートモードなどを検出し、保護回路が一定時間以上連続動作すると、両チャンネルともに、出力がオフ状態でラッチし、スイッチング電源装置の破壊を防止している。イネーブル電圧ＶＥＮを再投入する、またはＶＵＶＬＯを再度解除することによって、出力電圧が復帰する。

図４１において、時刻０〜ｔ０の期間および時刻ｔ４〜ｔ５の期間は、出力オフ状態となり、時刻ｔ０〜ｔ４の期間および時刻ｔ５〜の期間は、出力動作モード状態となる。時刻ｔ４において、出力電圧ＶＯＵＴ１およびＶＯＵＴ２はいずれも出力オフ状態となり、タイマーラッチ動作が実施される。時刻ｔ３〜ｔ４の期間Ｔ３４は、タイマーラッチ時間Ｔ_LATCHに等しい。一方、時刻ｔ１〜ｔ２の期間Ｔ１２は、タイマーラッチ時間Ｔ_LATCHよりも小さい。

（スイッチング電源装置の効率）
第２の実施の形態に係るスイッチング電源装置の効率ηは次式のように表すことができる。すなわち、
η＝｛ＶＯＵＴ×ＩＯＵＴ／（Ｖin×Ｉin）｝×１００（％）＝（ＰＯＵＴ／Ｐin）×１００（％）＝｛ＰＯＵＴ／（ＰＯＵＴ＋ＰＤα）｝×１００（％） …（１）
第２の実施の形態にスイッチング電源装置の損失ＰＤαの要因としては、下記のようなものを列挙することができる。これらを軽減することで効率を向上させることができる。

損失ＰＤαの要因は、以下の（ａ）〜（ｅ）にまとめることができる。

（ａ）コイルＬ、およびｎＭＯＳＦＥＴ,ｐＭＯＳＦＥＴのオン抵抗による導通損失：ＰＤ(Ｉ² Ｒ)
（ｂ）ゲート充放電損失：ＰＤ(Ｇａｔｅ)
（ｃ）スイッチング損失：ＰＤ(ＳＷ)
（ｄ）コンデンサの等価直列抵抗（ＥＳＲ）損失：ＰＤ(ＥＳＲ)
（ｅ）スイッチング電源装置の動作電流損失：ＰＤ(ＩＣ)
ＰＤ(Ｉ² Ｒ)＝ＩＯＵＴ² ×(ＲＣＯＩＬ×ＲＯＮ) …（２）
で表される。ここで、ＲＣＯＩＬ（Ω）はコイルＬの直流（ＤＣ）抵抗、ＲＯＮ（Ω）はＭＯＳＦＥＴのオン抵抗、ＩＯＵＴ（Ａ）は出力電流をそれぞれ表す。

ＰＤ(Ｇate)＝Ｃgs×ｆ×Ｖ …（３）
で表される。ここで、Ｃgs（Ｆ）はＭＯＳＦＥＴのゲート容量、ｆ（Ｈz）はスイッチング周波数、Ｖ（Ｖ）はＭＯＳＦＥＴのゲート駆動電圧をそれぞれ表す。

ＰＤ(ＳＷ)＝Ｖin² ×ＣＲＳＳ×ＩＯＵＴ×ｆ／ＩＤＲＩＶＥ …（４）
で表される。ここで、ＣＲＳＳ（Ｆ）はＭＯＳＦＥＴの逆伝達容量、ＩＤＲＩＶＥ（Ａ）はゲートのピーク電流をそれぞれ表す。

ＰＤ(ＥＳＲ)＝ＩＲＭＳ² ×ＥＳＲ …（５）
で表される。ここで、ＩＲＭＳ（Ａ）はコンデンサのリップル電流、ＥＳＲ（Ω）は等価直列抵抗をそれぞれ表す。

ＰＤ(ＩＣ)＝Ｖin×Ｉｃｃ …（６）
で表される。ここで、Ｉｃｃ（Ａ）は回路電流を表す。

（許容損失、熱設計）
第２の実施の形態に係るスイッチング電源装置の許容損失ＰＤと周囲温度Ｔａとの関係は、図４２に示すように表される。

第２の実施の形態に係るスイッチング電源装置は高効率のため、ほとんどのアプリケーションで大きな発熱などは考慮する必要はない。しかしながら、低入力電圧、高出力電圧、重負荷、高温での使用時には、許容損失、熱設計などを考慮する必要がある。

損失ＰＤとしては、コイルのＤＣ抵抗とｎＭＯＳＦＥＴ,ｐＭＯＳＦＥＴのオン抵抗による導通損失ＰＤ(Ｉ² Ｒ)のみ検討する。損失ＰＤには、その他にゲート充電損失ＰＤ(ゲート)やスイッチング損失ＰＤ(ＳＷ)などがあるが、上記の条件においては、導通損失ＰＤ(Ｉ² Ｒ)が最も支配的になるからである。（２）式において、
ＲＯＮ＝Ｄ×Ｒｏｎｐ＋(１−Ｄ)Ｒｏｎｎ …（７）
で表される。ここで、Ｄは、オンデューティ(＝ＶＯＵＴ／Ｖｃｃ)である。Ｒｏｎｐは、ｐＭＯＳＦＥＴのオン抵抗、Ｒｏｎｎは、ｎＭＯＳＦＥＴのオン抵抗を表す。

例えば、Ｖｃｃ＝３．３Ｖ，ＶＯＵＴ＝１．２Ｖ，Ｒｏｎｐ＝０．６Ω，Ｒｏｎｎ＝０．５Ω、ＩＯＵＴ＝０．３Ａのとき、Ｄ＝ＶＯＵＴ／Ｖｃｃ＝１．２／３．３＝０．３６より、ＲＯＮ＝０．３６×０．６＋（１−０．３６）×０．５＝０．２１６＋０．３２０＝０．５３６（Ω）となり、Ｐ＝０．３² ×０．５３６≒４８．２４（ｍＷ）が得られる。

第２の実施の形態に係るスイッチング電源装置は、Ｒｏｎｐ＞Ｒｏｎｎであり、オンデューティＤの値が大きいほど損失が大きくなる。

第２の実施の形態に係るスイッチング電源装置においては、以上の許容損失を考慮し、充分マージンを持った熱設計を行う。

（外付け部品の選定）
―外付けコイルＬの選定―
第２の実施の形態に係るスイッチング電源装置の外付けコイルの選定について、図４３（ａ）に示す出力リップル電流ΔＩＬの模式的波形、および図４３（ｂ）に示す回路構成を用いて説明する。

外付けコイルＬの値は、出力リップル電流ΔＩＬに大きく影響する。

出力リップル電流ΔＩＬは、
ΔＩＬ＝(Ｖｃｃ−ＶＯＵＴ)×ＶＯＵＴ／（Ｌ×Ｖcc×ｆ）（Ａ） …(８)で表される。

（８）式に示すように、外付けコイルＬの値が大きいほど、また、スイッチング周波数ｆの値が高いほど出力リップル電流ΔＩＬの値は減少する。

出力リップル電流ΔＩＬの設定値は、最大出力電流の３０％程度であることが適切である。すなわち、
ΔＩＬ＝０．３×ＩＯＵＴｍａｘ．（Ａ） …(９)
であるとすると、外付けコイルＬの値は、
Ｌ＝(Ｖｃｃ−ＶＯＵＴ)×ＶＯＵＴ／（ΔＩＬ×Ｖｃｃ×ｆ）（Ｈ） …(１０)
で表される。

例えば、Ｖcc＝３．３（Ｖ），ＶＯＵＴ＝１．２（Ｖ），ｆ＝２（ＭＨz），ＩＯＵＴｍａｘ．＝０．３Ａのとき、ΔＩＬ＝０．３×０．３＝０．０９（Ａ）となる。

したがって、Ｌ＝(３．３−１．２)×１．２／（０．０９×３．３×２）＝４．２（μＨ）の値が得られる。

第２の実施の形態に係るスイッチング電源装置の外付けコイルＬの値としては、アプリケーションの小型化や動作の安定性のため、例えば、約１〜４．７μＨ程度の値を有するインダクタを使用することが望ましい。ただし、コイルの定格電流値を越える電流を外付けコイルＬに流すと、外付けコイル(Ｌ)が磁気飽和を起こし効率が低下する。

このため、ピーク電流がコイルの定格電流値を越えないように充分なマージンをもって、外付けコイルＬの定格電流値を選定する。

外付けコイルＬでの損失を少なくし、効率ηの値を良好にするためには、抵抗成分（直流抵抗成分ＤＣＲ，交流抵抗成分ＡＣＲ）の低い外付けコイルＬを選定することが望ましい。

―外付け出力コンデンサＣｏの選定―
第２の実施の形態に係るスイッチング電源装置の外付け出力コンデンサＣｏの選定について、図４４に示す回路構成を用いて説明する。

外付け出力コンデンサＣｏの値は、出力電圧ＶＯＵＴの安定領域や出力リップル電圧ΔＶＯＵＴを平滑化するのに必要な等価直列抵抗ＥＳＲの値を考慮して決定する。

出力リップル電圧ΔＶＯＵＴは、(１１)式のように決定される。

ΔＶＯＵＴ＝ΔＩＬ×ＥＳＲ（Ｖ） …(１１)
外付け出力コンデンサＣｏの定格電圧値は、出力電圧ＶＯＵＴに対し充分なマージンをもって選定する。等価直列抵抗ＥＳＲの値は小さい方が、出力リップル電圧ΔＶＯＵＴを小さくすることができる。

また、出力の立ち上がり時間は、ソフトスタート時間Ｔｓｓ内に設定する必要があるため、外付け出力コンデンサＣｏの容量値は式(１１)の条件も考慮する。すなわち、
Ｃｏ≦Ｔｓｓ×(Ｉlimit-ＩＯＵＴ)／ＶＯＵＴ …(１２)
ここで、Ｉlimitは、過電流検出値であり、例えば、０．６Ａ(Ｔｙｐ.)程度の値を有する。

例えば、ＶＯＵＴ＝１．８Ｖ，ＩＯＵＴ＝０．３Ａ，Ｔｓｓ＝０．２ｍｓのとき、Ｃｏ≦Ｔｓｓ×(Ｉlimit-ＩＯＵＴ)／ＶＯＵＴ＝０．２ｍｓＸ（０．６―０．３）／１．８≒３３．３（μＦ）の値が得られる。

第２の実施の形態に係るスイッチング電源装置の外付け出力コンデンサＣｏの選定については、外付け出力コンデンサＣｏの容量値が最適でないと起動不良などが発生する可能性もあるため、例えば、約１０μF〜２２μF程度のセラミックコンデンサを使用することが望ましい。

―入力コンデンサＣinの選定―
第２の実施の形態に係るスイッチング電源装置の外付け入力コンデンサＣinの選定について、図４５に示す回路構成を用いて説明する。

入力コンデンサＣinの選定においては、大きな過渡電圧を防止するために大きなリップル電流に充分対応できる大きさの低ＥＳＲの入力コンデンサＣinである必要がある。

リップル電流ＩＲＭＳは(１２)式で与えられる。すなわち、
ＩＲＭＳ＝ＩＯＵＴ×｛ＶＯＵＴ（Ｖｃｃ−ＶＯＵＴ）｝^1／2 ／Ｖｃｃ（Ａ） …(１３)
ワースト条件となるＩＲＭＳ（ｍａｘ.）は、Ｖｃｃ＝２×ＶＯＵＴの時、ＩＲＭＳ＝ＩＯＵＴ／２で与えられる。

例えば、Ｖｃｃ＝３．３Ｖ，ＶＯＵＴ＝１．２Ｖ，ＩＯＵＴｍａｘ＝０．３Ａのとき、ＩＲＭＳ＝０．３×｛１．２（３．３−１．２）｝^1／2 ／３．３＝０．１４(ＡＲＭＳ)の値が得られる。

また、入力コンデンサＣinのＥＳＲ損失を少なくし、効率ηをよくするためには、例えば、低ＥＳＲの約１０Ｖ耐圧の約１０μＦ程度のセラミックコンデンサを使用することが望ましい。

―外付け部品―
第２の実施の形態に係るスイッチング電源装置において、外付け部品の概略回路構成は、図４６に示すように表される。

―基板レイアウト時の注意点―
第２の実施の形態に係るスイッチング電源装置において、基板レイアウト時の外付け部品の概略回路構成は、図４７に示すように表される。

太線の部分は幅広の配線パターンによって、でできるだけ短くレイアウトする。

入力のセラミックコンデンサＣiは、第２の実施の形態に係るスイッチング電源装置１００のＶｃｃ−ＧＮＤピンに近い位置に、また出力コンデンサＣｏ１，Ｃｏ２はスイッチング電源装置１００のＧＮＤピンに近い位置にレイアウトすることが望ましい。

―適用可能な外付け部品―
第２の実施の形態に係るスイッチング電源装置１００に適用可能な外付け部品として、図４７に示すアプリケーションでの推奨部品リスト例は、図４８に示すように表される。

すなわち、コイルＬ１，Ｌ２としては、例えば、約２．２μＨ程度のものを適用する。

また、入力のセラミックコンデンサＣiとしては、例えば、約１０μＦ程度のものを適用する。

また出力コンデンサＣｏ１，Ｃｏ２としては、ともに、例えば、約１０μＦ程度のセラミックコンデンサを適用する。

また、スイッチングノイズ等の影響が大きい場合は、ＳＷ−ＧＮＤ間にショットキーダイオードを挿入するとよい。

その他外付け回路定数を変更して使用する場合、静特性のみならず、過渡特性も含め外付け部品およびスイッチング電源装置１００のバラツキ等を考慮して十分マージンを見て決定するとよい。

（入出力等価回路）
第２の実施の形態に係るスイッチング電源装置において、イネーブル端子ＥＮから見た入力等価回路構成は、図４９に示すように表される。

また、ＳＷ端子から見た出力等価回路構成は、図５０に示すように表される。

また、出力端子から見た出力等価回路構成は、図５１に示すように表される。

本実施の形態によれば、全負荷領域で高効率を実現するスイッチング電源装置および携帯機器を提供することができる。

本実施の形態に係るスイッチング電源装置によれば、携帯電話などで求められる無負荷時の効率を大幅に改善することができるため、待機時間の延長を図ることができる。

また、本実施の形態に係るスイッチング電源装置によれば、急峻な負荷応答などを特に悪化させることなく、全体的な回路電流を削減することができる。

[その他の実施の形態]
上記のように、本発明は第１乃至第２の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。

このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明に係るスイッチング電源装置は、携帯電話、スマートフォン、ＰＤＡ、ポータブル・メディア・プレーヤー、デジタルカメラ、無線ＬＡＮなどのモバイル製品の電源に適用可能である。

本発明の第１の実施の形態に係るスイッチング電源装置の模式的回路構成図。 本発明の第１の実施の形態に係るスイッチング電源装置の重負荷時の動作を説明するカレントモードＰＷＭ制御のタイミングチャート図。 本発明の第１の実施の形態に係るスイッチング電源装置の軽負荷時若しくは無負荷時の動作を説明するタイミングチャート図であって、カレントモードＰＷＭ制御のＳＬＬＭ制御とＤＳＬＬＭ制御を説明するためのタイミングチャート図。 本発明の第１の実施の形態に係るスイッチング電源装置において、回路電流削減ブロックを説明するための模式的回路構成図。 本発明の第１の実施の形態に係るスイッチング電源装置において、回路電流削減動作を説明するための簡略化された回路構成図。 図８に対応するタイミングチャート図。 ＭＯＳＦＥＴのドレイン電流Ｉ_D―ゲートソース間電圧Ｖ_GS特性上において、回路電流削減動作を説明するための図。 本発明の第１の実施の形態に係るスイッチング電源装置の効率ηと出力電流ＩＯＵＴとの関係を示す特性図であって、ＤＳＬＬＭ制御、ＳＬＬＭ制御およびＰＷＭ制御の場合の効率特性の比較図。 本発明の第２の実施の形態に係るスイッチング電源装置であって、２チャンネル構成の模式的回路構成図。 本発明の第２の実施の形態に係るスイッチング電源装置の効率ηと出力電流Ｉ_oとの関係を示す特性図。 本発明の第２の実施の形態に係るスイッチング電源装置の特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置の絶対最大定格データ。 本発明の第２の実施の形態に係るスイッチング電源装置の動作条件。 本発明の第２の実施の形態に係るスイッチング電源装置の試作例１の電気的特性。 本発明の第２の実施の形態に係るスイッチング電源装置の試作例２の電気的特性。 本発明の第２の実施の形態に係るスイッチング電源装置の端子番号と端子名の関係図。 本発明の第２の実施の形態に係るスイッチング電源装置の出力電圧ＶＯＵＴと電源電圧Ｖｃｃとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置の出力電圧ＶＯＵＴとイネーブル電圧ＶＥＮとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置の出力電圧ＶＯＵＴと出力電流ＩＯＵＴとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置の出力電圧ＶＯＵＴ1と周囲温度Ｔａとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置の出力電圧ＶＯＵＴ２と周囲温度Ｔａとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置の動作周波数Ｆｏｓｃと周囲温度Ｔａとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置の動作周波数Ｆｏｓｃと電源電圧Ｖｃｃとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置のｎＭＯＳＦＥＴのオン抵抗Ｒｏｎｎ１,ｐＭＯＳＦＥＴのオン抵抗Ｒｏｎｐ１と周囲温度Ｔａとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置のイネーブル電圧ＶＥＮと周囲温度Ｔａとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置のアクティブ時回路電流Ｉｃｃと周囲温度Ｔａとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置の出力電流ＩＯＵＴと電源電圧Ｖｃｃとの関係を示す特性データであって、出力電圧ＶＯＵＴ１およびＶＯＵＴ２に対して、ＰＷＭ切り換わり電流値を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝０ｍＡのときのイネーブル電圧（ＶＥＮ１＝ＶＥＮ２）波形に対する出力電圧ＶＯＵＴ１,ＶＯＵＴ２のソフトスタート波形を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝３００ｍＡのときのイネーブル電圧（ＶＥＮ１＝ＶＥＮ２）波形に対する出力電圧ＶＯＵＴ１,ＶＯＵＴ２のソフトスタート波形を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝０ｍＡのときのＳＷ電圧ＶＳＷ１波形に対する出力電圧ＶＯＵＴ１の波形を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝３００ｍＡのときのＳＷ電圧ＶＳＷ１波形に対する出力電圧ＶＯＵＴ１の波形を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝０ｍＡのときのＳＷ電圧ＶＳＷ２波形に対する出力電圧ＶＯＵＴ２の波形を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ＝３００ｍＡのときのＳＷ電圧ＶＳＷ２波形に対する出力電圧ＶＯＵＴ２の波形を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ１が１→５０ｍＡ／μｓの立ち上がりで上昇したときの出力電圧ＶＯＵＴ１の負荷応答波形を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ１が５０→１ｍＡ／μｓの立ち下がりで下降したときの出力電圧ＶＯＵＴ１の負荷応答波形を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ２が１→５０ｍＡ／μｓの立ち上がりで上昇したときの出力電圧ＶＯＵＴ２の負荷応答波形を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ２が５０→１ｍＡ／μｓの立ち下がりで下降したときの出力電圧ＶＯＵＴ２の負荷応答波形を示す図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力電流ＩＯＵＴ１＝３００ｍＡ、ＩＯＵＴ２＝３００ｍＡのときの、ＳＷ電圧ＶＳＷ１波形と負荷電流ＩＬ１波形、およびＳＷ電圧ＶＳＷ２波形と負荷電流ＩＬ２波形の通常動作波形図。 本発明の第２の実施の形態に係るスイッチング電源装置において、アプリケーション実装例を示す模式的回路構成図。 本発明の第２の実施の形態に係るスイッチング電源装置において、シャットダウン動作、ソフトスタート動作よびＵＶＬＯ動作を説明するタイミングチャート図。 本発明の第２の実施の形態に係るスイッチング電源装置において、タイマータッチショート保護動作を説明するタイミングチャート図。 本発明の第２の実施の形態に係るスイッチング電源装置の許容損失ＰＤと周囲温度Ｔａとの関係を示す特性データ。 本発明の第２の実施の形態に係るスイッチング電源装置の外付けコイルの選定を説明する図であって、（ａ）出力リップル電流の模式図、（ｂ）回路構成図。 本発明の第２の実施の形態に係るスイッチング電源装置の外付出力コンデンサの選定を説明する回路構成図。 本発明の第２の実施の形態に係るスイッチング電源装置の外付入力コンデンサの選定を説明する回路構成図。 本発明の第２の実施の形態に係るスイッチング電源装置において、外付け部品の概略回路構成図。 本発明の第２の実施の形態に係るスイッチング電源装置において、基板レイアウト時の外付け部品の概略回路構成図。 本発明の第２の実施の形態に係るスイッチング電源装置に適用可能な外付け部品の例。 本発明の第２の実施の形態に係るスイッチング電源装置において、イネーブル端子ＥＮから見た入力等価回路構成図。 本発明の第２の実施の形態に係るスイッチング電源装置において、ＳＷ端子から見た出力等価回路構成図。 本発明の第２の実施の形態に係るスイッチング電源装置において、出力端子から見た出力等価回路構成図。

符号の説明

３,３ａ,３ｂ…レベルシフタ
４,４ａ,４ｂ…電圧検出比較器（エラーアンプ，Ｇｍアンプ）
５ａ，５ｂ…ソフトスタート回路
６，６ａ，６ｂ…電流検出比較器（第二のコンパレータ）
７,７ａ,７ｂ…電流検出比較器（第一のコンパレータ）
８,８ａ,８ｂ…フリップフロップ（ＦＦ）
９,９ａ,９ｂ…電流検出／保護およびドライバ回路
１０,１０ａ,１０ｂ…レギュレータ
１１ａ…出力短絡検出回路（ＳＣＰ１）
１１ｂ…出力短絡検出回路（ＳＣＰ２）
１２…基準電圧発生器（ＶＲＥＦ）
１３…発振器（ＯＳＣ）
１４…出力短絡／サーマルシャットダウン検出信号発生部（ＳＣＰ／ＴＳＤ）
１５…低入力電圧時誤動作防止回路（ＵＶＬＯ）
１６…負荷（Ｌｏａｄ）
８０…機能ブロック回路
９０…回路電流削減ブロック
１００…スイッチング電源装置
１２０…２チャンネルスイッチング電源装置
ＱＰ,ＱＰａ,ＱＰｂ…ｐチャネルＭＯＳＦＥＴ
ＱＮ,ＱＮａ,ＱＮｂ…ｎチャネルＭＯＳＦＥＴ
ＶＯＵＴ，ＶＯＵＴ１，ＶＯＵＴ２…出力電圧
Ｖｃｃ…入力電圧
Ｒ１，Ｒ２，Ｒ３…抵抗
Ｃ３…キャパシタ

Claims (13)

1. 電源電圧に接続され、オン／オフ動作を行うスイッチング素子と、
   前記スイッチング素子のオン／オフ制御を行う制御回路と、
   前記スイッチング素子によって流れる電流量が制御されるコイルと、
   前記コイルに接続され、前記コイルとともに整流動作を行うコンデンサと、
   一定周期毎に前記スイッチング素子をオンと制御するための発振器信号を前記制御回路に出力する発振器と、
   前記コイルを流れる検出電流を電圧に変換した電流検出電圧と、前記コンデンサと前記コイルとの接続ノードより出力される出力電圧に応じた電圧と基準電圧との差に応じたフィードバック電圧とを比較する第一のコンパレータと、
   前記電源電圧よりも低く前記電流検出電圧よりも高い電圧値に設定されたしきい値電圧と、前記フィードバック電圧とを比較する第二のコンパレータと
   を備えることを特徴とするスイッチング電源装置。
2. 前記第二のコンパレータにおいて、前記しきい値電圧の値が前記フィードバック電圧の値よりも大きいとき、前記第二のコンパレータは前記第一のコンパレータおよび前記発振器へオフ信号を出力し、前記発振器からの前記発振器信号を無効にすることを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記第二のコンパレータにおいて、前記フィードバック電圧の値が前記しきい値電圧の値よりも大きいとき、前記第二のコンパレータは、前記第一のコンパレータおよび前記発振器にオン信号を出力し、前記第一のコンパレータは前記制御回路に対してリセット信号を出力して、出力電流をオフにすることを特徴とする請求項１に記載のスイッチング電源装置。
4. 前記第一のコンパレータにおいて、前記電流検出電圧の値が前記フィードバック電圧の値よりも大きいとき、前記第一のコンパレータは、ローレベルのリセット信号を出力することを特徴とする請求項１に記載のスイッチング電源装置。
5. 前記第一のコンパレータに与えられる前記電流検出電圧に対して、スロープ補償波形が重畳されることを特徴とする請求項１に記載のスイッチング電源装置。
6. 前記スロープ補償波形による周期が、前記発振器からの前記発振器信号と同一周期であることを特徴とする請求項５に記載のスイッチング電源装置。
7. 前記出力電圧に応じた電圧と前記基準電圧とが入力される電圧比較器を備え、前記電圧比較器から出力される前記出力電圧に応じた電圧と前記基準電圧との差に応じた電圧が前記第一のコンパレータに与えられることを特徴とする請求項１に記載のスイッチング電源装置。
8. 前記電圧比較器から出力される電圧のレベル変換を行うレベルシフタを備えることを特徴とする請求項７に記載のスイッチング電源装置。
9. 前記電圧比較器に接続され、前記出力電圧の立ち上がりに傾斜を持たせるためのソフトスタート回路を備えることを特徴とする請求項７に記載のスイッチング電源装置。
10. 前記制御回路は、
    前記発振器からの前記発振器信号がセット端子に入力され、前記第一のコンパレータからの出力がリセット端子に入力されるフリップフロップ回路と、
    前記フリップフロップ回路からの出力に応じて前記スイッチング素子のオン／オフを制御するドライバ回路と
    を備えることを特徴とする請求項１に記載のスイッチング電源装置。
11. 前記スイッチング素子は、ドレインが前記コイルに接続されソースが電源電圧に接続されたｐチャネルＭＯＳＦＥＴと、ドレインが前記コイルに接続されソースが接地電位に接続されたｎチャネルＭＯＳＦＥＴとからなるＣＭＯＳＦＥＴであることを特徴とする請求項１に記載のスイッチング電源装置。
12. 電源電圧に接続され、オン／オフ動作を行う第１のスイッチング素子と、前記第１のスイッチング素子のオン／オフ制御を行う第１の制御回路と、前記第１のスイッチング素子によって流れる電流量が制御される第１のコイルと、前記第１のコイルに接続され、前記第１のコイルとともに整流動作を行う第１のコンデンサと、一定周期毎に前記第１のスイッチング素子をオンと制御するための第１の発振器信号を前記第１の制御回路に出力する発振器と、前記第１のコイルを流れる検出電流を電圧に変換した第１の電流検出電圧と、前記第１のコンデンサと前記第１のコイルとの接続ノードより出力される第１の出力電圧に応じた電圧と基準電圧との差に応じた第１のフィードバック電圧と、を比較する第１の第一のコンパレータと、前記電源電圧よりも低く、前記第１の電流検出電圧よりも高い電圧値に設定された第１のしきい値電圧と、前記第１のフィードバック電圧とを比較する第１の第二のコンパレータとを備える第１のスイッチング電源装置と、
    前記電源電圧に接続され、オン／オフ動作を行う第２のスイッチング素子と、前記第２のスイッチング素子のオン／オフ制御を行う第２の制御回路と、前記第２のスイッチング素子によって流れる電流量が制御される第２のコイルと、前記第２のコイルに接続され、前記第２のコイルとともに整流動作を行う第２のコンデンサと、一定周期毎に前記第２のスイッチング素子をオンと制御するための第２の発振器信号を前記第２の制御回路に出力する前記発振器と、前記第２のコイルを流れる検出電流を電圧に変換した第２の電流検出電圧と、前記第２のコンデンサと前記第２のコイルとの接続ノードより出力される第２の出力電圧に応じた電圧と前記基準電圧との差に応じた第２のフィードバック電圧と、を比較する第２の第一のコンパレータと、前記電源電圧よりも低く、前記第２の電流検出電圧よりも高い電圧値に設定された第２のしきい値電圧と、前記第２のフィードバック電圧とを比較する第２の第二のコンパレータとを備える第２のスイッチング電源装置とを並列に２チャンネル構成に備え、
    ＰＷＭ動作時にはそれぞれ１８０°位相のずれた前記発振器からの前記第１の発振器信号および前記第２の発振器信号に同期した周波数で動作することを特徴とするスイッチング電源装置。
13. 請求項１〜請求項１２のいずれか１項に記載のスイッチング電源装置を備えることを特徴とする携帯機器。

Images