JP2009265979A - スブリッジ回路におけるリセット制御手段 - Google Patents
スブリッジ回路におけるリセット制御手段 Download PDFInfo
- Publication number
- JP2009265979A JP2009265979A JP2008115309A JP2008115309A JP2009265979A JP 2009265979 A JP2009265979 A JP 2009265979A JP 2008115309 A JP2008115309 A JP 2008115309A JP 2008115309 A JP2008115309 A JP 2008115309A JP 2009265979 A JP2009265979 A JP 2009265979A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- reset
- data
- bridge circuit
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
【課題】 プライマリ側のPCIバスエラー処理によるプライマリシステム停止を回避する。
【解決手段】 各々が独立して動作するプライマリ側とセカンダリ側のシステム間のブリッジ回路において、セカンダリ側へのリセットのタイミングに寄らず、プライマリ側のPCIバスのプロトコル違反とはならないようにリセット制御する。
【選択図】 図1
【解決手段】 各々が独立して動作するプライマリ側とセカンダリ側のシステム間のブリッジ回路において、セカンダリ側へのリセットのタイミングに寄らず、プライマリ側のPCIバスのプロトコル違反とはならないようにリセット制御する。
【選択図】 図1
Description
本発明は、バスブリッジ回路におけるリセット制御手段に関するものである。
近年の複合機は内部にプリンタ、FAX、ネットワークのコントローラユニットを組み込み、1台で複写機とプリンタ、FAX、ネットワーク送信機能などが利用できるように多機能化が進んでいる。この様な装置の複合化に伴って、装置間の通信データ量が増加し、メインコントローラにおけるCPUのタスク処理の負荷が増大している。そこで機能ユニット毎にプロセッサーを実装してセカンダリシステムを構築することにより負荷分散しパフォーマンスの向上を図っている。
これらの様々なセカンダリシステムが組み込まれた構成において、共通バス(以下プライマリバスと呼ぶこととする)を介してデータ転送を行っている。プライマリバスはそれぞれのシステムが順次バスを専有しシステムとしてのバランスやパフォーマンスを落とすことの無い様に工夫されている。しかし、各ユニットのセカンダリシステムはメインコントローラと接続されているものの独立して動作する仕組みになっているため各セカンダリシステムにおいて内部エラーが発生した場合は、メインコントローラからのリセット以外に、任意にシステムリセットをすることができない。なぜなら例えばメインコントローラとネットワークユニットのプライマリバス間でデータ転送中に、ネットワークユニットと外部ネットワーク間で復帰できない通信エラーが発生した場合にセカンダリシステムがリセットするとタイミングによってプライマリバスではプロトコル違反が発生してしまう。そのためプロトコル違反が発生した場合はプライマリ側のシステムもリセットしなければならないという問題があった。
上記の例として、下記特許文献1をあげることが出来る。
開2001-166847号公報
上記問題を鑑みて特許文献1によれば機能拡張のためにコンピュータシステム本体と切り離し自在に接続される拡張ユニットの非接続を検知した際、コンピュータ本体と拡張ユニットとを相互接続するためのPCI-PCIブリッジのプライマリPCIブリッジ(コンピュータ本体側)に対する動作用クロックの供給を遮断する手段が発明されている。しかしながら、前記手段ではデータ転送中のセカンダリPCIシステムのリセット動作に対してはプロトコル違反を発生してしまう問題は解決できない。
本発明では、プライマリバスとセカンダリシステムのローカルバス間のブリッジ内にリセット制御装置を持ち、セカンダリ側からブリッジ内にリセット要求が来た場合、プライマリ側がセカンダリ側へのアクセスを実行中であれば、ブリッジ内部のシーケンスをプリイマリ側へのバスエラーを起こさないようにアクセスを正常終了させ、その後にプライマリ側からのアクセス要求にはretryを返すことによりプロトコル違反を起こさないように制御をさせる。
上記課題を解決するために、本発明におけるバスブリッジ回路におけるリセット制御手段は、
バスブリッジ回路におけるリセット制御手段であって、
第一のシステムと第二のシステム間でデータ転送する手段と、
第一のシステムと第二のシステム間でデータ転送するデータをバッファに蓄積する手段と、
第一のシステムのプライマリバス上でプライマリバスのプロトコルに則って前記バッファに蓄積されたデータ転送する手段と、
第一のシステムのセカンダリバス上でセカンダリバスのプロトコルに則って前記バッファに蓄積されたデータ転送する手段と、
第二のシステムのリセット信号によって前記バッファに蓄積されたデータをクリアする手段と、
第二のシステムのリセット信号によってプライマリバス上のデータ転送を停止する手段と、
第二のシステムのリセット信号によってプライマリバス上からのデータ要求に対してリトライ応答をする手段と、
第二のシステムのリセット復帰信号によって第一のシステムと第二のシステム間でデータ転送を開始させる手段とを特徴とする。
バスブリッジ回路におけるリセット制御手段であって、
第一のシステムと第二のシステム間でデータ転送する手段と、
第一のシステムと第二のシステム間でデータ転送するデータをバッファに蓄積する手段と、
第一のシステムのプライマリバス上でプライマリバスのプロトコルに則って前記バッファに蓄積されたデータ転送する手段と、
第一のシステムのセカンダリバス上でセカンダリバスのプロトコルに則って前記バッファに蓄積されたデータ転送する手段と、
第二のシステムのリセット信号によって前記バッファに蓄積されたデータをクリアする手段と、
第二のシステムのリセット信号によってプライマリバス上のデータ転送を停止する手段と、
第二のシステムのリセット信号によってプライマリバス上からのデータ要求に対してリトライ応答をする手段と、
第二のシステムのリセット復帰信号によって第一のシステムと第二のシステム間でデータ転送を開始させる手段とを特徴とする。
前記第一のシステムのプライマリバスはPCIバスであることを特徴とする。
前記第二のシステムのセカンダリバスはPCIバスであることを特徴とする。
前記第二のシステムのリセット信号によってプライマリバス上のデータ転送を停止する手段は、PCIバスプロトコルのディスコネクトをすることを特徴とする。
以上詳述したようにネットワークI/F102におけるシステムのリセットに対してブリッジ回路4042、リセット制御部4043、PCI I/F4044を制御することによってシステムバス104上のプロトコル違反が起きないようにすることが可能となる。
次に、本発明の詳細を実施例の記述に従って説明する。
以下に、添付図面を参照して、本発明の好適な実施例を詳細に説明する。
図1は本発明の実施例におけるシステムの全体構成を示す、複合機の概略ブロック図である。同図において、101はページ記述言語で記述されたファイルに基づいて画像メモリにラスタイメージ画像を展開するPDLユニット、102は、ネットワーク110に接続され、図示はしていないがネットワーク110に接続されているホストコンピュータより、各種コマンドやページ記述言語ファイルをやり取りするネットワークI/Fである。103はTELケーブル114に接続され、公衆回線112より画像をやり取りするFAXユニット、105はそれぞれのユニットとスキャナ・プリンタ106を接続し制御するマスタ制御ブロックである。それぞれのユニットはシステムバス104にて接続されている。システムバス104は、CLK113、REQ−P、GNT−P、REQ−N、GNT−N、REQ−F、GNT−Fを含む。
図1は本発明の実施例におけるシステムの全体構成を示す、複合機の概略ブロック図である。同図において、101はページ記述言語で記述されたファイルに基づいて画像メモリにラスタイメージ画像を展開するPDLユニット、102は、ネットワーク110に接続され、図示はしていないがネットワーク110に接続されているホストコンピュータより、各種コマンドやページ記述言語ファイルをやり取りするネットワークI/Fである。103はTELケーブル114に接続され、公衆回線112より画像をやり取りするFAXユニット、105はそれぞれのユニットとスキャナ・プリンタ106を接続し制御するマスタ制御ブロックである。それぞれのユニットはシステムバス104にて接続されている。システムバス104は、CLK113、REQ−P、GNT−P、REQ−N、GNT−N、REQ−F、GNT−Fを含む。
CLK113は、マスタ制御ブロック105内のバスアービタ107のCLKEN108からの制御によって、マスタ制御ブロック105内のクロックジェネレータ109から発生し、PDLユニット101、ネットワークI/F102、FAXユニット103、バスアービタ107、マスタ制御ブロック105とシステムバス104に供給されている。
REQ−P、REQ−N、REQ−FはそれぞれPDLユニット101、ネットワークI/F102、FAXユニット103から出力され、バス専有リクエストとして、マスタ制御ブロック105内のバスアービタ107に入力される。バス専有リクエストを受け取ったバスアービタ107は、それぞれのユニットがバスを独占する事がないように、効率よく順次バス専有許可信号、GNT−P、GNT−N、GNT−Fを、それぞれ、PDLユニット101、ネットワークI/F102、FAXユニット103に返している。
106はスキャナ・プリンタユニットであり、ビデオI/F119を介して、マスタ制御ブロック内のスキャナ・プリンタI/F115から、ローカルバス117に接続されている。そして、RAM123、HDD124、圧縮・伸張回路140に接続され、あるいはバスI/F121を介して、PDLユニット101、ネットワークI/F102、FAXユニット103に接続され、スキャナ画像や、プリント画像のやり取りをしている。ビデオI/F119内には、スキャナ画像、もしくはプリント画像を転送する信号の他に、図示はしないが、スキャナ・プリンタI/F115とコマンドをやり取りするコマンド信号も含まれている。スキャナ・プリンタ106は操作部120のコピーボタンにより、単独で複写機としての動作も可能である。CPU116、ローカルバス117および、単独で複写機としての動作の詳細な説明は、発明の主旨ではないので省略する。
116はCPUであり、ローカルバス117を介してマスタ制御ブロック内の制御を司っている。ローカルバス117は、クロックジェネレータ109、CPU116とバスアービタ107、スキャナ・プリンタI/F115、操作部120、バスI/F121、ROM122、RAM123、HDD124、圧縮・伸張回路140をそれぞれ接続し、プログラムに基づいてCPUにより制御が行われている。ROM122は、CPU116が実行する制御プログラムを格納している。
121はバスI/Fであり、ローカルバス117、あるいは圧縮・伸張回路140を介して、RAM123、HDD124に接続され、システムバス104を介してPDLユニット101、ネットワークI/F102、FAXユニット103に接続され、スキャナ画像や、プリント画像のやり取りをしている。バスI/F121の内部にはDMA制御回路201があり、CPU116を介さず直接RAM123、HDD124、圧縮・伸張回路140から、システムバス104にデータを送付したり、受け取ったりできるようになっている。
図2は、PDLユニット101の概略構成図である。CPU501はプログラム、あるいはマスタ制御ブロック105内部のCPU116からの制御コマンドに基づいてローカルバス502を介し、PDLユニット全体の制御を司るものである。ROM503は、CPU501が実行する制御プログラムを格納している。ワークRAM505は、各種の情報を格納すると共に、CPU501のワークエリアとしても機能する。ASIC504は、ページ記述言語で記述されたファイルに基づいて画像メモリ506にラスタイメージ画像を展開する機能を有している。なおこのASIC504については、後述する。511はハードディスクユニットであり、画像を一時待避するのに用いられる。512は圧縮・伸張回路でありラスタイメージ画像を圧縮してバスI/F507へデータを送る,あるいはバスI/F507から圧縮データを受け取り、データを伸張して画像メモリ506へ格納するのに用いられる。507は、バスI/Fであり、システムバス104とローカルバス502のインターフェースを行い、またその内部にはDMA509があり、CPU501を介さず直接、ワークRAM505、および画像メモリ506、もしくはハードディスクユニット511、圧縮・伸張回路514から、システムバス104にデータを転送、受信できるようになっている。DMA509は、プログラムあるいはCPU116から送信されたDMA509を起動する制御コマンドに基づいてCPU501が起動する。
図3は、ネットワークI/F102の内部概略説明図である。401はCPUであり、プログラム、あるいはマスタ制御ブロック105内部のCPU116からの制御コマンドに基づいてPCIバス408を介して、ネットワークI/F102全体の制御を司っている。402はメモリであり、図示はしないが、ネットワーク110に接続されるホストコンピュータより、ネットワーク回路406を介して転送されるPDLファイルや画像データを一時格納するメモリである。またCPU401のワークエリアとしても機能する。403はROMであり、CPU401が実行する制御プログラムを格納している。404は本発明における特徴的な手段を持つブリッジ回路であり、システムバス104とPCIバス408のインターフェースを行う。内部は以下のブロックに分かれている。4041、4044は、PCI I/F回路であり、各々ネットワークユニットのローカルバスであるPCIバス408とシステムバス104と、4042ブリッジ回路と4043リセット制御部とを接続している。各バスの専有権を得るとバスのプロトコルに則ってデータ通信を行うインターフェース回路である。4042はブリッジ回路であり、内部にデータを蓄積するバッファを持ち、CPU401からPCIバス408、PCI I/F回路4041を介して転送されるデータをバッファリングして、システムバス104におけるバス専有許可信号GNT−Nを受信するとPCI I/F回路4044、システムバス104を介してマスタ制御ブロック105へデータを送信する。また逆にマスタ制御ブロック105からのデータを受信する際は、システムバス104、PCI I/F回路4044を介して転送されるデータをバッファリングしてPCI I/F回路4041、PCIバス408を介してCPU401へ転送する。4043はリセット制御回路でありCPU401からのnetwork_unit_reset信号を受信するとPCI I/F4044のバス状況を監視して、ブリッジ回路4042に対してリセット信号を送信しモードを変更させて強制的にシーケンスを終了させることによりシステムバス104においてプロトコル違反が起こらないように制御を行う。 405はハードディスクユニットであり、図示はしないが、ネットワーク110に接続されるホストコンピュータより、ネットワーク回路406を介して転送されるPDLファイルや画像データを一時格納する記憶媒体である。また、セカンダリシステムに用いられるプログラムを格納したりするのにも用いられる。406はネットワーク回路であり、ネットワーク110のプロトコルを自動制御する回路である。
図4にFAXユニット103内部を説明するための概略図を示す。304はCPUでありプログラム、あるいはマスタ制御ブロック105内部のCPU116からの制御コマンドに基づいてローカルバス302を介しFAXユニット103全体の制御を行っている。FAX回路303は、公衆回線112およびTELケーブル114を介し送受信を制御し、受信したデータから、直接メモリ305にメモリ制御バス306から描画したり、メモリ305に送られ格納されるスキャン画像を、圧縮・伸張回路310で圧縮し公衆回線112に送信したりする回路である。310は圧縮・伸張回路であり受信した画像データを圧縮してバスI/F308へデータを送る,あるいはバスI/F308から圧縮データを受け取り、データを伸張して画像メモリ305へ格納するのに用いられる。メモリ305に格納されるスキャン画像は、スキャナ・プリンタユニット106からスキャナ・プリンタI/F115、ローカルバス117を介してRAM123、HDD124の記憶装置に転送される。そしてCPU116がDMA201を起動させる、あるいはCPU116から送信されたDMA307を起動する制御コマンドに基づいてCPU304がDMA307を起動することにより、スキャン画像はローカルバス117、圧縮する場合は圧縮・伸張回路140を介し、バスI/F121、システムバス104を経由して、バスI/F308へ、伸張する場合には圧縮・伸張回路310を介してローカルバス302によりメモリ305に送られ格納される。301はハードディスクであり、メモリ305に展開描画された、画像を一時格納するために用いる。309は操作部であり、送信先の電話番号の登録や、スタートボタンによりスタートさせるなど、外部から操作ができるようになっている。308はバスI/Fであり、システムバス104とローカルバス302のインターフェースを行い、またその内部にはDMA制御回路307があり、CPU304を介さず直接メモリ305から、システムバス104にデータを送付したり、受け取ったりできるようになっている。
上記のシステム構成において本発明の実施例を下記に述べる。
例えば、プリントコマンドが発行された場合の動作の概略を説明する。図示はしないが、ネットワーク110に接続されるホストコンピュータより、プリントコマンドが発行されると、ネットワークI/F102は、コマンドを受け取り、バス専有リクエストREQ−Nをバスアービタ107に発行しバス専有を要求する。バスアービタ107は前述したように、バスを独占する事がないように、効率よく順次、バス専有許可信号GNT−Nを発行する。ネットワークI/F102は、バス専有許可信号GNT−Nを受け取ることで、バスを確保し、バスI/F121にホストコンピュータより受け取ったコマンドを転送する。
ここでネットワークI/F102において復帰できないエラーが発生してCPU401がリセット信号であるnetwork_unit_reset信号を各ブロックへ転送する。CPU401、RAM402、ROM403、HDD405、ネットワーク回路406はリセット信号により初期状態に戻る。
リセット制御部4043のnetwork_unit_resetのフローについて図5に沿って説明する。
S0においてCPU401が復帰できないエラーを検知するとネットワークI/F102の各ブロックに対してnetwork_unit_reset信号を送信する。PCIブリッジ404では、リセット制御部4043に入力される。リセット制御部はnetwork_unit_resetシーケンスを開始しS1へ遷移する。
S1においてブリッジ回路4042の状態を監視してデータ転送中であるか否かを判別する。ここで判別方法は、ブリッジ回路4042のバッファにデータが残っているか、さらにPCI I/F4041、4044がブリッジ回路4042に対してデータ転送送信中であるかをbuffer_empty信号から検知する。転送中であればS2へ遷移する。データ転送中でなければS3へ遷移する。
S2においてブリッジ回路4042に対してデータ送信シーケンスを強制終了する制御信号buffer_clearを送信する。S1へ遷移する。
S3においてPCI I/F4044に対してリセットモードに遷移させる制御信号reset_modeを送信する。ここでリセットモードは、PCI I/F4044がマスタ制御ブロックからのデータ転送要求に対してリトライを返しプロトコル違反を起こさないようにするモードである。S4へ遷移する。
S4において図3に図示したセカンダリシステムのリセット復帰完了信号であるinit_doneを監視する。init_done信号を受信するとS5へ遷移する。
S5においてS3でPCI I/F4044に対してリセットモードに遷移させるために送信していた制御信号reset_modeを解除する。S6へ遷移する。
S6においてnetwork_unit_resetシーケンスを終了する。
ブリッジ回路4042のリセットプロセスのフローについて図6に沿って説明する。
T0においてブリッジ回路4042のリセットプロセスを起動する。T1へ遷移する。
T1においてリセット制御部4043からのデータ送信シーケンスを強制終了する制御信号buffer_clearを検知した場合はT2へ遷移する。
T2においてデータ転送中であればT3へ遷移する。データ転送中でなければT4へ遷移する。
T3においてデータ転送を終了させるためにシーケンサを強制的にPCI I/F4044へのデータ転送完了状態へ遷移させ、且つ内部バッファをクリアする。T4へ遷移する。
T4においてPCI I/F4041、4044からの書き込み要求があってもバッファへの書き込みを禁止する。T5へ遷移する。
T5においてセカンダリシステムのリセットが終了を通知するリセット制御回路からのinit_doneを受信するとT4で設定したバッファへの書き込み禁止を解除しT1へ遷移する。
PCI I/F4041のリセットプロセスのフローについて図6に沿って説明する。
U0でPCI I/F4041のリセットプロセスを起動するとU1へ遷移する。
U1においてリセット制御部4043からのリセットモードに移行させるための制御信号reset_modeを検知した場合はU2へ遷移する。
U2においてシステムバス104のバス状態を検知してデータ転送中か否かを判別する。判別手段としてはPCIバス上の制御信号であるバス専有許可信号GNT−Nを伴ったデータ転送中であるかを監視して行う。データ転送中であればU3へ、そうでなければU4へ遷移する。
U3においてデータ転送中であればPCIプロトコルに則ってディスコネクトさせることでPCIバスプロトコル違反とならないようにデータ転送を停止する。U2へ遷移する。
U4においてPCIプロトコルに則ってマスタ制御ブロックからのデータ転送要求に対してリトライ応答を返すリトライモードに移行しプロトコル違反を起こさないように制御する。U5に遷移する。
U5においてセカンダリシステムのリセットが終了を通知するリセット制御回路4043からのreset_mode信号の解除を検知するとU4でのリトライモードを解除し、通常動作を行う状態になりU1へ遷移する。
実施例では、バスアービタ107と、バスI/F121は、同一のブロック内にあるため、バス専有リクエストREQ−M、バス専有許可信号GNT−Mは、システムバス104に含まれないが、システムバス104内に含ませてもかまわない。
以上、本発明についての実施例は、ネットワークI/F102からマスタ制御ブロック105への転送行う場合にのみ説明したが、マスタ制御ブロック105からネットワークI/F102への転送を行う場合でも実現可能である。またネットワークI/F102だけでなく、PDLユニット101、FAXユニット103においてもリセット制御を実装すれば本発明は実施可能である。
なお、図7は本発明の実施例におけるネットワークI/FのPCI I/Fのリセット制御手段を示したフローチャートである。
101 PDLユニット
102 ネットワークI/F
103 FAXユニット
105 マスタ制御ブロック
106 スキャナ・プリンタ
107 バスアービタ
109 クロックジェネレータ
115 スキャナ・プリンタI/F
117 ローカルバス
119 ビデオI/F
102 ネットワークI/F
103 FAXユニット
105 マスタ制御ブロック
106 スキャナ・プリンタ
107 バスアービタ
109 クロックジェネレータ
115 スキャナ・プリンタI/F
117 ローカルバス
119 ビデオI/F
Claims (5)
- バスブリッジ回路におけるリセット制御手段であって、
第一のシステムと第二のシステム間でデータ転送する手段と、
第一のシステムと第二のシステム間でデータ転送するデータをバッファに蓄積する手段と、
第一のシステムのプライマリバス上でプライマリバスのプロトコルに則って、前記第二のシステムから受信し、前記バッファに蓄積されたデータ転送する手段と、
第二のシステムのセカンダリバス上でセカンダリバスのプロトコルに則って前記第一のシステムから受信し、前記バッファに蓄積されたデータを転送する手段と、
第二のシステムのリセット信号によって前記バッファに蓄積されたデータをクリアする手段と、
第二のシステムのリセット信号によってプライマリバス上のデータ転送を停止する手段と、
第二のシステムのリセット信号によってプライマリバス上からのデータ要求に対してプライマリバスのプロトコルに則って応答をする手段と、
第二のシステムのリセット復帰信号によって第一のシステムと第二のシステム間でデータ転送を開始させる手段とを備えることを特徴とするバスブリッジ回路におけるリセット制御手段。 - 前記第一のシステムのプライマリバスはPCIバスであることを特徴とする請求項1に記載のバスブリッジ回路におけるリセット制御手段。
- 前記第二のシステムのセカンダリバスはPCIバスであることを特徴とする請求項1に記載のバスブリッジ回路におけるリセット制御手段。
- 前記第二のシステムのリセット信号によってプライマリバス上のデータ転送を停止する手段は、PCIバスプロトコルのディスコネクトをすることを特徴とする請求項1に記載のバスブリッジ回路におけるリセット制御手段。
- 前記第二のシステムのリセット信号によってプライマリバス上からのデータ要求に対してプライマリバスのプロトコルに則って応答をする手段は、PCIバスプロトコルのリトライ応答することを特徴とする請求項1に記載のバスブリッジ回路におけるリセット制御手段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115309A JP2009265979A (ja) | 2008-04-25 | 2008-04-25 | スブリッジ回路におけるリセット制御手段 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115309A JP2009265979A (ja) | 2008-04-25 | 2008-04-25 | スブリッジ回路におけるリセット制御手段 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009265979A true JP2009265979A (ja) | 2009-11-12 |
Family
ID=41391749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008115309A Pending JP2009265979A (ja) | 2008-04-25 | 2008-04-25 | スブリッジ回路におけるリセット制御手段 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009265979A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2589656A (en) * | 2019-08-09 | 2021-06-09 | Fujitsu Client Computing Ltd | Information processing system, relay device and computer-readable program |
-
2008
- 2008-04-25 JP JP2008115309A patent/JP2009265979A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2589656A (en) * | 2019-08-09 | 2021-06-09 | Fujitsu Client Computing Ltd | Information processing system, relay device and computer-readable program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7272737B2 (en) | Image processing device, method for saving power consumption of the image processing device, and a computer product | |
KR101688531B1 (ko) | 인쇄제어장치, 인쇄제어장치의 셧다운 방법, 및 인쇄 시스템 | |
JP2009253810A (ja) | 画像処理装置、及び画像処理装置の制御方法 | |
JP2009182795A (ja) | 画像処理装置及び画像処理方法 | |
JP2009265979A (ja) | スブリッジ回路におけるリセット制御手段 | |
JP2010252035A (ja) | 画像処理装置、画像処理方法、プログラム | |
JP5132451B2 (ja) | 画像形成装置 | |
JP6833491B2 (ja) | 情報処理装置 | |
JP4909839B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2006338232A (ja) | 通信システム | |
JP2001159964A (ja) | 画像形成システム並びに画像形成システムの制御方法および記憶媒体 | |
US7436529B2 (en) | Recording control apparatus and control method using the same recording control apparatus | |
US8671251B2 (en) | Information processing apparatus that executes response process to received information, control method therefor, and storage medium storing control program therefor | |
JP2009006570A (ja) | 印刷装置 | |
JP2000151756A (ja) | ネットワークシステム及びデータ転送方法 | |
JP5004322B2 (ja) | データ転送制御方法,装置および画像形成装置 | |
JP2005072987A (ja) | 画像形成装置 | |
JP2005115464A (ja) | データ処理装置およびデータ制御ユニット | |
JP2001345971A (ja) | 画像処理装置および画像処理方法および記憶媒体 | |
JP2005197960A (ja) | 画像処理装置及び画像処理プログラム | |
JP2001358862A (ja) | 画像処理装置及びその制御方法 | |
JP2004362308A (ja) | 信号制御手段 | |
JP2005189972A (ja) | 画像処理装置 | |
JP2005072985A (ja) | 画像形成装置 | |
JP2006270314A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20100201 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |