JP2009260049A5 - - Google Patents

Download PDF

Info

Publication number
JP2009260049A5
JP2009260049A5 JP2008107582A JP2008107582A JP2009260049A5 JP 2009260049 A5 JP2009260049 A5 JP 2009260049A5 JP 2008107582 A JP2008107582 A JP 2008107582A JP 2008107582 A JP2008107582 A JP 2008107582A JP 2009260049 A5 JP2009260049 A5 JP 2009260049A5
Authority
JP
Japan
Prior art keywords
substrate
metal
alloy
metal layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008107582A
Other languages
English (en)
Other versions
JP2009260049A (ja
JP5248179B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008107582A priority Critical patent/JP5248179B2/ja
Priority claimed from JP2008107582A external-priority patent/JP5248179B2/ja
Publication of JP2009260049A publication Critical patent/JP2009260049A/ja
Publication of JP2009260049A5 publication Critical patent/JP2009260049A5/ja
Application granted granted Critical
Publication of JP5248179B2 publication Critical patent/JP5248179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (7)

  1. 第1の基板と、前記第1の基板に対して対向配置された第2の基板と、前記第1及び第2の基板と接触すると共に、前記第1の基板と前記第2の基板とを接続する接続部材と、前記第1及び第2の基板と前記接続部材とにより形成される空間と、前記空間に収容された電子部品と、を備えた電子装置の製造方法であって、
    前記接続部材の形成領域に対応する部分の前記第1の基板に、ワイヤボンディング法により、Au、Cu、Agのいずれかである第1の金属からなる金属部材を形成する金属部材形成工程と、
    前記接続部材の形成領域に対応する部分の前記第2の基板に、前記第1の金属よりも融点が低く、かつ前記第1の金属と合金を形成する、In又はSnである第2の金属からなる金属層を形成する金属層形成工程と、
    前記金属部材と前記金属層とが接触するように、前記第1の基板と前記第2の基板とを対向配置させ、前記金属層のみが溶融する温度で前記金属部材及び前記金属層を加熱して前記合金からなる前記接続部材を形成し、前記第1の基板と前記第2の基板とを接続する基板接続工程と、を含み、
    前記合金は、Au−In合金、Cu−Sn合金、Ag−Sn合金、Ag−In合金のうちのいずれかであり、
    前記電子部品は、前記第1及び第2の基板と前記接続部材とにより気密封止されることを特徴とする電子装置の製造方法。
  2. 第1の基板と、前記第1の基板に対して対向配置された第2の基板と、前記第1又は第2の基板に形成された蓋体と、前記第1及び第2の基板と接触すると共に、前記第1の基板と前記第2の基板とを接続する接続部材と、前記第1及び第2の基板と前記蓋体と前記接続部材とにより形成される空間と、前記空間に収容された電子部品と、を備えた電子装置の製造方法であって、
    前記接続部材の形成領域に対応する部分の前記第1の基板に、ワイヤボンディング法により、Au、Cu、Agのいずれかである第1の金属からなる金属部材を形成する金属部材形成工程と、
    前記接続部材の形成領域に対応する部分の前記第2の基板に、前記第1の金属よりも融点が低く、かつ前記第1の金属と合金を形成する、In又はSnである第2の金属からなる金属層を形成する金属層形成工程と、
    前記金属部材と前記金属層とが接触するように、前記第1の基板と前記第2の基板とを対向配置させ、前記金属層のみが溶融する温度で前記金属部材及び前記金属層を加熱して前記合金からなる前記接続部材を形成し、前記第1の基板と前記第2の基板とを接続する基板接続工程と、を含み、
    前記合金は、Au−In合金、Cu−Sn合金、Ag−Sn合金、Ag−In合金のうちのいずれかであり、
    前記第1の基板又は前記第2の基板の形状は、枠状であり、
    枠状の前記第1の基板又は前記第2の基板の上に、前記蓋体が形成され、
    前記電子部品は、前記第1及び第2の基板と前記蓋体と前記接続部材とにより気密封止されることを特徴とする電子装置の製造方法。
  3. 前記電子装置は、前記電子部品が実装されるパッドと、前記パッドと電気的に接続された外部接続用パッドとを有し、
    前記外部接続用パッドに外部接続端子を加熱により形成する外部接続端子形成工程を有し、
    前記合金の再溶融温度は、前記外部接続端子を形成するときの加熱温度よりも高いことを特徴とする請求項又はの電子装置の製造方法。
  4. 前記金属層のみが溶融する温度は、156.6度C以上であることを特徴とする請求項1ないし3のうち、いずれか1項記載の電子装置の製造方法。
  5. 前記第1の基板は、前記電子部品が実装されるパッドと、前記パッドと電気的に接続された外部接続用パッドとを有することを特徴とする請求項1ないし4のうち、いずれか1項記載の電子装置の製造方法。
  6. 前記第2の基板は、前記電子部品が実装されるパッドと、前記パッドと電気的に接続された外部接続用パッドとを有することを特徴とする請求項1ないし4のうち、いずれか1項記載の電子装置の製造方法。
  7. 前記第1の基板及び/又は前記第2の基板に、凹部を形成することを特徴とする請求項1ないしのうち、いずれか1項記載の電子装置の製造方法。
JP2008107582A 2008-04-17 2008-04-17 電子装置の製造方法 Active JP5248179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008107582A JP5248179B2 (ja) 2008-04-17 2008-04-17 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008107582A JP5248179B2 (ja) 2008-04-17 2008-04-17 電子装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009260049A JP2009260049A (ja) 2009-11-05
JP2009260049A5 true JP2009260049A5 (ja) 2011-02-24
JP5248179B2 JP5248179B2 (ja) 2013-07-31

Family

ID=41387100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008107582A Active JP5248179B2 (ja) 2008-04-17 2008-04-17 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP5248179B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130155629A1 (en) * 2011-12-19 2013-06-20 Tong Hsing Electronic Industries, Ltd. Hermetic Semiconductor Package Structure and Method for Manufacturing the same
JP6041731B2 (ja) 2013-03-27 2016-12-14 新光電気工業株式会社 インターポーザ、及び電子部品パッケージ
WO2015046209A1 (ja) * 2013-09-27 2015-04-02 京セラ株式会社 蓋体、パッケージおよび電子装置
US10453786B2 (en) 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
KR102367619B1 (ko) * 2017-02-09 2022-02-28 제네럴 일렉트릭 컴퍼니 전력 전자 패키지 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH105990A (ja) * 1996-06-17 1998-01-13 Matsushita Electric Ind Co Ltd 電子部品の製造方法
US5945735A (en) * 1997-01-31 1999-08-31 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
JP2001044239A (ja) * 1999-07-29 2001-02-16 Matsushita Electric Ind Co Ltd 電子部品の混載実装方法及びその混載実装工程に用いる部材
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
JP4513513B2 (ja) * 2004-11-09 2010-07-28 株式会社村田製作所 電子部品の製造方法
US7745897B2 (en) * 2005-05-27 2010-06-29 Aptina Imaging Corporation Methods for packaging an image sensor and a packaged image sensor
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature

Similar Documents

Publication Publication Date Title
JP2009513026A5 (ja)
JP2009158593A5 (ja)
US9013034B2 (en) Semiconductor package
JP2013243339A5 (ja)
JP2006339559A5 (ja)
TW200843064A (en) Surface structure of a packaging substrate and a fabricating method thereof
JP2010192696A5 (ja)
JP2009117767A5 (ja)
JP2009260049A5 (ja)
JP2011023574A5 (ja)
JP2006516361A5 (ja)
JP2010087221A5 (ja)
TW200910566A (en) Semiconductor device, lead frame, and manufacturing method for the lead frame
JP2012084681A5 (ja)
JP2010219513A5 (ja)
TW201528389A (zh) 半導體封裝件及其製法
JP5248179B2 (ja) 電子装置の製造方法
JP2004318074A5 (ja)
JP2008258353A5 (ja)
JP2008042512A5 (ja)
JP2009231815A5 (ja)
CN104465427B (zh) 封装结构及半导体工艺
JP2009077341A5 (ja)
US8242594B2 (en) Chip package structure and manufacturing method thereof for effectively lowering manufacturing costs and improving yield and reliability of the chip package structure
JP2007124500A5 (ja)