JP2009252770A - 多層基板 - Google Patents
多層基板 Download PDFInfo
- Publication number
- JP2009252770A JP2009252770A JP2008094856A JP2008094856A JP2009252770A JP 2009252770 A JP2009252770 A JP 2009252770A JP 2008094856 A JP2008094856 A JP 2008094856A JP 2008094856 A JP2008094856 A JP 2008094856A JP 2009252770 A JP2009252770 A JP 2009252770A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- multilayer substrate
- multilayer
- board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】基板外周に端面電極を設けた多層基板で、リフローなどの熱処理による半田面方向への基板の凸反りを抑制する多層基板を提供する。
【解決手段】複数の導電パターンを有する層を備える多層基板であって、多層基板の中間層より半田面側の層に設けられた導電パターンである導電性部材の量を削減することにより、多層基板の半田面方向への凸反りを抑制する多層基板である。
【選択図】 図1
【解決手段】複数の導電パターンを有する層を備える多層基板であって、多層基板の中間層より半田面側の層に設けられた導電パターンである導電性部材の量を削減することにより、多層基板の半田面方向への凸反りを抑制する多層基板である。
【選択図】 図1
Description
本発明は、多層基板の熱処理による基板反りを低減する技術に関する。
従来、多層化されたプリント配線基板(多層基板)は用途によって各層に配線パターンと配線パターン以外の導電パターンを配置している。例えば、アナログ回路の配線パターンを配置する場合には配線パターンの周辺にベタパターンと呼ばれる導電パターン(GND配線など)を設けている。
このような多層基板は実装時リフローなどの熱処理を行ったときに基板反りが生じることがある。そこで、従来は多層回路基板の配線パターンに使用されていない領域に導電パターンを適用し銅箔率や部品実装面積を基板表裏でバランスよく配置して基板反り量を低減している。また、導電パターンの配置設計を簡略的な計算によって最適化して基板反り量を低減している。
しかしながら、導電パターンを配置する領域が存在すれば、上記方法を適用可能であるが、既にGND面の確保のために導電パターンを設ける領域がない多層基板に対しては適用ができないという問題がある。
特許文献1によれば、配線基板の表面の導体層は、他の導体層よりも残銅率を高くしてリフロー炉等での熱の影響を受けても接合不良の発生していない回路基板が提案されている。
特許文献2によれば、プリント回路基板の表面に、電気的には不要で、エッチングで除去せずに銅箔を残してプリント回路基板の剛性を増加させる電気的不要領域を設ける。電気的不要領域にて絶縁樹脂と銅箔の界面面積が調整されるとともにプリント回路基板の剛性が増加され、熱膨張係数の差と絶縁樹脂材料に対する力の合成のつりあいを図って、プリント回路基板の反りを抑制する提案がされている。
特許文献3によれば、モジュール基板の裏面側には、金属膜を主ランドと補助ランドとに区画する仕切りを設ける。これにより、基板をマザーボードに実装するときには、端面電極から主ランドにわたって予め取付けられた半田を主ランドから下向きに大きく突出させることができ、この突形状の半田により基板の反り等を吸収することができる。また、基板を実装した状態では、半田が主ランドとマザーボードとの間から押出されて仕切りを乗越えることにより、ランドの両方をマザーボード側に半田付けすることができ、これらを広い面積で安定的に接合する提案がされている。
しかし、特許文献1〜3では、基板外周に端面電極を設けた多層基板の基板反り方向を制御して半田付けが確実にできるような提案がされていない。
特開2001−284825号公報
特開2002−76530号公報
特開2004−104060号公報
本発明は上記の実情に鑑みてなされたものであり、基板外周に端面電極を設けた多層基板で、リフローなどの熱処理による半田面方向への基板の凸反りを抑制する多層基板を提供することを目的とする。
態様のひとつである複数の導電パターンを有する層を備える多層基板であって、前記多層基板の中間層より半田面側の層に設けられた導電パターンである導電性部材の量を削減することにより、前記多層基板の半田面方向への基板の凸反りを抑制する多層基板である。
また、前記多層基板の基板外周に端面電極を設ける。また、前記端面電極を設け多層基板を別の基板に熱処理により半田付けするときに、前記半田面側の層に設けられた前記導電性部材の量を削減することにより前記多層基板の半田面方向に基板を凹反りにし、前記端面電極と前記別の基板上の導電パターンを接触させる。また、前記導電性部材は銅である。
このように基板外周に端面電極を設けた多層基板を、別の基板(マザー基板)に実装する際に多層基板が凹反りし、実装基板との半田接合ができない場合に、多層基板の半田面方向に基板を凹反りさせたり、凸反りを低減させることにより半田付けができるようにする。
本発明によれば、基板外周に端面電極を設けた多層基板の基板反りを抑制することができる。
以下図面に基づいて、本発明の実施形態について詳細を説明する。
図1は、マザー基板1(プリント配線基板)に基板外周に端面電極5を設けた多層基板2(プリント配線基板)を実装する場合の工程を示している。
図1は、マザー基板1(プリント配線基板)に基板外周に端面電極5を設けた多層基板2(プリント配線基板)を実装する場合の工程を示している。
ステップS1では、マザー基板1の配線パターンの例えば配線パターン3のランドにクリーム半田4を印刷する(半田印刷ステップ)。
ステップS2では、既にモジュール部品6、7などを実装した多層基板2をマザー基板1に実装する。
ステップS2では、既にモジュール部品6、7などを実装した多層基板2をマザー基板1に実装する。
ステップS3(リフロー処理)では、リフロー炉8によりマザー基板1と多層基板2の半田付けを行う。
ステップS4では、多層基板2に熱処理をした結果(半田付けを実施した結果)多層基板2が凹反り(破線9)し、半田未接合となる問題が発生する。
ステップS4では、多層基板2に熱処理をした結果(半田付けを実施した結果)多層基板2が凹反り(破線9)し、半田未接合となる問題が発生する。
図2は、基板反りを制御するための原理図である。図2では便宜上両面基板を用いて説明をする。基本的に、多層基板2における配線パターン3(銅箔)の上下アンバランスが存在する時に、反り力が発生する。
図2Aは、基板反りがない多層基板の状態を示している。ここで、図2Aに示す基材22(例えば、絶縁樹脂材料として紙基材やガラス基材、ガラス不織布基材といった補強用の基材にフェノール樹脂やエポキシ樹脂を含浸させたもの)の上下の表面には導電性部材である銅箔21(配線パターン、導電パターン)を設けた構成である。導電性部材は銅箔に限定するものではない。
図2Aに示した曲げモーメント(矢印)が互いにキャンセルしあうように銅箔21を配置することにより基板反りがない多層基板2になる。
図2Bに示した多層基板2は、上表面の銅箔21を削減したため、曲げモーメント(矢印)が互いにキャンセルしないものである。このように銅箔21がない領域を作ることで曲げモーメントを制御して多層基板2の反りを調整することができる。従来は、上下アンバランスを解消するために、空き領域に導電パターン(銅箔)を追加している。
図2Bに示した多層基板2は、上表面の銅箔21を削減したため、曲げモーメント(矢印)が互いにキャンセルしないものである。このように銅箔21がない領域を作ることで曲げモーメントを制御して多層基板2の反りを調整することができる。従来は、上下アンバランスを解消するために、空き領域に導電パターン(銅箔)を追加している。
図3は、多層基板2が6層基板である場合の図である。多層基板2は第1層〜第6層に配線パターン、導電パターン(導電性部材)が配設されている。
図4は、図3に示した6層の多層基板2の下面(第6層)の配線パターンと導電パターンを示した図である。
図4は、図3に示した6層の多層基板2の下面(第6層)の配線パターンと導電パターンを示した図である。
例えば、多層基板2の下側(マザー基板側)の配線層(第6層)のGND部41(銅箔:ベタパターン)には銅箔が配置されている。図4Aの範囲42(実線)を拡大した図である図4Bに示すように円状に銅箔43を抜いて基材部分44(導電性部材)を作製する。
本例では、第6層の銅箔43に円状の基材部分44が独立して設けられ、円状の基材22が互いに間隔を保って配設されている。
また、本例では最下層において実施しているが特に限定するものではなく、上層、下層、配線パターン、導電パターンなどの導電性部材の量を考慮して効果的な層を選定する。
また、本例では最下層において実施しているが特に限定するものではなく、上層、下層、配線パターン、導電パターンなどの導電性部材の量を考慮して効果的な層を選定する。
円状の基材部分44の大きさおよび形状は、上層、下層、配線パターン、導電パターンなどの銅箔量を考慮して調整する。
なお、円状の基材部分44の形状は、円形状にはこだわらず多角形状でも良いし、様々な形状の基材部分44を混在させてもよい。
なお、円状の基材部分44の形状は、円形状にはこだわらず多角形状でも良いし、様々な形状の基材部分44を混在させてもよい。
また、基材部分44間の距離は全て一定である必要はない。
上記のように銅箔を抜くことにより次のような効果が得られる。
図5Aは、多層基板2をマザー基板1に実装する際に、多層基板2が半田面方向に凸反り(図5A側面方向から見た場合凹反り)してマザー基板1と半田接合ができない場合を示している。図5Bは、多層基板2が半田面方向に凹反り(図5B側面方向から見た場合凸反り)時のマザー基板1と半田接合を示している。図5Bの場合、多層基板2が反った場合でも基板外周の端面電極5はマザー基板1の配線パターンに半田接合ができる。
上記のように銅箔を抜くことにより次のような効果が得られる。
図5Aは、多層基板2をマザー基板1に実装する際に、多層基板2が半田面方向に凸反り(図5A側面方向から見た場合凹反り)してマザー基板1と半田接合ができない場合を示している。図5Bは、多層基板2が半田面方向に凹反り(図5B側面方向から見た場合凸反り)時のマザー基板1と半田接合を示している。図5Bの場合、多層基板2が反った場合でも基板外周の端面電極5はマザー基板1の配線パターンに半田接合ができる。
つまり、基材部分44を設けることにより多層基板2を凸反りさせれば、多層基板2が端面電極基板であるため、安定した半田付けが期待できる。
また、多層基板2に半田面方向に凸反り(図5A側面方向から見た場合凹反り)がある場合に、多層基板2の反りと反対の方向に反るように導電パターンを設けても半田面方向の凸反りを低減させることができる。
また、多層基板2に半田面方向に凸反り(図5A側面方向から見た場合凹反り)がある場合に、多層基板2の反りと反対の方向に反るように導電パターンを設けても半田面方向の凸反りを低減させることができる。
また、GND面をなるべく広い領域で確保したい製品においても、既存のGND面に適用することにより、反り低減効果を得ることができる。
また、導電パターンを追加する領域が無い多層基板に対しても、適用が可能である。
また、導電パターンを追加する領域が無い多層基板に対しても、適用が可能である。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
1 マザー基板、
2 多層基板、
3 配線パターン、
4 半田、
5 端面電極、
6、7 モジュール部品、
21 銅箔、
22 基材、
41 GND部、
43 銅箔、
44 基材部分、
2 多層基板、
3 配線パターン、
4 半田、
5 端面電極、
6、7 モジュール部品、
21 銅箔、
22 基材、
41 GND部、
43 銅箔、
44 基材部分、
Claims (4)
- 複数の導電パターンを有する層を備える多層基板であって、
前記多層基板の中間層より半田面側の層に設けられた導電パターンである導電性部材の量を削減することにより、前記多層基板の半田面方向への凸反りを抑制することを特徴とする多層基板。 - 前記多層基板の基板外周に端面電極を設けることを特徴とする請求項1に記載の多層基板。
- 前記端面電極を設け多層基板を別の基板に熱処理により半田付けするときに、
前記半田面側の層に設けられた前記導電性部材の量を削減することにより前記多層基板の半田面方向に凹反りにし、前記端面電極と前記別の基板上の導電パターンを接触させることを特徴とする請求項2に記載の多層基板。 - 前記導電性部材は銅であることを特徴とする請求項1〜3のいずれかに記載の多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094856A JP2009252770A (ja) | 2008-04-01 | 2008-04-01 | 多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094856A JP2009252770A (ja) | 2008-04-01 | 2008-04-01 | 多層基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009252770A true JP2009252770A (ja) | 2009-10-29 |
Family
ID=41313242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008094856A Withdrawn JP2009252770A (ja) | 2008-04-01 | 2008-04-01 | 多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009252770A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11217539B2 (en) | 2019-07-12 | 2022-01-04 | Samsung Electronics Co., Ltd. | Package substrate and semiconductor package including the same |
-
2008
- 2008-04-01 JP JP2008094856A patent/JP2009252770A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11217539B2 (en) | 2019-07-12 | 2022-01-04 | Samsung Electronics Co., Ltd. | Package substrate and semiconductor package including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4764731B2 (ja) | 多層構造のプリント配線基板 | |
JP2014131017A (ja) | 多層基板 | |
US9554462B2 (en) | Printed wiring board | |
JP5649788B2 (ja) | プリント板、プリント板実装構造、およびプリント板実装方法 | |
JP2008198999A (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
JP2008171849A (ja) | プリント基板実装構造 | |
JP2013219170A (ja) | 基板装置 | |
KR20160099934A (ko) | 리지드-플렉시블 기판 및 그 제조방법 | |
JP2016171119A (ja) | 回路基板及びその製造方法 | |
JP2006310421A (ja) | 部品内蔵型プリント配線板とその製造方法 | |
JP2002076530A (ja) | プリント回路基板およびプリント回路基板の製造方法 | |
JP2007243194A (ja) | 金属コアを具備した印刷回路基板 | |
JP2015090894A (ja) | プリント配線板 | |
JP2013073989A (ja) | 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板 | |
JP2004200265A (ja) | プリント配線板 | |
JP2016171118A (ja) | 回路基板及びその製造方法 | |
JP2011029623A (ja) | 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法 | |
JP2011100912A (ja) | パワー半導体モジュールのプリント配線板への実装構造 | |
JP2009252770A (ja) | 多層基板 | |
JP2008186962A (ja) | 多層配線基板 | |
JPWO2007052422A1 (ja) | 回路装置の製造方法および回路装置 | |
JP2007067147A (ja) | プリント配線基板およびその製造方法 | |
JP5938953B2 (ja) | プリント配線基板の反り低減構造および回路基板の製造方法 | |
JP2006245435A (ja) | 組立部品、組立部品用のマザー基板、組立部品用のモジュール基板、組立部品用のモジュール基板製造方法、電子回路装置および電子機器 | |
JP2007027341A (ja) | プリント配線板および電子部品実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |