[実施の形態1]
図1は、この発明に従うシステムLSIの全体の構成を概略的に示す図である。図1において、この発明に従う半導体集積回路装置(半導体メモリ)を含むシステムLSIは、プロセッサ1と、このプロセッサ1の使用する情報(データおよび命令)を格納する半導体メモリ2とを含む。プロセッサ1は、電源ノード3からのロジック電源電圧VDDLを動作電源電圧として受けて、各種処理を実行する。このプロセッサ1は、また、FV制御(周波数/電圧制御)機能を有し、処理内容/処理状況に応じて、動作周波数および動作電源電圧VDDLのレベルを制御する。プロセッサ1および半導体メモリ2は、好ましくは、同一半導体チップ上に集積化されて、SoCを構成するが、また、これらは、別々の半導体チップ上に形成されてもよい。
半導体メモリ(半導体集積回路装置)2は、SRAM(スタティック・ランダム・アクセス・メモリ)であり、電源ノード4からのメモリ電源電圧VDDMを動作電源電圧として受ける。これらの電源ノード3および4にそれぞれ与えられる電源電圧VDDLおよびVDDMは、共通の電源ノードから与えられる電圧であってもよく、また、別々の電源ノードを介して与えられる電圧であってもよい。また、これらのロジック電源電圧VDDLおよびメモリ電源電圧VDDMは、同じ電圧レベルの電圧であってもよく、また、それらの電圧レベルが異ならされてもよい。
プロセッサ1は、処理実行時、制御信号群CTL、アドレス信号ADDを半導体メモリ2へ与え、半導体メモリ2のアドレス指定されたメモリセルとの間で情報(データまたは命令:以下、単にデータと称す)DATAをアクセスする。
プロセッサ1は、また、FV制御の実行状況により、半導体メモリ2のワード線電圧制御信号WVCONの論理レベルを調整する。このワード線電圧制御信号WVCONに従って、半導体メモリ2においては、後に説明するように、選択ワード線に伝達される電圧レベルが調整される。このシステムLSIにおいて、FV制御を行うことにより、消費電流を低減する。また、このFV制御実行時のメモリ電源電圧レベルに応じて半導体メモリ2において選択ワード線電圧レベルを調整することにより、半導体メモリ2においてデータ保持特性を劣化させることなくデータをアクセスする。
図2は、図1に示す半導体メモリ2の要部の構成を概略的に示す図である。図2において、半導体メモリ2は、メモリセルMCが行列状に配列されるメモリアレイ10と、メモリアレイ10のメモリセル行を選択するためのワード線デコーダ11およびワード線ドライブ回路12とを含む。
メモリアレイ10においては、メモリセルMCの各行に対応してワード線WLが配設され、また、メモリセルMCの各列に対応してビット線BLおよび/BLが配置される。図2においては、1つのメモリセルMCを代表的に示す。メモリセルMCは、後にその構成を詳細に説明するように、SRAMセルである。
ワード線デコーダ11は、プロセッサ1からのアドレス信号ADDに含まれるワード線アドレスADXをデコードし、メモリアレイ10のアドレス指定された行を指定する行選択信号を生成する。ワード線ドライブ回路12は、ワード線それぞれに対応して設けられるワード線ドライバを含み、ワード線デコーダ11からのワード線選択信号に従って、アドレス指定された行に対応するワード線WLを選択状態へ駆動する。
このワード線ドライブ回路12に対し、選択ワード線に伝達される電圧レベルを調整するためのワード線電源制御回路13およびワード線電源回路14が設けられる。ワード線電源制御回路13は、プロセッサ1からのチップモード指示信号CSを含むワード線電圧制御信号WVCONに従って、ワード線電源回路14が供給するワード線電圧WVCCの電圧レベルを調整する。プロセッサ1は、FV制御実行時において、処理量が多い場合には、周波数Fおよび電圧Vを高くして、高速処理を実行する。この場合、ワード線電源制御回路13は、ワード線電圧制御信号WVCONに従って、ワード線回路14が生成するワード線選択電圧WVCCの電圧レベルを低下させる制御信号を生成する。
半導体メモリ2は、さらに、プロセッサ1からのアドレス信号ADDに含まれるビット線アドレスADYをデコードするビット線デコーダ15と、ビット線デコーダ15からの列選択信号に従ってメモリアレイ10のメモリセル列を選択する列選択回路16と、列選択回路16により選択されたメモリセル列に対し、データの書込/読出を行なう書込/読出回路17を含む。
ビット線デコーダ15は、ビット線アドレスADYをデコードし、そのデコード結果にしたがって、選択列に対応するビット線を指定する列選択信号を生成する。
列選択回路16は、ビット線BLおよび/BLの対それぞれに対応して設けられるビット線選択ゲートを含み、ビット線デコーダ15からの列選択信号に従って、選択列に対応するビット線BLおよび/BLを、対応のビット線選択ゲートを介して書込/読出回路17に結合する。
書込/読出回路17は、データ書込時、外部からの書込データDQに従って、内部書込データを生成し、列選択回路16を介して選択列のビット線BLおよび/BLの電圧レベルを、書込データに応じた電圧レベルに駆動する。書込/読出回路17は、また、データ読出時、選択列のビット線BLおよび/BLの電位を差動増幅してメモリセルの記憶データを検知して内部読出データを生成し、この内部読出データに従って外部読出データDQを生成して出力する。
この半導体メモリ2の内部動作を制御するために、主制御回路18が設けられる。主制御回路18は、プロセッサ1からの制御信号群CTLに従って内部動作に必要な制御信号を生成する。この制御信号群CTLは、一例として、チップイネーブル信号CEおよび書込イネーブル信号WEを含む。このチップイネーブル信号CEは、この半導体メモリが選択されてデータアクセスが行われることが示される。ワード線電圧制御信号に含まれるチップモード指示信号CSは、半導体メモリ2の動作モードが、低速の通常動作モードであるか、この通常モードよりも高速の動作モードであるかを示す。
図3は、図2に示すメモリアレイ10に含まれるメモリセルMCの構成の一例を示す図である。図3において、メモリセルMCは、2個のPチャネルMOSトランジスタ(絶縁ゲート型電界効果トランジスタ)PQ1およびPQ2と、4個のNチャネルMOSトランジスタNQ1−NQ4とを含む。MOSトランジスタPQ1およびNQ1が、1つのCMOS(相補MOS)インバータを構成し、MOSトランジスタPQ2およびNQ2が、別のCMOSインバータを構成する。これらのMOSトランジスタPQ1、PQ2,NQ1およびNQ2により、インバータラッチが構成され、記憶ノードSNおよび/SNに、相補データが保持される。負荷用のMOSトランジスタPQ1およびPQ2のソースノード(セル電源ノード)に、メモリ電源電圧VDDMが供給される。
MOSトランジスタNQ3およびNQ4は、それぞれ、ワード線WL上の信号電位に応答して選択的に導通し、導通時、記憶ノードSNおよび/SNを、それぞれ、ビット線BLおよび/BLに結合する。
図3に示すメモリセルMCは、6個のトランジスタで構成されるSRAMセルである。このSRAMセルにおいては、データ保持特性(データ読出の安定性)を表わすスタティックノイズマージンSNMと呼ばれる指標が規定される。このスタティックノイズマージンSNMはMOSトランジスタPQ1、PQ2、NQ1、およびNQ2により構成される2つのインバータの入出力伝達特性曲線により囲まれる領域の広さ(内接円の直径または内接正方形1辺または対角線の長さ)で表される。スタティックノイズマージンSNMが大きい場合には、メモリセルMCは、安定にデータを保持し、スタティックノイズマージンSNMが小さくなると、保持データが、容易に反転し破壊される。したがって、安定にデータを保持するためには、スタティックノイズマージンを確保する必要がある。
また、通常、メモリセルMCにおいては、NチャネルMOSトランジスタのしきい値電圧VthnとPチャネルMOSトランジスタのしきい値電圧の絶対値Vthpにより、メモリセルMCの動作可能範囲が決定される。
図4は、SRAMセルのトランジスタのしきい値電圧と動作可能範囲の関係を示す図である。図4において、横軸に、NチャネルMOSトランジスタのしきい値電圧Vthnを示し、縦軸に、メモリセルのPチャネルMOSトランジスタのしきい値電圧の絶対値Vthpを示す。以下、説明を簡単にするために、誤解が生じる可能性のある場合を除いて、しきい値電圧の絶対値Vthpを、単に、しきい値電圧Vthpと称す。
メモリセルの動作特性において、目標とする動作速度から、しきい値電圧VthnおよびVthpの上限値VThnhおよびVthphが決定される。したがって、点Aは、目標とする動作速度限界点を示す。この点Aよりも高いしきい値電圧の領域では、メモリセルトランジスタのオン電流が小さくなり、高速でデータの書込を行うことができない。
また、メモリセルのリーク電流の上限値を決定するために、しきい値電圧VthnおよびVthpの下限値VthnlおよびVthplが決定される。したがって点Bは、リーク電流限界点を示す。点Bよりも低いしきい値電圧の領域では、メモリセルトランジスタのリーク電流が大きくなり、スタンバイ状態時における消費電流の要件が満たされない。
また、データ読出時にスタティックノイズマージンSNMを確保するために、スタティックノイズマージン限界線L1が決定される。このスタティックノイズマージン限界線L1よりも上部の領域では、スタティックノイズマージンSNMが保持されず、データの反転が生じ、非破壊読出を行なうことができない。
また、メモリセルMCの記憶データを反転させるための書込限界線L2が決定される。この書込限界線L2よりも下部の領域では、メモリセルMCの保持データの反転が生じず、データを書込むことができない。これらの限界線L1およびL2に間にありかつ限界点AおよびBの範囲内の領域が、動作可能範囲である(図4において1点斜線で示す)。
この領域において、通常、用いられる電源電圧のレベル全域において安定に動作させるために、製造管理領域IIが設定される(メモリセルトランジスタのしきい値電圧の範囲が、しきい値電圧のバラツキを考慮して設計される)。
メモリセルMCにおいて、電源電圧VDDMが高くなると、メモリセルのインバータの伝達特性曲線が急峻となり、スタティックノイズマージンが低下し、スタティックノイズマージン限界線L1が、図4の下方向に移動する。プロセッサ1(図1参照)は、FV制御を行なっており、処理情報量が多く、高速で処理する必要がある場合、周波数Fおよび電源電圧Vを高くする。したがって、製造管理領域IIを、通常動作モード時の電源電圧レベルに応じて設定した場合、図4において、FV制御モードで野高速動作時に、電源電圧が高くされると、直線L3で示すように、スタティックノイズマージン限界線が、製造管理領域IIを横切ることになり、データ保持を安定に行なうことができなくなる。この場合、最初から、高速動作時の電源電圧においても、安定に動作するように製造管理領域IIを設定することが考えられる。しかしながら、この場合、製造管理領域IIの面積が小さくなり、しきい値電圧ばらつきに対応することができず、製造工程管理が複雑となり、また、製造マージンが低下する。
そこで、本発明の実施の形態1においては、このプロセッサ1が高速動作し、その電源電圧VDDLおよびVDDMの電圧レベルが高くされる場合においても、安定に動作させるために、選択ワード線に伝達される電圧レベルを低下させる。
高速動作モードにメモリ電源電圧VDDMが高くされる場合、メモリ電源電圧VDDMに対してワード線WLの選択電圧レベルを低くする。この場合、図3に示すメモリセルMCのアクセス用のNチャネルMOSトランジスタNQ3およびNQ4のコンダクタンスが低下し、ドライバ用のNチャネルMOSトランジスタNQ1およびNQ2のコンダクタンスよりも小さくなる。したがって、SRAMセルにおいて通常規定されるβ比を等価的に大きくすることができ、スタティックノイズマージンSNMを改善することができる。これにより、高速動作時において、メモリ電源電圧VDDMが、通常処理時の電源電圧レベルよりも高くされる場合においても、スタティックノイズマージンSNMを改善して、データ保持を安定に行なう。
図5は、図2に示すワード線電源回路およびワード線ドライブ回路12の構成の一例を示す図である。図5においては、メモリセルMCの構成も併せて示す。
図5において、ワード線ドライブ回路12は、ワード線WL0−WLnそれぞれに対応して設けられるワード線ドライバWD0−WDnを含む。これらのワード線ドライバWD0−WDnの各々は、同一のCMOSインバータ構成を有し、PチャネルMOSトランジスタPTおよびNチャネルMOSトランジスタNTを含む。ワード線ドライバWD0−WDn各々において、PチャネルMOSトランジスタPTおよびNチャネルMOSトランジスタNTは、図2に示すワード線デコーダ11からのデコード信号に従って相補的に導通する。PチャネルMOSトランジスタPTは、導通時、対応のワード線WLi(i=0−n)へ、ドライバ電源線20上のワード線選択電圧WVDDを伝達し、NチャネルMOSトランジスタNTは、導通時、対応のワード線WLiへ、接地電圧を伝達する。
ワード線電源回路14は、電源ノードとドライバ電源線24の間に接続されるPチャネルMOSトランジスタPQ10と、ドライバ電源線20と接地ノードの間に並列に接続されるPチャネルMOSトランジスタPQ11およびPQ12を含む。これらのMOSトランジスタPQ10−PQ12は、それぞれ、制御信号EN1、EN2およびEN3の活性化時(Lレベルのとき)導通する。
MOSトランジスタPQ11およびPQ12は、メモリセルMCに含まれる負荷用のMOSトランジスタPQ1およびPQ2と同じしきい値電圧(Vth)特性を有し、メモリセルMCにおける負荷トランジスタPQ1およびPQ2のしきい値電圧のばらつきは、このワード線電源回路14におけるMOSトランジスタPQ11およびPQ12のしきい値電圧に反映させる。応じて、ワード線選択電圧WVDDの電圧レベルを、メモリセルMCの負荷トランジスタPQ1およびPQ2のしきい値電圧のばらつきに応じて調整する。例えば、MOSトランジスタPQ11およびPQ12は、メモリセルMCの負荷用のMOSトランジスタPQ1およびPQ2と、同じ製造工程で形成する。
すなわち、メモリセルのPチャネルMOSトランジスタPQ1およびPQ2のしきい値電圧Vthpが高くなった場合には、MOSトランジスタPQ11およびPQ12のしきい値電圧も高くなる。応じて、ワード線選択電圧WVDDの電圧レベルが高くなる(電圧降下量が小さくなる)。一方、メモリセルのMOSトランジスタPQ1およびPQ2のしきい値電圧が低くなった場合には、MOSトランジスタPQ11およびPQ12のしきい値電圧も低くなり、ワード線選択電圧WVDDの電圧レベルが低下する(降下量が大きくなる)。これにより、ワード線電圧を必要以上に変化させる必要がなく、ワード線電圧降下量が大きくなりすぎて書込マージンが低下する野を防止することができ、書込マージンの劣化を抑制してスタティックノイズマージンを確保することができる。
ワード線電源回路14は、ワード線ドライバWD0−WDnへ、ワード線選択電圧WVDDを供給するため、MOSトランジスタPQ10の電流供給能力は、メモリセルMCのMOSトランジスタPQ1およびPQ2よりも十分に大きくされる。同様、ワード線ドライバWD0−WDnのMOSトランジスタPTおよびNTの電流駆動力は、高速でワード線を充放電するために十分に大きくされる。
図6は、図5に示すワード線電源回路14およびワード線ドライブ回路12の動作を示すタイミング図である。以下、図6を参照して、図5に示す構成の動作について説明する。
通常モード、すなわちメモリ電源電圧VDDが電圧V1の電圧レベルに設定され、図4に示すSNM限界線L1より下の製造管理領域II全域で動作している場合、制御信号EN1およびEN2はLレベル、制御信号EN3はHレベルに設定される。半導体メモリへのアクセス時、ワード線電圧イネーブル信号VDDENは、Hレベルであり、ワード線電源回路14はイネーブル状態にある(MOSトランジスタNQ10はオン状態)。
この状態においては、制御信号EN1およびEN2により、MOSトランジスタPQ10およびPQ11がオン状態、MOSトランジスタPQ12は、オフ状態である。したがって、ドライバ電源線20上のワード線選択電圧WVDDの電圧レベルは、MOSトランジスタPQ10およびPQ11のオン抵抗により決定される電圧レベルに設定される。電流供給用のMOSトランジスタPQ10の電流駆動力(コンダクタンス)は、MOSトランジスタPQ11の電流駆動力よりも十分大きく設定され、ワード線選択電圧WVDDの電圧レベルは、メモリ電源電圧VDDMの電圧V1とほぼ同じ電圧レベルである。
一方、処理情報量が多く、高速でデータ処理を行なう場合、特殊モードとして高性能モードが設定される。この高性能モードにおいては、制御信号EN1、EN2およびEN3がすべてLレベルに設定され、ワード線電源回路14において、MOSトランジスタPQ10−PQ12がすべてオン状態に設定される。
この状態においては、ドライバ電源線20にはMOSトランジスタPQ11およびPQ12が並列に接続され、MOSトランジスタNQ10を介してドライバ電源線20が放電され、ドライバ電源線20上のワード線選択電圧WVDDの電圧レベルが、通常モード時よりも低下する。この場合、MOSトランジスタPQ10のオン抵抗とMOSトランジスタPQ11およびPQ12の並列オン抵抗とで抵抗分圧回路が構成される。従って、MOSトランジスタPQ11が1つドライバ電源線20に接続される場合よりも、ドライバ電源線20のワード線選択電圧WVDDの電圧降下量ΔVが大きくなる。図6においては、電圧低下量ΔVとして、2種類の電圧降下量ΔV1およびΔV2を代表的に示す。メモリ電源電圧VDDMの電圧レベルに応じてΔV1またはΔV2が用いられる。
高性能モード時のワード線選択電圧のメモリ電源電圧VDDMに対する降下量ΔV1またはΔV2は、メモリセルの動作特性に応じて適切な値に設定される。たとえば、メモリ電源電圧VDDMの通常モード時の電圧V1が、約1.2Vのとき、ワード線選択電圧WVDDは、約1.1Vに設定される。一方、高性能モードにおいては、メモリ電源電圧VDDMの電圧レベルV2が、約1.5Vに設定される場合、ワード線選択電圧WVDDは、約1.3Vの電圧レベルに設定される。
高性能モード時においては、選択ワード線WLの電圧レベルは、メモリ電源電圧VDDMよりもさらに低くなる。メモリセルMCにおいて、アクセストランジスタNQ3およびいNQ4のコンダクタンスが、通常モード時に比べて、負荷MOSトランジスタPQ1、PQ2およびドライバMOSトランジスタNQ1、NQ2のコンダクタンスに比べて小さくなる。応じて、β比が、等価的に小さくなり、データの反転が生じにくくなり、スタティックノイズマージンSNMが改善される。
このようにして、メモリ電源電圧VDDMが高くされ、図4に示すSNM限界線L3の状態が生じても、その限界線を、等価的に、SNM限界線L1の方向にシフトさせることが可能となる。これにより、製造管理領域II内のメモリセルに対して安定にデータの読出および書込を行なうことができる。
スタンバイモード(スリープモード)などの低消費電力モードにおいては、制御信号EN1がHレベルに設定される。このとき、ワード線電圧イネーブル信号WVDDENが、また、Lレベルに設定される。応じて、ワード線電源回路14は、出力ハイインピーダンス状態となる。ワード線ドライバWD0−WDnにおいては、MOSトランジスタPTがオフ状態に設定される。従って、ドライバ電源線20が、ハイインピーダンス状態となり、その電圧レベルは、リーク電流により放電され、ほぼ接地電圧レベルに近い電圧レベルにまで低下する。
上述のように、ワード線電源回路14を用いて、プロセッサのFV制御時の電源電圧VDDLおよびVDDMの電圧レベルに応じて、ワード線選択電圧のレベルを調整している。従って、FV制御により低消費電力で動作する処理システムを構築することができる。また、半導体メモリ(SRAM)は、高性能モード時においても、ワード線電圧レベルをメモリ電源電圧よりも低下させている。応じて、しきい値電圧のばらつきの影響を抑制して、スタティックノイズマージンSNMが改善され、安定に、データを保持することができる。これにより、微細化されたメモリセルを用いてFV制御時においても安定に動作するSRAMを実現することができる。
このワード線電源回路14の出力するワード線選択電圧WVDDの電圧レベルを調整することにより、各ワード線ドライバごとに電圧調整用の素子を設ける必要がなく、メモリレイアウト面積の増大が抑制される。
図7は、図2に示すワード線電源制御回路13の構成の一例を示す図である。図7において、ワード線電源制御回路13へは、プロセッサからワード線電圧制御信号WVCONとして、外部チップイネーブル信号CEEX♯、外部レジュームスタンバイ指示信号RSEXおよび外部チップモード指示信号CSEXが、外部から与えられる。
ワード線電源制御回路13は、外部チップイネーブル信号CEEX♯を受けるインバータIV1と、外部レジュームスタンバイ指示信号RSEXを受けるバッファ回路BF1と、このインバータIV1の出力信号に従って選択的にイネーブルされるNANDゲートNG1−NG3を含む。
バッファ回路BF1は、2段の縦続接続されるインバータで構成される。レジュームスタンバイ指示信号RSEXは、活性化時Hレベルに設定され、この半導体メモリ(SRAM)の処理を中断させる。たとえば携帯電話において動画アプリケーション実行時、、そのアプリケーションを中断させて通話を行なう際などに、この外部レジュームスタンバイ指示信号RSEXが、活性化される。また、これに代えて、動画アプリケーションの完了後に携帯電話を折りたたむ(または、ラップトップコンピュータにおいて蓋を閉める)などの操作を行うと、ボタンが押圧されて、レジュームスタンバイ指示信号RSEXが活性化される。
外部チップイネーブル信号CEEX♯は、この半導体メモリへのアクセス時に活性化されて、Lレベルに設定される。
NANDゲートNG1は、インバータIV1の出力信号とバッファBF1の出力信号とを受けて、制御信号EN1を生成する。NANDゲートNG2は、メモリ電源電圧VDDMとインバータIV1の出力信号とを受けて、制御信号EN2を生成する。NANDゲートNG3は、外部チップモード指示信号CSEXとインバータIV1の出力信号とを受けて、制御信号EN3を生成する。
このワード線電源制御回路13は、さらに、主制御回路18に含まれる内部クロック発生回路22からの内部クロック信号CLKINとインバータIV1の出力信号とを受けて、所定の時間幅のワード線電圧イネーブル信号VDDENを生成するパルス発生回路21を含む。
主制御回路18に含まれる内部クロック発生回路22は、外部からのクロック信号CLKEXに従って所定のパルス幅を有する内部クロック信号CLKINを生成する。この内部クロック信号CLKINに従って半導体メモリの内部動作サイクルおよび内部動作タイミングが規定される。
図8は、図7に示すワード線電源制御回路13の動作を示すタイミング図である。以下、図8を参照して、図7に示すワード線電源制御回路13の動作について説明する。
外部クロック信号CLKEXにより、プロセッサおよび半導体メモリの動作サイクルが規定される。内部クロック発生回路22は、外部からの外部クロック信号CLKEXに従って、所定のパルス幅を有する内部クロック信号CLKINを生成する。内部クロック発生回路22からの内部クロック信号CLKINは、外部クロック信号に同期したクロック信号であるものの、そのパルス幅は一定である。これにより、外部クロック信号CLKEXのジッタなどの影響を抑制して、安定な内部動作サイクル規定信号を生成し、内部動作サイクルおよび内部動作タイミングを安定化させる。
半導体メモリ(SRAM)のアクセス時において、外部チップイネーブル信号CEEX♯は、活性状態のLレベルであり、NANDゲートNG1−NG3およびパルス発生回路21がイネーブルされる。半導体メモリへのアクセス時においては、レジュームスタンバイ指示信号RSEXは、非活性状態のHレベルである。外部からのレジュームスタンバイ指示信号RSEXがHレベルであるため、外部チップイネーブル信号CEEX♯がLレベルに設定されると、NANDゲートNG1からの制御信号EN1は、Lレベルに設定される。応じて、ワード線電源回路14がイネーブルされ、ドライバ電源線20に電流を供給する。
NANDゲートNG2は、通常モードおよび高性能モードいずれにおいても、メモリ電源電圧VDDMに従って、制御信号EN2をLレベルに維持する。
半導体メモリの動作モードが、高性能モードのときには、外部からのチップモード指示信号CSEXがHレベルであり、通常モードのときには、外部からのチップモード指示信号CSEXはLレベルである。したがって、半導体メモリへのアクセス時、制御信号EN3は、通常モードのときには、Hレベル、高性能モードのときには、Lレベルとなる。
パルス発生回路21は、内部クロック信号CLKINの立上がりに同期して立上がり、その立下がりよりも少し遅れて立下がるワンショットのパルス信号を、ワード線電圧イネーブル信号VDDENとして生成する。クロック信号CLKINが生成されると、チップイネーブル信号CEEX♯の活性化時、外部からのアドレス信号ADDと内部クロック信号CLKINとに従って図示しないワード線活性化信号が主制御回路18において活性化され、アドレス指定されたワード線WLが選択状態へ駆動される。ワード線WLの選択前に、ワード線電圧イネーブル信号VDDENが活性化されており、ワード線電源回路(14)は、前述のように、高性能モードおよび通常モードに応じて、ワード線選択電圧WVDDの降下量ΔVを調整して、動作モードに応じた電圧レベルのワード線選択電圧WVDDをメモリ電源電圧VDDMから生成する。
図示しないワード線活性化信号が非活性化されると、ワード線WLが非選択状態へ駆動される。このワード線WLの非活性化後、パルス発生回路21からのワード線電圧イネーブル信号VDDENが、非活性状態に駆動される。応じて、ワード線電源回路(14)の放電経路が遮断され、ドライバ電源線(20)上のワード線選択電圧WVDDが、図5に示すMOSトランジスタPQ10により、メモリ電源電圧VDDMレベルに復帰する。
以降、外部クロック信号CLKEXの立ち上がりに同期して、内部クロック信号CLKINが生成され、内部クロック信号CLKINが規定するサイクル内で以下の動作が実行される。ワード線電圧イネーブル信号VDDENが活性化される。ワード線電圧イネーブル信号VDDENの活性化に従って、ワード線選択電圧WVDDの電圧レベルが、動作モードに応じた電圧レベルに設定される。このワード線選択電圧WVDDが安定化すると、所定のタイミングでワード線活性化信号(図示せず)が選択状態へ駆動され、ワード線WLが選択状態へ駆動される。所定期間経過後、このワード線WLが非選択状態へ駆動されると、次いで、パルス発生回路21からのワード線電圧イネーブル信号VDDENが非活性化され、ワード線選択電圧WVDDが、元のメモリ電源電圧VDDMレベルに復帰する。この動作が、各クロックサイクルごとに繰返される(外部チップイネーブル信号CEEX♯の活性状態の間)。
外部チップイネーブル信号CEEX♯が非活性化されてHレベルとなると、インバータIV1の出力信号はLレベルとなり、制御信号EN1−EN3がすべてHレベルとなる。また、パルス発生回路21からのワード線電圧イネーブル信号VDDENは、非活性状態のLレベルに維持される。これにより、ワード線電源回路(14)は、出力ハイインピーダンス状態に維持される。
チップイネーブル信号CEEX♯が、Hレベルの時に、レジュームスタンバイ指示信号RSEXが活性化されて低消費電力モードが指定された場合には、制御信号EN1が、Hレベルに駆動される。このとき、内部クロック発生回路22の内部クロック信号CLKINのはくロック発生動作が停止され、パルス発生回路21からのワード線電圧イネーブル信号VDDENも、非活性化状態(Lレベル)に維持される。したがって、制御信号EN2およびEN3の状態にかかわらず、ワード線電源回路(14)は出力ハイインピーダンス状態に維持される。この状態においては、いわゆるスリープモードが指定された状態と同様となり、半導体メモリの内部動作が停止され、半導体メモリの消費電力が低減される。
なお、図7に示す構成においては、内部クロック発生回路22に、レジュームスタンバイ指示信号RSEXが与えられている。しかしながら、この内部クロック発生回路22に対してれジュームスタンバイ指示信号を供給する代わりに、以下の構成が利用されてもよい。すなわち、プロセッサは、レジュームスタンバイ指示信号RSEXの活性化時、外部クロック信号CLKEXの半導体メモリへの供給を停止し、応じて、内部クロック発生回路22からの内部クロック信号CLKINの発生が停止する。
また、パルス発生回路21の構成としては、インバータIV1の出力信号がHレベルのときに、内部クロック信号CLKINに従って、ワード選択期間の間Hレベルに維持されるワンショットのパルス信号を生成する構成であればよい。
図9は、図1に示すプロセッサの半導体メモリに対する電圧制御を行なうシーケンスを示すフロー図である。以下、図9を参照して、プロセッサからの半導体メモリに対するワード線電圧制御シーケンスについて説明する。
なお、このプロセッサ1は、その内部構成は示さないが、命令/データメモリ(キャッシュメモリ)と、この命令/データメモリへアクセスして必要な情報の授受を行なって所定の処理を実行するコントローラ(CPUコア)とを含む。コントローラが、外部からの指示に従って各種の指定された処理を実行する。
まず、プロセッサ(1)は、処理開始が指示されたかを判定する(ステップS1)。この処理開始判定は、外部からのオペレータからの処理開始指示が与えられたか(たとえば操作ボタンの押圧による)を見ることにより行われる。
処理開始が指定されると、次いで、その処理内容が、通常モードで処理可能であるかの判定が行なわれる(ステップS2)。処理を通常モードで行なうか否かの判定は、一例として以下のようにして行われる。処理開始指示が与えられたときに、処理対象のプログラム(またはアプリケーション)を取込み、そのアプリケーションの内容(ヘッダ情報等)を見ることにより行なわれるか、または、処理開始指示時において、処理の種類(動画像の処理または音声の処理)を操作ボタンの押圧によりしてし、この操作ボタンの種類を識別して処理内容を識別する。たとえば、処理対象が、音声処理の場合、通常モードが指定され、動画像(ゲームなど)処理を行なう場合には、高性能モードが指定される。
通常モードが指定された場合、プロセッサは、半導体メモリに対するチップモード指示信号CSEXをLレベルに設定する(ステップS3)。一方、その処理内容が、高性能モードデ処理する内容の場合には、プロセッサは、半導体メモリに対するチップモード指示信号CSEXを、Hレベルに設定する(ステップS4)。
チップモード指示信号CSEXの論理レベルを設定して、半導体メモリのワード線選択電圧の設定が行なわれると、プロセッサは、指定された処理を実行し、また、半導体メモリへのアクセスを並行して実行する(ステップS5)。
この処理の実行中において、処理の中断の指示が与えられたか(ステップS6)またはこの処理の終了指示が与えられたか(ステップS11)の判定が行なわれる。処理の中断指示は、たとえばオペレータからの中断操作ボタンなどの操作により指定されるか、または所定の割込指示が発生された場合に行なわれる。
ステップS6において、処理中断指示が与えられた場合、プロセッサは、レジュームスタンバイ指示信号RSEXをアサートし、Hレベルに設定する(ステップS7)。このレジュームスタンバイ指示信号RSEXをアサートした後、次いで、プロセッサにおいて処理再開の指示が与えられるかの判定が行なわれる(ステップS8)。この処理再開の可否は、処理中断指示を与えた動作が回避されたかをモニタすることにより判定される(ステップS8)。
一方、ステップS8において処理再開指示がまだ与えられていないとき、次いで、オペレータから中断中の処理を終了する指示が与えられたかの判定が行なわれる(ステップS9)。
この処理終了指示が与えられていない場合には、処理再開ステップS8に戻り、再開指示が与えられるのを待つ。一方、ステップS9において、処理終了指示が、オペレータの操作により与えられた場合には、ステップS12へ進み、所定の終了処理が実行されて、この処理が終了する。
一方、ステップS8において、処理再開指示が与えられると、中断された処理が再開される(ステップS10)。必要な再開処理が行われた後に、再度ステップS5からの処理が実行される。
ステップS11において、処理の実行中に、オペレータのボタンの押圧などの操作により処理終了が指示されると、ステップS12に移動し、必要な終了処理が実行されて、一連の処理が完了する。
したがって、プロセッサにおいて、オペレータからの処理指示が与えられると、その処理内容に応じて、FV制御が実行される。このFV制御に従って、半導体メモリに対するワード線電圧を制御する制御信号が生成される。これにより、プロセッサは、処理に応じた消費電力で動作し、また、半導体メモリは、安定にデータを保持することができる。これにより、低消費電力の処理システムを実現することができる。
[変更例]
図10は、この発明の実施の形態1に従う半導体メモリのワード線電源回路14の変更例の構成を示す図である。このワード線電源回路14は、ドライバ電源線20とMOSトランジスタNQ10の間に、互いに並列に、NチャネルMOSトランジスタNQ11およびNQ12が接続される。これらのMOSトランジスタNQ11およびNQ12は、それぞれ先の制御信号EN2およびEN3の相補な制御信号EN2ZおよびEN3Zをゲートに受けて、選択的に導通する。
これらのNチャネルMOSトランジスタNQ11およびNQ12は、メモリセルに含まれるNチャネルMOSトランジスタ(NQ1−NQ4)と同じしきい値電圧特性(Vth特性)を有する。これらのMOSトランジスタNQ11およびNQ12は、メモリセルのNチャネルMOSトランジスタ(NQ1−NQ4)と同一製造工程で形成することにより、同じしきい値電圧Vth特性を有することができる。これにより、PMOSトランジスタPQ11およびPQ12を利用売る場合と同様、ワード線選択電圧WVDDの電圧レベルに対し、メモリセルトランジスタ(NQ1−NQ4)のしきい値電圧のばらつきの影響を反映させることができる。
すなわち、メモリセルのNチャネルMOSトランジスタNQ1−NQ4のしきい値電圧が高くなった場合、同様、このワード線電源回路14においても、MOSトランジスタNQ11およびNQ12のしきい値電圧が高くなり、ワード線選択電圧WVDDの電圧レベルを高くする。逆に、メモリセルのMOSトランジスタNQ1−NQ4のしきい値電圧が低くなった場合、同様、これらのMOSトランジスタNQ11およびNQ12のしきい値電圧も低くなり、ワード線選択電圧WVDDの電圧レベルを低下させる。これにより、メモリセルのしきい値電圧ばらつきに対しても、ワード線選択電圧WVDDを過剰に低下させる必要がなく、書込マージンを劣化させることなく、読出マージン(スタティックノイズマージンSNM)を確保することができる。
図10に示すワード線電源回路14の構成において、制御信号EN2ZおよびEN3Zは、先の制御信号EN2およびEN3の相補な信号であり、MOSトランジスタNQ11が、常時オン状態、MOSトランジスタNQ12が、通常動作モード時およびレジュームスタンバイモード時にオン状態、高性能モード時にオン状態となる。従って、図5に示すワード線電源回路14と同じ電圧制御を実現することができる。
図11は、この発明に従う半導体メモリを組み込んだSoCを構成する処理システムの構成の一例を示す図である。すなわち、図11は、図1に示す半導体集積回路装置の具体的適用例の構成を示す図である。
図11において、この発明に従う半導体集積回路装置30は、アプリケーションプログラムを処理するアプリケーションブロック32と、音声/データの通信を行なう通信ブロック34を含む。このアプリケーションブロック32は、アプリケーションプログラムを処理するアプリケーションプロセッサ40と、このアプリケーションプロセッサ40の出力するプログラムおよびデータを格納するローカルメモリ(半導体メモリ)42と、これらのアプリケーションプロセッサ40およびローカルメモリ42に対する電源電圧VDDLおよびVDDMをそれぞれ供給する電源コントローラ44とを含む。
電源コントローラ44は、装置30外部に設けられた電源ユニット46から与えられる電源電圧VDDの電圧レベルを調整して、ロジック電源電圧VDDLおよびメモリ電源電圧VDDMを生成する。アプリケーションプロセッサ40およびローカルメモリ42は、図1に示すプロセッサ1および半導体メモリ2に対応する。このアプリケーションプロセッサ40は、FV制御機能を有し、その処理内容(例えば音声処理および画像処理)に応じて、ローカルメモリ42に対するワード線電圧制御信号WVCONの論理レベルを設定する。電源コントローラ44は、アプリケーションプロセッサ40からの電源制御信号VCONに従って、電源ユニット46から供給される電源電圧VDDの電圧レベルを調整する。この電源ユニット46は、外部からの電源電圧EXVDDから電源電圧VDDを生成して電源コントローラ44へ供給する。電源コントローラ44または電源ユニット46は、また、各種中間電圧(基準電圧等)を生成するブロックを有していてもよい。電源ユニット46と電源コントローラ44との間には双方向で制御信号が伝達され、電源ユニット46における動作状態(電源電圧の安定化)の判定および電源コントローラ44からの電圧発生動作停止指示等が送受される。
通信ブロック34は、通信を行なうベースバンドプロセッサ50と、このベースバンドプロセッサ50の使用する情報(音声データ/パケットデータ等)を格納するローカルメモリ52を有する。このベースバンドプロセッサ50は、アプリケーションプロセッサ40ほど高速動作処理は要求されないため、特にFV制御機能は設けられていない。
アプリケーションプロセッサ40およびベースバンドプロセッサ50それぞれに対して、ローカルメモリ42および52を設けることにより、それぞれ処理に応じて個々に処理を実行することができる。なお、これらのプロセッサ40および50に対して共通に大容量のメモリが、アップリケーションプログラム格納およびメールデータ格納用の外部メモリとして設けられてもよい。
なお、電源コントローラ44において、電源ユニット46から供給される電源電圧VDDの電圧レベルを、各モードに応じて電圧制御信号VCONに従って電源電圧VDDLおよびVDDMの電圧レベルを調整する構成は、たとえば、アナログ/デジタル変換回路のような、抵抗分圧器を用いることにより、容易に実現することができる。また、この電源コントローラ44は、基準電圧と内部電源電圧とを比較し、その比較結果に従って内部電源電圧レベルを基準電圧レベルに調整するフィードバックループ型の降圧回路(VDC)の構成を有していてもよい。基準電圧の電圧レベルを、電圧制御信号VCONに従って更新するか、または、この内部電源電圧の電圧レベルを変更して、固定された基準電圧と比較する。この内部電源電圧の変化量を、電圧制御信号VCONに従って調整する。これらの構成を利用することにより、電源コントローラ44は、アプリケーションプロセッサ40からの電圧制御信号VCONに従って必要とされる電圧レベルの電源電圧VDDLおよびVDDMを供給することができる。
なお、電源制御信号VCONは、FV制御実行時に、電圧レベルを調整するためにアプリケーションプロセッサ40から出力される。
また、図11に示す構成においては、電源コントローラ44は、アプリケーションプロセッサ40に対する電源電圧VDDLとローカルメモリ42に対応する電源電圧VDDMを別々の経路で供給している。しかしながら、電源コントローラ44は、電源電圧VDDLおよびVDDMを、共通の電源線を介してアプリケーションプロセッサ40およびローカルメモリ42に供給してもよい。
この半導体集積回路装置30において、1つのアプリケーションブロック32がマクロとして半導体チップ上に配置され、また、通信ブロック34が1つのマクロとして、半導体チップ上に配置され、全体として、1つの半導体チップ上にこれらのアプリケーションブロック32および通信ブロック34が集積化される。しかしながら、これらのアプリケーションブロック32および通信ブロック34は、別々の半導体チップ上に形成されてもよい。
以上のように、この発明の実施の形態1に従えば、FV制御機能を有するプロセッサの動作速度および動作電源電圧の電圧レベルに応じて、半導体メモリ(SRAM)のワード線に伝達される電圧レベルは調整している。したがって、高速動作時においても、スタティックノイズマージンSNMを十分に確保することができ、微細化されたSRAMセルを用いて、低消費電流電力で、安定に動作する処理システムを構築することができる。
なお、上述の構成においては、通常動作モード時および高性能モード時において、ともにワード線選択電圧WVDDの電圧レベルを、メモリ電源電圧VDDMの電圧レベルよりも低下させている。しかしながら、通常動作モード時においては、MOSトランジスタPQ10のみをオン状態とし、残りのトランジスタPQ11,PQ12またはNQ11,NQ12をオフ状態として、ワード線選択電圧WVDDを、メモリ電源電圧VDDMの電圧レベルに設定してもよい。
[実施の形態2]
図12は、この発明の実施の形態2における半導体メモリのメモリセルのSNM限界線を模式的に示す図である。図12に示すメモリセルの特性においては、通常モード時のメモリ電源電圧VDDMが電圧V1のとき、SNM限界線L4が、製造管理領域IIを横切る。また、高性能モード時のメモリ電源電圧VDDMが、電圧V2のときにも、SNM限界線L5は、製造管理領域IIを横切る。実施の携帯2においては、このような場合においても、通常および高性能モード時に十分にSNMを確保することにより、製造歩留りを改善する。
図13は、この発明の実施の形態2におけるワード線選択電圧とメモリ電源電圧の関係を概略的に示す図である。通常モード時において、メモリ電源電圧VDDMが、電圧V1の場合、ワード線選択電圧WVDDは、電圧ΔV1だけ低下させ、電圧V1−ΔV1の電圧レベルに設定する。一方高性能モード時において、メモリ電源電圧VDDMが、電圧V2のときには、ワード線選択電圧WVDDは、電圧ΔV2だけ低下させ、電圧V2−ΔV2の電圧レベルに設定する。この場合、V1−ΔV1は、電圧V2−ΔV2よりも高い電圧レベルである。また、ΔV1<ΔV2である。この電圧降下量ΔV1およびΔV2は、実施の形態1において示した高性能モード時の電圧降下量と同一電圧レベルであってもよく、異なる電圧レベルであってもよい。したがって、通常モード時においてスタティックノイズマージンSNMを確保することにより、高性能モード時においても、スタティックノイズマージンSNMを十分に確保して、安定に動作させることができる。
図14は、この発明の実施の形態2に従う半導体メモリのワード線電源回路14の構成の一例を示す図である。図14に示すワード線電源回路の構成は、図5に示すワード線電源回路14の構成と、以下の点で異なる。すなわち、ドライバ電源線20とMOSトランジスタNQ10の間に、さらに、制御信号EN2に応答して選択的に導通するPチャネルMOSトランジスタPQ13が設けられる。このMOSトランジスタPQ13は、メモリセルに含まれる負荷用のMOSトランジスタPQ1およびPQ2と同じしきい値電圧(Vth)特性を有する。この図14に示すワード線電源回路14の他の構成は、図5に示すワード線電源回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
図14に示すワード線電源回路14の構成の場合、通常モード時においては、MOSトランジスタPQ11およびPQPQ13がオン状態、MOSトランジスタPQ12がオフ状態である。したがって、先の実施の形態1の構成に比べて、2つのMOSトランジスタPQ11およびPQ13で、ドライバ電源線20の電圧レベルを低下させるため、電源線20上のワード線選択電圧WVDDは、メモリ電源電圧VDDMよりもさらに低下し、電圧V1−ΔV1となる。これらの電圧は、V1−ΔV1>V2−ΔV2の関係を満たす。高性能モード時において深く製造管理領域IIに侵入したSNM限界線L5を、通常モード時よりも大きく図12の左上方向に移動させてスタティックノイズマージンSNMを改善する。
高性能モードにおいて、制御信号EN3がLレベルに設定されるため、これらのMOSトランジスタPQ11−PQ13によりドライバ電源線20が放電され、ワード線選択電圧WVDDの電圧レベルがさらに、低下する。したがって、実施の形態1の構成に比べて、ワード線選択電圧WVDDの電圧レベルをさらに低下させることができ、電圧V2−ΔV2となる。従って、通常モードおよび高性能モードいずれにおいてもSNM限界線が製造管理領域IIを横切る場合においても、メモリセルのスタティックノイズマージンを改善することができ、しきい値電圧のばらつきの影響を抑制して安定にデータアクセスを行うことができる半導体メモリを実現することができる。
なお、制御信号EN2およびEN3に従って導通するMOSトランジスタの数の比は、図14に示すように、2:1に限定されない。ワード線選択電圧WVDDの電圧レベルと、メモリ電源電圧VDDMの電圧レベルの関係に応じて、電圧降下量ΔV1およびΔV2の電圧レベルが適切な値となり、ワード線選択電圧WVDDが適切な電圧レベルとなるように、放電用(電圧降下用)のトランジスタの数が調節されればよい。
また、この図14に示すワード線電源回路14の構成においても、MOSトランジスタPQ11−PQ13に代えて、メモリセルMCのNチャネルMOSトランジスタNT1−NT4と同じしきい値電圧特性を有するNチャネルMOSトランジスタが用いられてもよい。
なお、制御信号EN1−EN3およびVDDENを生成するワード線電源制御回路の構成としては、実施の形態1のワード線伝現制御回路の構成と同じ構成を利用することができる。
[変更例]
図15は、この発明の実施の形態2に従う半導体メモリのワード線電源回路14の変更例の構成を概略的に示す図である。図15において、ドライバ電源線20とMOSトランジスタNQ10の間に並列に、PチャネルMOSトランジスタPQ11a−PQ11mおよびPQ12a−PQ12nが設けられる。MOSトランジスタPQ11a−PQ11mのゲートには、制御信号EN2a−EN2mがそれぞれ与えられ、MOSトランジスタPQ12a−PQ12nは、それぞれゲートに、制御信号EN3a−EN3nを受ける。MOSトランジスタPQ10およびNQ10は、先の実施の形態1および2において説明したものと同じである。
この図15に示すワード線電源回路14の構成においては、制御信号EN2a−EN2mおよびEN3a−EN3nを適切に活用状態(Lレベル)に通常モード時および高性能モード時に設定することにより、ドライバ電源線20上のワード線選択電圧WVDDの電圧レベルを、使用環境に応じて適切な電圧レベルに設定することができる。
この図15に示すワード線電源回路14の構成において、一例として、通常モード時および高性能モード時、MOSトランジスタPQ11a−PQ11mは、常時オン状態に維持され、高性能モード時に、MOSトランジスタPQ12a−PQ12nが選択的にオン状態に設定されてもよい。これに代えて、通常モード時においては、MOSトランジスタPQ11a−PQ11mが選択的にオン状態に設定され、また、MOSトランジスタPQ12a−PQ12nが、高性能モード時、制御信号EN3a−EN3nに従って選択的にオン状態に設定されてもよい。
なお、この図15に示すワード線電源回路14の構成においても、MOSトランジスタPQ11a−PQ11mおよびPQ12a−PQ12nは、メモリセルの負荷のMOSトランジスタPQ1,PQ2と同じしきい値電圧特性を有する。また、これらのMOSトランジスタPQ11a−PQ11mおよびPQ12a−PQ12nに代えて、メモリセルのNチャネルMOSトランジスタNQ1−NQ4と同じしきい値電圧特性を有するNチャネルMOSトランジスタが用いられてもよい。同一のしきい値電圧特性を有するMOSトランジスタは、一例として、同一製造工程でこれらのトランジスタを作成することにより容易に実現される。
図16は、図15に示すワード線電源回路に対するワード線電源制御回路の構成の一例を示す図である。図16においては、制御信号EN2a−EN2mおよびEN3a−EN3nを生成する部分の構成を示す。
図16において、ワード線電源制御回路13は、固定的にヒューズプログラムにより情報を記憶するヒューズプログラム回路60と、ヒューズプログラム回路60の記憶情報とチップモード指示信号CSとに従って制御信号EN2a−EN2mおよびEN3a−EN3nを生成するデコーダ62を含む。
ヒューズプログラム回路60は、ヒューズ素子の溶断/非溶断により、制御信号EN2a−EN2mおよびEN3a−EN3nの活性/比活性状態を示す情報を記憶する。デコーダ62は、このヒューズプログラム回路60のプログラム情報とチップモード指示信号CSとに従って通常モードおよび高性能モードにおいて、制御信号EN2a−EN2mおよびEN3a−EN3nを選択的に活性状態(Lレベル)へ駆動する。
ヒューズプログラム回路60の記憶するデータのビット数は、ワード線電源回路14に含まれるMOSトランジスタPQ11a−PQ11mおよびPQ12a−PQ12nの数に応じて適切に定められる。
このヒューズプログラム回路60を利用して、通常モード時および高性能モード時にオン状態に設定されるMOSトランジスタを設定することにより、ワード線選択電圧WVDDを、メモリ電源電圧VDDMの通常モード時および高性能モード時の電圧レベルに応じてまたメモリの特性に応じて適切なレベルに設定することができる。
なお、この図15に示すワード線電源回路14において、MOSトランジスタPQ11a−PQ11mおよびPQ12a−PQ12nに代えて、NチャネルMOSトランジスタが用いられる場合、デコーダ62は、これらの制御信号EN2a−EN2mおよびEN3a−EN3nの相補な制御信号を生成する。
以上のように、この発明の実施の形態2に従えば、メモリ電源電圧は通常モード時および高性能モード時に関わらず、ワード線選択電圧レベルを低下させ、かつその降下量を動作モードに応じて調整している。これにより、メモリセルの微細化時においてそのしきい値電圧のばらつきが生じても、正確に、データの書込/読出を行なうことのできる半導体メモリを実現することができ、応じて低消費電力で安定にかつ高速に動作する処理システムを実現することができる。
なお、この実施の形態2においても、半導体メモリが用いられる処理システムは、実施の形態1において示したシステムと同じである。
なお、実施の形態1および2においてFV制御時において通常モードおよび高性能モードの2つのアクセス動作モードが示され、各動作モードに応じて電源電圧のレベル調整されている。しかしながら、この電源電圧のレベルは、2に限定されず、さらに多くの数の動作モードに応じて調整されてもよい。
1 プロセッサ、2 半導体メモリ、10 メモリアレイ、11 ワード線デコーダ、12 ワード線ドライブ回路、13 ワード線電源制御回路、14 ワード線電源回路、PQ1,PQ2,PQ10−PQ12,PQ11a−PQ11m,PQ12a−PQ12n PチャネルMOSトランジスタ、NQ1−NQ4,NQ10,NQ12 NチャネルMOSトランジスタ、30 半導体集積回路装置(システムLSI)、32 アプリケーションブロック、34 通信ブロック、40 アプリケーションプロセッサ、42 ローカルメモリ、50 ベースバンドプロセッサ、52 ローカルメモリ、60 ヒューズプログラム回路、62 デコーダ。