JP2009239794A - 多段可変利得増幅器 - Google Patents
多段可変利得増幅器 Download PDFInfo
- Publication number
- JP2009239794A JP2009239794A JP2008085499A JP2008085499A JP2009239794A JP 2009239794 A JP2009239794 A JP 2009239794A JP 2008085499 A JP2008085499 A JP 2008085499A JP 2008085499 A JP2008085499 A JP 2008085499A JP 2009239794 A JP2009239794 A JP 2009239794A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- switch
- input
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
【解決手段】アクティブバラン111で入力信号を差動信号として出力する。可変減衰部120は、入力された差動信号を定められた減衰率から選択した減衰率で減衰させた信号を出力する。可変利得増幅部140は、増幅器141、151と複数のスイッチを備える。増幅器141、151は、入力された信号を定められた利得で増幅して、入力された信号とバイアス電位が等しい出力信号を出力する。可変利得増幅部140は、複数のスイッチを連動させて増幅器141、151の信号を選択的に迂回させて出力する。出力緩衝増幅器171は、可変利得増幅部140から入力された信号を増幅し出力を行う。可変減衰部120および可変利得増幅部140での利得設定により、所要の利得を得る多段可変利得増幅器を提供する。
【選択図】図1
Description
これまでの無線装置の受信部では、狭い周波数帯域を利用するものであったため、周波数帯域を特定して周波数特性を最適化していた。
そのような無線装置において利用される受信部では、受信部の高周波(RF)部だけでなくベースバンド増幅部において、受信信号レベルのダイナミックレンジ拡大と、周波数特性の広帯域化を、小型に低消費電力で構成することが必要とされている。
鈴木著 「定本 トランジスタ回路の設計」、pp.42−43、CQ出版社、1991年12月
しかしながら、大きな利得を得るために増幅器を多段に接続する場合、増幅器間のバイアスを調整するためにレベルシフト回路を挿入する、あるいは、容量を挿入してバイアスを切り分ける必要がある。しかし、集積回路(IC)上には、あまり大きな容量を集積化することは、困難であり、通常は数十pF程度が限界である。このため、このような多段増幅器を半導体上に集積化する場合、レベルシフト回路の挿入により集積回路が複雑化しサイズや消費電力も大きくなる。あるいは、数十pF程度の容量の挿入により直流近傍の低周波帯域の周波数特性が劣化し信号の復調に影響するという問題がある。
さらに、また、受信信号レベルが過大となるときには、受信部で歪みを生じることとなる問題がある。
すなわち、可変利得回路の利得可変範囲を有効に利用するには受信信号レベルの変動幅、すなわちダイナミックレンジを広く設定することが必要であり、過大入力に対する対策も必要となる問題があった。
第2のスイッチは、第1の信号端子が前記第1の増幅器の出力端子に接続され、第2の信号端子が前記第2の増幅器の入力端子に接続され、制御端子に前記第1の制御信号が入力され、第3のスイッチは、第1の信号端子が前記第1のスイッチの第1の信号端子に接続され、第2の信号端子が前記第2のスイッチの前記第2の信号端子に接続され、制御端子に前記第1の制御信号と連動し、前記第1のスイッチ及び前記第2のスイッチと自スイッチとが互いにオン状態とオフ状態を切り換えるように動作させる第2の制御信号が入力され、第5のスイッチは、第1の信号端子が前記第2の増幅器の出力端子に接続され、制御端子に前記第3の制御信号が入力され、第6のスイッチは、第1の信号端子が前記第4のスイッチの前記第1の信号端子に接続され、第2の信号端子が前記第5のスイッチの前記第2の信号端子と自信号切換部の出力端子に接続され、制御端子に前記第3の制御信号と連動し、前記第4のスイッチ及び前記第5のスイッチと自スイッチとが互いにオン状態とオフ状態を切り換えるように動作させる第4の制御信号が入力されること、を特徴とする。
これにより、受信信号レベルが過大となる状況においても減衰器の働きで入力信号を減衰させるので、後段に接続される可変利得増幅部を飽和させることなく、適正な利得に受信信号の利得を調整することができる。
また、予め定められた利得の増幅器を直列に多段に接続し、必要な利得の増幅器を信号切換器により選択して使用することで、必要な利得を得る多段可変利得増幅器を構成できる。
また、入出力信号のバイアス電位が等しい増幅器を用いることで信号切換時に利得に影響を与える入出力信号のバイアス電位を整合でき、利得変化などの影響を回避させることができる。
また、1段あたりのゲインを押さえ周波数特性を広帯域化させた増幅器での多段接続と、必要段数とする切換制御により、受信信号レベルのダイナミックレンジを広くすることができる。
また、容量結合としないことにより、低い周波数帯における周波数特性を確保でき、合わせて回路の小型化(モジュール化)が可能となる。
また、可変利得増幅部内部の信号切換に影響されることなく、所定のインピーダンスで外部回路と接続でき、出力信号を安定に出力できる。
これにより、入力緩衝増幅部において、過大信号入力により生じる飽和を回避することができる。
以下、本発明の一実施形態について図面を参照して説明する。
図1は、第1実施形態による多段可変利得増幅器1を示す概略ブロック図である。
可変減衰部120は、抵抗121a、122a、123a、容量124a、スイッチ125a、126aを備えるとともに、これらと対になる抵抗121b、122b、123b、容量124b、スイッチ125b、126bを備える。
可変利得増幅部140は、複数の増幅器(増幅部)と複数のスイッチ(信号切換部)とを備える。ここで、スイッチは、例えばSPST(Single-Pole/Single-Throw)スイッチが適用される。
可変利得増幅部140は、増幅部としての増幅器141、151と、信号切換部としての、スイッチ142a、144a、146a、152a、154a、156aを備えるとともに、これらと対になるスイッチ142b、144b、146b、152b、154b、156bを備える。
出力緩衝増幅部170は、出力緩衝増幅器171を備える。
まず、入力段となる入力緩衝増幅部110のアクティブバラン111と可変減衰部120の接続を示す。
それゆえ、アクティブバラン111が出力する信号は、差動信号であるため増幅器を挟んで同じ特性の1対の部品が配置されることになる。
図で示す符号において同じ数字に「a」、「b」を付記することにより、1対の部品であることを示す。例えば、抵抗121aと抵抗121bとは、同じ特性の1対の部品である。また、対になる部品についてまとめて表すときには、符号が示す数字によって表すことにする。例えば、1対の抵抗120aと抵抗120bのことを、以下、抵抗120という。
入力緩衝増幅部110では、アクティブバラン111の信号入力端子は、信号入力端子11に接続され、アクティブバラン111の信号出力端子が入力緩衝増幅部110の出力端子119に接続される。
抵抗122(第2の抵抗)の一端が抵抗121の他端に接続され、他端が出力端子129に接続される。
スイッチ125(第7のスイッチ)の第1の信号端子が抵抗121と抵抗122とが接続される接続点に接続され、制御端子に第5の制御信号が入力される。
抵抗123(第1の受動素子)の一端がスイッチ125の第2の信号端子に接続される。
容量124(第2の受動素子)の一端が抵抗123の他端に接続され、他端が接地電位に接続される。
スイッチ126(第8のスイッチ)の信号端子がそれぞれ入力端子128と出力端子129とに接続され、制御端子に第5の制御信号と連動する第6の制御信号が入力される。
可変利得増幅部140に配置される、増幅器141(第1の増幅器)と、増幅器141に直列に接続される増幅器151(第2の増幅器)とが信号切換部に配置されるスイッチにより接続される。ここで、スイッチは、例えばSPSTスイッチが適用される。
スイッチ144(第2のスイッチ)の第1の信号端子が増幅器141の信号出力端子に接続され、制御端子に第1の制御信号が入力される。
スイッチ146(第3のスイッチ)の第1の信号端子がスイッチ142の第1の信号端子に接続され、第2の信号端子がスイッチ144の第2の信号端子に接続され、制御端子に第1の制御信号と連動する第2の制御信号が入力される。
スイッチ152(第4のスイッチ)の第1の信号端子がスイッチ144の第2の信号端子に接続され、第2の信号端子が増幅器151の信号入力端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ154(第5のスイッチ)の第1の信号端子が増幅器151の信号出力端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ156(第6のスイッチ)の第1の信号端子がスイッチ152の第1の信号端子に接続され、第2の信号端子がスイッチ154の第2の信号端子と出力端子149とに接続され、制御端子に第3の制御信号と連動する第4の制御信号が入力される。
出力緩衝増幅部170の入力端子178は、出力緩衝増幅器171の信号入力端子が接続される。
出力緩衝増幅器171の信号出力端子は、信号出力端子12に接続される。
次に、本多段可変利得増幅器1の動作原理について説明する。
ここで、多段可変利得増幅器1の信号入力端子11に入力された信号は、入力緩衝増幅部110でのアクティブバラン111によってシングルエンド方式の入力信号から、差動信号に変換され、可変減衰部120に入力される。
次に可変減衰部120は、入力された信号を減衰あるいはそのまま通過し、可変利得増幅部140に入力される。
また、信号経路と接地電位との間に接続された抵抗123には、直列に容量124も接続されているので、信号経路が直流的に接地電位の影響を受けないようにしている。これにより、可変減衰部120の減衰率切換で、スイッチ125、126を切り換えても、信号経路のバイアス電圧が変化することを防ぐことができる。
これによって、可変利得増幅部140での利得を切り換えても、増幅器141、151の入出力のバイアス電位は変化しないので、可変利得増幅部140としてバイアス電位変動にともなう利得変化を生じることはない。
増幅器141での増幅を行うには、増幅器141の信号入力端子と出力端子に直列に接続されたスイッチ142、144を導通(ON)とし、信号迂回手段に利用するスイッチ146は遮断(OFF)とする。
逆に、増幅器141で増幅せずに通過させるには、増幅器141の信号入力端子と出力端子に接続されたスイッチ142、144を遮断(OFF)とし、信号迂回手段に利用するスイッチ146は導通(ON)とする。
このようにスイッチ群の設定によって、信号の切換を行い各増幅器から得られる利得を決定する。
出力緩衝増幅部170は、出力緩衝増幅器171を介して、入力された信号を増幅し信号出力端子12に出力する。
また、可変利得増幅部140の前段に可変減衰部120を配置することにより、多段可変利得増幅器1以降の受信部において過大入力レベルとなりうる信号が入力されたときでも、多段可変利得増幅器1は、信号を飽和させないように抑えることができる。
次に、本多段可変利得増幅器1の動作について説明する。
本実施形態の多段可変利得増幅器1は、可変減衰部120と可変利得増幅部140のそれぞれの利得を組み合わせることにより、所要の利得を得ることができる。
多段可変利得増幅器1としての、利得設定について説明する。
可変減衰部120で減衰器として動作させるときに設定できる減衰量をαとする。
可変利得増幅部140で設定できる利得を、増幅器141(1段目)をG1、増幅器151(2段目)をG2とする。
可変減衰部120の迂回時の減衰率および可変利得増幅部140の迂回時の利得は1とする。
図2は、可変増幅部140で設定できる利得を示す表である。
2段構成の増幅器をそれぞれ、「第1段」、「第2段」とする。すなわち、増幅器141と増幅器151のことである。
第1段の利得を決定するスイッチ142とスイッチ144ならびにスイッチ146の設定状況を、導通させるときを「ON」、遮断させるときを「OFF」として示す。
そのスイッチの設定による動作状態を、増幅せず迂回させる「迂回」と、増幅するときの「増幅」とで示し、増幅器1段(増幅器141)での利得を「1」または「G1」で表している。
第2段についても同様にスイッチ152、154、156の設定を表し、増幅器1511段での利得を「1」または「G2」で示している。
増幅器を2段構成として、各スイッチの状態を組み合わせると、4通りの条件がある。
例えば、条件No.3の場合には、第1段の増幅器141は、迂回させるので利得は「1」、第2段の増幅器151は、増幅させるので利得は「G2」であり、2段組み合わせたときの可変利得増幅部140としての利得は「G2」となることを示している。
多段可変利得増幅器1の利得としては、可変減衰部120の減衰率(α)を可変利得増幅140の利得に乗算したα、(α×G1)、(α×G2)、(α×G1×G2)を加えて計8段階の利得1、G1、G2、(G1×G2)、α、(α×G1)、(α×G2)、(α×G1×G2)を設定することができる。
ここで、可変減衰部120を減衰器として動作させ、可変利得増幅部140を迂回させた場合には、多段可変利得増幅器1の総合利得を減衰特性とすることも可能である。
なお、ここで示した利得は、可変設定を行う部分によって可変できる利得のことを示し、アクティブバラン111や、出力緩衝増幅器171で固定的に配置される利得は含んでいないものである。
また、受信信号レベルが過大となる状況においても増幅器の前段に配置された受動素子で構成される可変減衰部120の働きにより、後段に接続される可変利得増幅部140などを飽和させることなく、適正な利得で受信信号の利得を調整することができる。
第1実施形態では、多段可変利得増幅器1の1実施形態を説明した。第2実施形態では、多段可変利得増幅器に配置される可変利得増幅部140の他の構成について図を参照し説明する。
図3に示す構成は、増幅器2段によるものである。
また、図4では、図3で示された可変利得増幅部240によって設定できる利得と設定方法を示す。
図3に示す可変利得増幅部240では、増幅部241、251、スイッチ242a、244a、246a、252a、254a、256aを備えるとともに、これらと対になるスイッチ242b、244b、246b、252b、254b、256bを備えている。
スイッチは差動回路で対となる部品であり、以下、まとめてスイッチ242、244、246、252、254、256という。
可変利得増幅部240に配置される、増幅器241(第1の増幅器)と、増幅器241に直列に接続される増幅器251(第2の増幅器)とが信号切換部に配置されるスイッチにより接続される。ここで、スイッチは、例えばSPSTスイッチが適用される。
スイッチ252(第4のスイッチ)の第1の信号端子が増幅器241の信号出力端子に接続され、第2の信号端子が増幅器251(第2の増幅器)の信号入力端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ254(第5のスイッチ)の第1の信号端子が増幅器251の信号出力端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ256(第6のスイッチ)の第1の信号端子がスイッチ252の第1の信号端子に接続され、第2の信号端子がスイッチ254の第2の信号端子に接続され、制御端子に第3の制御信号と連動する第4の制御信号が入力される。
スイッチ244(第2のスイッチ)の第1の信号端子がスイッチ254の第2の信号端子に接続され、制御端子に第1の制御信号が入力される。
スイッチ246(第3のスイッチ)の第1の信号端子がスイッチ242の第1の信号端子に接続され、第2の信号端子がスイッチ244の第2の信号端子と出力端子249とに接続され、制御端子に第1の制御信号と連動する第2の制御信号が入力される。
本構成では、1段目だけを迂回するルートがないため、2段目の利得G2だけの利得を得ることができない。また、条件No.3の設定を行っても、入力された信号が2段の増幅器を迂回することになるので、利得は1となる。利得を得られない設定であるのに、増幅器を動作させるのは、電力的に無駄となるので設定条件として採用しないこととし、表では「設定なし」と記載する。
図5に示す可変利得増幅部340は、2段の増幅器によって構成されているが、設定方法が図1で示した可変利得増幅部140と異なるスイッチの配置とすることにより、増幅器で増幅される信号の取り出し方を変えている。
図5に示す可変利得増幅部340では、増幅部341、351のほか、スイッチ342a、344a、346a、352a、354a、356aを備えるとともに、これらと対になるスイッチ342b、344b、346b、352b、354b、356bを備えている。
スイッチは、差動回路で対となる部品であり、以下、まとめてスイッチ342、344、346、352、354、356という。
可変利得増幅部340に配置される、増幅器341(第1の増幅器)と、増幅器341に直列に接続される増幅器351(第2の増幅器)とが信号切換部に配置されるスイッチにより接続される。ここで、スイッチは、例えばSPSTスイッチが適用される。
スイッチ342(第1のスイッチ)の第1の信号端子がスイッチ352の第2の信号端子に接続され、第2の信号端子が増幅器341(第1の増幅器)の信号入力端子に接続され、制御端子に第1の制御信号が入力される。
スイッチ344(第2のスイッチ)の第1の信号端子が増幅器341の信号出力端子に接続され、第2の信号端子が増幅器351(第2の増幅器)の信号入力端子に接続され、制御端子に第1の制御信号が入力される。
スイッチ346(第3のスイッチ)の第1の信号端子がスイッチ342の第1の信号端子に接続され、第2の信号端子がスイッチ344の第2の信号端子に接続され、制御端子に第1の制御信号と連動する第2の制御信号が入力される。
スイッチ354(第5のスイッチ)の第1の信号端子が増幅器351の信号出力端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ356(第6のスイッチ)の第1の信号端子がスイッチ352の第1の信号端子に接続され、第2の信号端子がスイッチ354の第2の信号端子と出力端子349に接続され、制御端子に第3の制御信号と連動する第4の制御信号が入力される。
本構成では、1段目だけを迂回するルートがないため、1段目の利得G1だけの利得を得ることができない。また、条件No.2の設定を行っても、入力された信号が2段の増幅器を迂回することになるので、利得は1となる。利得を得られない設定であるのに、増幅器を動作させるのは、電力的に無駄となるので設定条件として採用しないこととし、表では「設定なし」と記載する。
図7に示す可変利得増幅部440は、3段の増幅器によって構成されている。
各増幅器について、信号切換部の設定により迂回か増幅かの切り換えが行える。
スイッチは、差動回路で対となる部品であり、以下、まとめてスイッチ442、444、446、452、454、456、462、464、466という。
可変利得増幅部440に配置される、増幅器441と、増幅器441に直列に接続される増幅器451と、増幅器451に直列に接続される増幅器461と、が信号切換部に配置されるスイッチにより接続される。ここで、スイッチは、例えばSPSTスイッチが適用される。
スイッチ444の第1の信号端子が増幅器441の信号出力端子に接続され、制御端子に第1の制御信号が入力される。
スイッチ446の第1の信号端子がスイッチ442の第1の信号端子に接続され、第2の信号端子がスイッチ444の第2の信号端子に接続され、制御端子に第1の制御信号と連動する第2の制御信号が入力される。
スイッチ452の第1の信号端子がスイッチ444の第2の信号端子に接続され、第2の信号端子が増幅器451の信号入力端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ454の第1の信号端子が増幅器451の信号出力端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ456の第1の信号端子がスイッチ452の第1の信号端子に接続され、第2の信号端子がスイッチ454の第2の信号端子に接続され、制御端子に第3の制御信号と連動する第4の制御信号が入力される。
スイッチ462の第1の信号端子がスイッチ454の第2の信号端子に接続され、第2の信号端子が増幅器461の信号入力端子に接続され、制御端子に第7の制御信号が入力される。
スイッチ464の第1の信号端子が増幅器461の信号出力端子に接続され、制御端子に第7の制御信号が入力される。
スイッチ466の第1の信号端子がスイッチ462の第1の信号端子に接続され、第2の信号端子がスイッチ464の第2の信号端子と出力端子449とに接続され、制御端子に第7の制御信号と連動する第8の制御信号が入力される。
図9に示す可変利得増幅部540は、3段の増幅器によって構成されているが、設定方法が図7で示した可変利得増幅部440と異なるスイッチの配置とすることにより、増幅器で増幅される信号の取り出し方と設定できる利得を変えている。
スイッチは、差動回路で対となる部品であり、以下、まとめてスイッチ542、544、546、552、554、556、562、564、566という。
可変利得増幅部540に配置される、増幅器541と、増幅器541に直列に接続される増幅器551と、増幅器551に直列に接続される増幅器561と、が信号切換部に配置されるスイッチにより接続される。ここで、スイッチは、例えばSPSTスイッチが適用される。
スイッチ552の第1の信号端子が増幅器541の信号出力端子に接続され、第2の信号端子が増幅器551の信号入力端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ562の第1の信号端子が増幅器551の信号出力端子に接続され、第2の信号端子が増幅器561の信号入力端子に接続され、制御端子に第7の制御信号が入力される。
スイッチ564の第1の信号端子が増幅器561の信号出力端子に接続され、制御端子に第7の制御信号が入力される。
スイッチ566の第1の信号端子がスイッチ562の第1の信号端子に接続され、第2の信号端子がスイッチ564の第2の信号端子に接続され、制御端子に第7の制御信号と連動する第8の制御信号が入力される。
スイッチ554の第1の信号端子がスイッチ564の第2の信号端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ556の第1の信号端子がスイッチ552の第1の信号端子に接続され、第2の信号端子がスイッチ554の第2の信号端子に接続され、制御端子に第3の制御信号と連動する第4の制御信号が入力される。
スイッチ544の第1の信号端子がスイッチ554の第2の信号端子に接続され、制御端子に第1の制御信号が入力される。
スイッチ546の第1の信号端子がスイッチ542の第1の信号端子に接続され、第2の信号端子がスイッチ544の第2の信号端子と出力端子549とに接続され、制御端子に第1の制御信号と連動する第2の制御信号が入力される。
本構成では、3段目を経由しないで迂回するルートがないため、3段目の利得G3だけの利得を得ることができない。また、条件No.3の設定を行っても、入力された信号が2段の増幅器を迂回することになるので、利得は1となる。条件No.3のように利得を得られない設定であるのに、増幅器を動作させるのは、電力的に無駄となるので設定条件としては採用しないこととし、表では「設定なし」と記載する。
図11に示す可変利得増幅部640は、3段の増幅器によって構成されているが、設定方法が図7で示した可変利得増幅部440と異なるスイッチの配置とすることにより、増幅器で増幅される信号の取り出し方と設定できる利得を変えている。
スイッチは、差動回路で対となる部品であり、以下、まとめてスイッチ642、644、646、652、654、656、662、664、666という。
可変利得増幅部640に配置される、増幅器641と、増幅器641に直列に接続される増幅器651と、増幅器651に直列に接続される増幅器661と、が信号切換部に配置されるスイッチにより接続される。ここで、スイッチは、例えばSPSTスイッチが適用される。
スイッチ652の第1の信号端子がスイッチ662の第2の信号端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ642の第1の信号端子がスイッチ652の第2の信号端子に接続され、第2の信号端子が増幅器641の信号入力端子に接続され、制御端子に第1の制御信号が入力される。
スイッチ644の第1の信号端子が増幅器641の信号出力端子に接続され、第2の信号端子が増幅器651の信号入力端子に接続され、制御端子に第1の制御信号が入力される。
スイッチ646の第1の信号端子がスイッチ642の第1の信号端子に接続され、第2の信号端子がスイッチ644の第2の信号端子に接続され、制御端子に第1の制御信号と連動する第2の制御信号が入力される。
スイッチ654の第1の信号端子が増幅器651の信号出力端子に接続され、第2の信号端子が増幅器661の信号入力端子に接続され、制御端子に第3の制御信号が入力される。
スイッチ656の第1の信号端子がスイッチ652の第1の信号端子に接続され、第2の信号端子がスイッチ654の第2の信号端子に接続され、制御端子に第3の制御信号と連動する第4の制御信号が入力される。
スイッチ664の第1の信号端子が増幅器661の信号出力端子に接続され、制御端子に第7の制御信号が入力される。
スイッチ666の第1の信号端子がスイッチ662の第1の信号端子に接続され、第2の信号端子がスイッチ664の第2の信号端子と出力端子649に接続され、制御端子に第7の制御信号と連動する第8の制御信号が入力される。
本構成では、1段目だけを迂回するルートがないため、1段目の利得G1だけの利得を得ることができない。また、条件No.2の設定を行っても、入力された信号が2段の増幅器を迂回することになるので、利得は1となる。条件No.2のように利得を得られない設定であるのに、増幅器を動作させるのは、電力的に無駄となるので設定条件として採用しないこととし、表では「設定なし」と記載する。
第1〜第6実施形態では、2段と3段の増幅器の配置を説明したが、更に増幅器の段数を増やしたり、スイッチの配置を変えたりすることにより図示した構成以外にも多彩な構成をとることが可能である。
第1実施形態〜第6実施形態において、構成条件を差動増幅回路方式のものとして説明した。一方、本発明は、シングルエンド回路方式においても適用可能である。
なお、図中の符号は、図1のブロック図で示したものと同様に機能するものには同じ番号を振り、その番号にシングルエンド回路構成とすることを表す「s」を付記した符号とした。
なお、図1での入力緩衝増幅部110では、差動増幅回路方式への変換を行うのでアクティブバラン111としたが、図13の入力緩衝増幅部110sでは、差動増幅回路方式への変換が不要のため入力緩衝増幅器112としている点が異なっている。
図13で示す可変利得増幅部140s設定で得られる利得についての説明は、第1実施形態による図2に相当するため省略する。
図14は、シングルエンド回路方式による2段の増幅器で構成される可変利得増幅部240sを示し、前述の第2実施形態の図3に相当するブロック図である。
図中の符号は、図3のブロック図で示したものと同様に機能するものには同じ番号を振り、その番号にシングルエンド回路構成とすることを表す「s」を付記した符号とした。
図14で示す可変利得増幅部240s設定で得られる利得についての説明は、第2実施形態による図4に相当するため省略する。
上記の第8実施形態の構成により、可変利得増幅部140sの回路にシングルエンド回路方式を適用した構成を提供できる。
図15は、シングルエンド回路方式による2段の増幅器で構成される可変利得増幅部340sを示し、前述の第3実施形態の図5に相当するブロック図である。
図中の符号は、図5のブロック図で示したものと同様に機能するものには同じ番号を振り、その番号にシングルエンド回路構成とすることを表す「s」を付記した符号とした。
図15で示す可変利得増幅部340s設定で得られる利得についての説明は、第3実施形態による図6に相当するため省略する。
上記の第9実施形態の構成により、可変利得増幅部140sの回路にシングルエンド回路方式を適用した構成を提供できる。
図16は、シングルエンド回路方式による3段の増幅器で構成される可変利得増幅部440sを示し、前述の第4実施形態の図7に相当するブロック図である。
図中の符号は、図7のブロック図で示したものと同様に機能するものには同じ番号を振り、その番号にシングルエンド回路構成とすることを表す「s」を付記した符号とした。
図16で示す可変利得増幅部440s設定で得られる利得についての説明は、第4実施形態による図8に相当するため省略する。
上記の第10実施形態の構成により、可変利得増幅部140sの回路にシングルエンド回路方式を適用した構成を提供できる。
図17は、シングルエンド回路方式による3段の増幅器で構成される可変利得増幅部540sを示し、前述の第5実施形態の図9に相当するブロック図である。
図中の符号は、図9のブロック図で示したものと同様に機能するものには同じ番号を振り、その番号にシングルエンド回路構成とすることを表す「s」を付記した符号とした。
図17で示す可変利得増幅部540s設定で得られる利得についての説明は、第5実施形態による図10に相当するため省略する。
上記の第11実施形態の構成により、可変利得増幅部140sの回路にシングルエンド回路方式を適用した構成を提供できる。
図18は、シングルエンド回路方式による3段の増幅器で構成される可変利得増幅部640sを示し、前述の第6実施形態の図11に相当するブロック図である。
図中の符号は、図11のブロック図で示したものと同様に機能するものには同じ番号を振り、その番号にシングルエンド回路構成とすることを表す「s」を付記した符号とした。
図18で示す可変利得増幅部640s設定で得られる利得についての説明は、第6実施形態による図12に相当するため省略する。
上記の第12実施形態の構成により、可変利得増幅部140sの回路にシングルエンド回路方式を適用した構成を提供できる。
以上に示した実施形態において、入力緩衝増幅部110(あるいは入力緩衝増幅部110s)は、本多段可変利得増幅器の入力処理を行う配置とし、可変減衰部120(あるいは可変減衰部120s)の前段に配置する形態として説明した。
図19を参照し、入出力緩衝部の前段に可変減衰部を配置する多段可変利得増幅器3について示す。
この図によると、入力緩衝増幅部110と入力緩衝増幅部120の前述での配置を逆として、入力端子13に入力される信号をシングルエンド信号を扱う可変減衰部、すなわち可変減衰部120sで入力処理を行い、減衰させた信号を入力緩衝増幅部110に入力する。入力緩衝増幅部110は、その信号を可変利得増幅部140等に入力する形態を示す。
上記以外は、先に示した形態と同じで同じ要素には同じ符号を振り、先の説明を参照することとする。
第13実施形態で示した形態では、入力緩衝増幅部110、可変利得増幅部140、出力緩衝増幅部160は、差動増幅回路の形態であった。
図20を参照し、第13実施形態と同じく入出力緩衝部の前段に可変減衰部を配置するシングルエンド回路方式による多段可変利得増幅器4について示す。
この図によると、入力緩衝増幅部110sと入力緩衝増幅部120sの前述の配置を逆として、入力端子13に入力される信号を可変減衰部120sで入力処理を行い、減衰させた信号を入力緩衝増幅部110sに入力し、入力緩衝増幅部110sはその信号を可変利得増幅部140s等に入力する形態を示す。
上記以外は、先に示した形態と同じで同じ要素には同じ符号を振り、先の説明を参照することとする。
以上に示した実施形態において、可変減衰部120、120sをT字型に接続された3つの抵抗による減衰回路をもとに実施する形態として説明した。ここで、T字型の減衰回路の変わりに、π字型の接続された3つの抵抗による減衰回路を利用することも可能である。その際、接地電位側に接続される2つの抵抗にはそれぞれスイッチならびに容量を直列に配置することとなる。
図21に、π字型の接続された3つの抵抗による減衰回路による可変減衰部130を示す。
図21(a)は、差動型回路での実施形態であり、図21(b)はシングルエンド回路による実施形態である。
図で示す符号において同じ数字に「a」、「b」を付記することにより、1対の部品であることを示す。例えば、抵抗131aと抵抗131bとは、同じ特性の1対の部品である。また、対になる部品についてまとめて表すときには、符号が示す数字によって表すことにする。例えば、1対の抵抗130aと抵抗130bのことを、以下、抵抗130という。
スイッチ135の第1の信号端子は、抵抗131が接続される入力端子138に接続され、制御端子に第7の制御信号が入力される。
抵抗133の一端がスイッチ135の第2の信号端子に接続される。
容量134の一端が抵抗133の他端に接続され、他端が接地電位に接続される。
スイッチ135−1の第1の信号端子は、抵抗131が接続される出力端子139に接続され、制御端子に第7の制御信号が入力される。
抵抗133−1の一端がスイッチ135−1の第2の信号端子に接続される。
容量134−1の一端が抵抗133−1の他端に接続され、他端が接地電位に接続される。
スイッチ136の信号端子がそれぞれ入力端子138と出力端子139とに接続され、制御端子に第7の制御信号と連動する第8の制御信号が入力される。
また、信号経路と接地電位との間に接続された抵抗133、抵抗133−1には、直列に容量134、容量134−1も接続されているので、信号経路が直流的に接地電位の影響を受けないようにしている。これにより、可変減衰部130の減衰率切換で、スイッチ135、135−1、136を切り換えても、信号経路のバイアス電圧が変化することを防ぐことができる。
図中の符号は、図21(a)のブロック図で示したものと同様に機能するものには同じ番号を振り、その番号にシングルエンド回路方式とすることを表す「s」を付記した符号とした。
図21(b)で示す可変減衰部130sの設定で得られる利得についての説明は、図21(a)を参照することとする。
上記の実施形態の構成により、可変減衰部130sの回路にシングルエンド回路方式を適用した構成を提供できる。
それゆえ、可変利得増幅部の入力処理を、増幅器またはスイッチのいずれかで行うことができる。
また、本発明の第1の増幅器は、増幅器141、241、341、141s、241s、341sに対応する。
また、本発明の第2の増幅器は、増幅器151、251、351、151s、251s、351sに対応する。
また、本発明の第1のスイッチは、スイッチ142(142a、142b)、242(242a、242b)、342(342a、342b)、142s、242s、342sに対応する。
また、本発明の第2のスイッチは、スイッチ144(144a、144b)、244(244a、244b)、344(344a、344b)、144s、244s、344sに対応する。
また、本発明の第3のスイッチは、スイッチ146(146a、146b)、246(246a、246b)、346(346a、346b)、146s、146s、146sに対応する。
また、本発明の第4のスイッチは、スイッチ152(152a、152b)、252(252a、252b)、352(352a、352b)、152s、252s、352sに対応する。
また、本発明の第5のスイッチは、スイッチ154(154a、154b)、254(254a、254b)、354(354a、354b)、154s、254s、354sに対応する。
また、本発明の第6のスイッチは、スイッチ156(156a、156b)、256(256a、256b)、356(356a、356b)、156s、256s、356sに対応する。
また、本発明の出力緩衝増幅部は、出力緩衝増幅部170、出力緩衝増幅器171、出力緩衝増幅部170s、出力緩衝増幅器171sに対応する。
また、本発明の減衰部は、可変減衰部120、120s、130、130sに対応する。
また、本発明の第1の抵抗は、抵抗121(121a、121b)、121sに対応する。
また、本発明の第2の抵抗は、抵抗122(122a、122b)、122sに対応する。
また、本発明の第7のスイッチは、スイッチ125(125a、125b)、125sに対応する。
また、本発明の第1の受動素子は、抵抗123(123a、123b)、123sに対応する。
また、本発明の第2の受動素子は、容量124(124a、124b)、124sに対応する。
また、本発明の第8のスイッチは、スイッチ126(126a、126b)、126sに対応する。
11 信号入力端子
12、12a、12b 信号出力端子
110 入力緩衝増幅部
111 アクティブバラン
120 可変減衰部
121a、121b、122a,122b、123a、123b 抵抗
124a、124b 容量
125a、125b、126a、126b スイッチ
142a、142b、144a、144b、146a、146b スイッチ
152a、152b、154a、154b、156a、156b スイッチ
140 可変利得増幅部
141、151 増幅器
170 出力緩衝増幅部
171 出力緩衝増幅器
Claims (8)
- 入力された信号を増幅して信号を出力する入力緩衝増幅部と、
前記入力緩衝増幅部から出力される前記信号が入力され、入力された信号を予め定められた減衰率から選択して減衰させた信号を出力する減衰部と、
前記減衰部から出力される前記信号にかかり、入出力信号のバイアス電位が等しく、それぞれが直列に接続され予め定められた利得で増幅する複数の増幅器を有する増幅部と、
前記増幅器を選択的に迂回させて信号を出力する信号切換部と、
前記信号切換部から出力される前記信号が入力され、入力される信号を増幅して出力する出力緩衝増幅部と、
を備えることを特徴とする多段可変利得増幅器。 - 入力された信号を予め定められた減衰率から選択して減衰させた信号を出力する減衰部と、
前記減衰部から出力される前記信号が入力され、入力された前記信号を増幅して信号を出力する入力緩衝増幅部と、
前記入力緩衝増幅部から出力される前記信号にかかり、入出力信号のバイアス電位が等しく、それぞれが直列に接続され予め定められた利得で増幅する複数の増幅器を有する増幅部と、
前記増幅器を選択的に迂回させて信号を出力する信号切換部と、
前記信号切換部から出力される前記信号が入力され、入力される信号を増幅して出力する出力緩衝増幅部と、
を備えることを特徴とする多段可変利得増幅器。 - 前記増幅部は、
第1の増幅器と、
前記第1の増幅器に直列に接続される第2の増幅器と、
を備え、
前記信号切換部は、
信号が入力される入力端子と、
それぞれがオン状態とオフ状態を切り換える制御信号が入力される制御端子と2個の信号端子を有する6個のスイッチを有しており、
第1のスイッチは、第1の信号端子が前記入力端子に接続され、第2の信号端子が前記第1の増幅器の入力端子に接続され、制御端子に第1の制御信号が入力され、
第2のスイッチは、第1の信号端子が前記第1の増幅器の出力端子に接続され、制御端子に前記第1の制御信号が入力され、
第3のスイッチは、第1の信号端子が前記第1のスイッチの第1の信号端子に接続され、第2の信号端子が前記第2のスイッチの前記第2の信号端子に接続され、制御端子に前記第1の制御信号と連動し、前記第1のスイッチ及び前記第2のスイッチと自スイッチとが互いにオン状態とオフ状態を切り換えるように動作させる第2の制御信号が入力され、
第4のスイッチは、第1の信号端子が前記第2のスイッチの前記第2の信号端子に接続され、第2の信号端子が前記第2の増幅器の前記入力端子に接続され、制御端子に第3の制御信号が入力され、
第5のスイッチは、第1の信号端子が前記第2の増幅器の出力端子に接続され、制御端子に前記第3の制御信号が入力され、
第6のスイッチは、第1の信号端子が前記第4のスイッチの前記第1の信号端子に接続され、第2の信号端子が前記第5のスイッチの前記第2の信号端子と自信号切換部の出力端子とに接続され、制御端子に前記第3の制御信号と連動し、前記第4のスイッチ及び前記第5のスイッチと自スイッチとが互いにオン状態とオフ状態を切り換えるように動作させる第4の制御信号が入力されること、
を特徴とする請求項1または請求項2に記載の多段可変利得増幅器。 - 前記増幅部は、
第1の増幅器と、
前記第1の増幅器に直列に接続される第2の増幅器と、
を備え、
前記信号切換部は、
信号が入力される入力端子と、
それぞれがオン状態とオフ状態を切り換える制御信号が入力される制御端子と2個の信号端子を有する6個のスイッチを有しており、
第1のスイッチは、第1の信号端子が前記入力端子に接続され、第2の信号端子が前記第1の増幅器の入力端子に接続され、制御端子に第1の制御信号が入力され、
第4のスイッチは、第1の信号端子が前記第1の増幅器の出力端子に接続され、第2の信号端子が前記第2の増幅器の前記入力端子に接続され、制御端子に第3の制御信号が入力され、
第5のスイッチは、第1の信号端子が前記第2の増幅器の出力端子に接続され、制御端子に前記第3の制御信号が入力され、
第6のスイッチは、第1の信号端子が前記第4のスイッチの前記第1の信号端子に接続され、第2の信号端子が前記第5のスイッチの前記第2の信号端子に接続され、制御端子に前記第3の制御信号と連動し、前記第4のスイッチ及び前記第5のスイッチと自スイッチとが互いにオン状態とオフ状態を切り換えるように動作させる第4の制御信号が入力され、
第2のスイッチは、第1の信号端子が前記第5のスイッチの前記第2の信号端子に接続され、制御端子に前記第1の制御信号が入力され、
第3のスイッチは、第1の信号端子が前記第1のスイッチの第1の信号端子に接続され、第2の信号端子が前記第2のスイッチの前記第2の信号端子と自信号切換部の出力端子とに接続され、制御端子に前記第1の制御信号と連動し、前記第1のスイッチ及び前記第2のスイッチと自スイッチとが互いにオン状態とオフ状態を切り換えるように動作させる第2の制御信号が入力されること、
を特徴とする請求項1または請求項2に記載の多段可変利得増幅器。 - 前記増幅部は、
第1の増幅器と、
前記第1の増幅器に直列に接続される第2の増幅器と、
を備え、
前記信号切換部は、
信号が入力される入力端子と、
それぞれがオン状態とオフ状態を切り換える制御信号が入力される制御端子と2個の信号端子を有する6個のスイッチを有しており、
第4のスイッチは、第1の信号端子が前記入力端子に接続され、制御端子に第3の制御信号が入力され、
第1のスイッチは、第1の信号端子が第4のスイッチの第2の信号端子に接続され、第2の信号端子が前記第1の増幅器の入力端子に接続され、制御端子に第1の制御信号が入力され、
第2のスイッチは、第1の信号端子が前記第1の増幅器の出力端子に接続され、第2の信号端子が前記第2の増幅器の入力端子に接続され、制御端子に前記第1の制御信号が入力され、
第3のスイッチは、第1の信号端子が前記第1のスイッチの第1の信号端子に接続され、第2の信号端子が前記第2のスイッチの前記第2の信号端子に接続され、制御端子に前記第1の制御信号と連動し、前記第1のスイッチ及び前記第2のスイッチと自スイッチとが互いにオン状態とオフ状態を切り換えるように動作させる第2の制御信号が入力され、
第5のスイッチは、第1の信号端子が前記第2の増幅器の出力端子に接続され、制御端子に前記第3の制御信号が入力され、
第6のスイッチは、第1の信号端子が前記第4のスイッチの前記第1の信号端子に接続され、第2の信号端子が前記第5のスイッチの前記第2の信号端子と自信号切換部の出力端子に接続され、制御端子に前記第3の制御信号と連動し、前記第4のスイッチ及び前記第5のスイッチと自スイッチとが互いにオン状態とオフ状態を切り換えるように動作させる第4の制御信号が入力されること、
を特徴とする請求項1または請求項2に記載の多段可変利得増幅器。 - 前記減衰部は、
前記信号が入力される自減衰部の入力端子に一端が接続される第1の抵抗と、
一端を前記第1の抵抗の他端に接続され、他端を自減衰部の出力端子に接続される第2の抵抗と、
第1の信号端子が前記第1の抵抗と前記第2の抵抗とが接続される接続点に接続され、制御端子に第5の制御信号が入力される第7のスイッチと、
一端が前記第7のスイッチの第2の信号端子に接続される第1の受動素子と、
一端が前記第1の受動素子の他端に接続され、他端が接地電位に接続される第2の受動素子と、
信号端子がそれぞれ自入力端子と自出力端子とに接続され、制御端子に前記第5の制御信号と連動する第6の制御信号が入力される第8のスイッチと、
を備え、
前記第1及び第2の受動素子は、抵抗と容量との組合せであることを特徴とする請求項1または請求項2に記載の多段可変利得増幅器。 - 前記入力緩衝増幅部は、アクティブバランを備え、
前記減衰部は、前記入力増幅緩衝部から出力される前記信号が入力される同じ特性の第1の減衰部と第2の減衰部によって構成され、それぞれの前記減衰部によって平衡信号の減衰を行い、
前記増幅部の前記増幅器は、平衡信号入力端子と平衡信号出力端子とを有する差動型増幅器であり、
前記出力緩衝増幅部の前記出力緩衝増幅器は、平衡信号入力端子と平衡信号出力端子とを有する差動型増幅器であり、
前記信号切換部は、同じ特性の第1の信号切換部と第2の信号切換部によって構成され、それぞれの信号切換部によって平衡信号の切換を行うことを特徴とする請求項1または請求項2から請求項6のいずれか1項に記載の多段可変利得増幅器。 - 前記減衰部は、前記入力緩衝増幅部の前段に配置され、前記減衰させた信号を前記入力緩衝増幅部に出力し、
前記入力緩衝増幅部は、アクティブバランを備え、
前記増幅部の前記増幅器は、平衡信号入力端子と平衡信号出力端子とを有する差動型増幅器であり、
前記出力緩衝増幅部の前記出力緩衝増幅器は、平衡信号入力端子と平衡信号出力端子とを有する差動型増幅器であり、
前記信号切換部は、同じ特性の第1の信号切換部と第2の信号切換部によって構成され、それぞれの信号切換部によって平衡信号の切換を行うことを特徴とする請求項2から請求項6のいずれか1項に記載の多段可変利得増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008085499A JP2009239794A (ja) | 2008-03-28 | 2008-03-28 | 多段可変利得増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008085499A JP2009239794A (ja) | 2008-03-28 | 2008-03-28 | 多段可変利得増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009239794A true JP2009239794A (ja) | 2009-10-15 |
Family
ID=41253174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008085499A Pending JP2009239794A (ja) | 2008-03-28 | 2008-03-28 | 多段可変利得増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009239794A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012014343A1 (ja) * | 2010-07-30 | 2012-02-02 | パナソニック株式会社 | 半導体集積回路およびそれを備えたチューナシステム |
WO2012120811A1 (ja) * | 2011-03-10 | 2012-09-13 | パナソニック株式会社 | 受信信号処理装置 |
JPWO2016170622A1 (ja) * | 2015-04-22 | 2018-02-15 | オリンパス株式会社 | 半導体装置 |
CN109891742A (zh) * | 2016-08-30 | 2019-06-14 | 天工方案公司 | 具有可编程嵌入式衰减器的多输入放大器 |
JPWO2019073534A1 (ja) * | 2017-10-11 | 2020-02-27 | 三菱電機株式会社 | 演算増幅回路およびad変換器 |
CN114172478A (zh) * | 2021-12-20 | 2022-03-11 | 上海迦美信芯通讯技术有限公司 | 一种低噪声放大器宽范围高精度的增益控制电路 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6128211A (ja) * | 1984-07-18 | 1986-02-07 | Oki Electric Ind Co Ltd | 半固定可変減蓑器の切替方法 |
JPS6143310Y2 (ja) * | 1981-08-03 | 1986-12-08 | ||
JPS6295848A (ja) * | 1985-10-23 | 1987-05-02 | Hitachi Ltd | 半導体集積回路装置 |
JPH04140915A (ja) * | 1990-10-02 | 1992-05-14 | Taiyo Yuden Co Ltd | スイッチ回路及びこれを用いた信号減衰回路 |
JPH04227305A (ja) * | 1990-04-20 | 1992-08-17 | Internatl Business Mach Corp <Ibm> | 増幅器 |
JPH0787308B2 (ja) * | 1985-09-27 | 1995-09-20 | 住友電気工業株式会社 | 高速光受信器のためのモノリシックic用増幅回路 |
US5661434A (en) * | 1995-05-12 | 1997-08-26 | Fujitsu Compound Semiconductor, Inc. | High efficiency multiple power level amplifier circuit |
JPH10322150A (ja) * | 1997-05-21 | 1998-12-04 | Canon Inc | スペクトラム拡散通信の受信装置および自動利得制御方法 |
JP2003347873A (ja) * | 2002-05-24 | 2003-12-05 | Hitachi Ltd | 多段アンプのゲイン制御方法及び装置 |
JP2005260447A (ja) * | 2004-03-10 | 2005-09-22 | Sharp Corp | 処理ユニット選択式信号処理装置およびそれを備えるイメージセンサ搭載機器ならびに通信機 |
JP2007208613A (ja) * | 2006-02-01 | 2007-08-16 | Sanyo Electric Co Ltd | 自動利得制御回路及びそれを用いた受信装置 |
-
2008
- 2008-03-28 JP JP2008085499A patent/JP2009239794A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6143310Y2 (ja) * | 1981-08-03 | 1986-12-08 | ||
JPS6128211A (ja) * | 1984-07-18 | 1986-02-07 | Oki Electric Ind Co Ltd | 半固定可変減蓑器の切替方法 |
JPH0787308B2 (ja) * | 1985-09-27 | 1995-09-20 | 住友電気工業株式会社 | 高速光受信器のためのモノリシックic用増幅回路 |
JPS6295848A (ja) * | 1985-10-23 | 1987-05-02 | Hitachi Ltd | 半導体集積回路装置 |
JPH04227305A (ja) * | 1990-04-20 | 1992-08-17 | Internatl Business Mach Corp <Ibm> | 増幅器 |
JPH04140915A (ja) * | 1990-10-02 | 1992-05-14 | Taiyo Yuden Co Ltd | スイッチ回路及びこれを用いた信号減衰回路 |
US5661434A (en) * | 1995-05-12 | 1997-08-26 | Fujitsu Compound Semiconductor, Inc. | High efficiency multiple power level amplifier circuit |
JPH10322150A (ja) * | 1997-05-21 | 1998-12-04 | Canon Inc | スペクトラム拡散通信の受信装置および自動利得制御方法 |
JP2003347873A (ja) * | 2002-05-24 | 2003-12-05 | Hitachi Ltd | 多段アンプのゲイン制御方法及び装置 |
JP2005260447A (ja) * | 2004-03-10 | 2005-09-22 | Sharp Corp | 処理ユニット選択式信号処理装置およびそれを備えるイメージセンサ搭載機器ならびに通信機 |
JP2007208613A (ja) * | 2006-02-01 | 2007-08-16 | Sanyo Electric Co Ltd | 自動利得制御回路及びそれを用いた受信装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012014343A1 (ja) * | 2010-07-30 | 2012-02-02 | パナソニック株式会社 | 半導体集積回路およびそれを備えたチューナシステム |
WO2012120811A1 (ja) * | 2011-03-10 | 2012-09-13 | パナソニック株式会社 | 受信信号処理装置 |
JP2012191436A (ja) * | 2011-03-10 | 2012-10-04 | Panasonic Corp | 受信信号処理装置 |
US8891697B2 (en) | 2011-03-10 | 2014-11-18 | Panasonic Corporation | Reception signal processing device |
JPWO2016170622A1 (ja) * | 2015-04-22 | 2018-02-15 | オリンパス株式会社 | 半導体装置 |
CN109891742A (zh) * | 2016-08-30 | 2019-06-14 | 天工方案公司 | 具有可编程嵌入式衰减器的多输入放大器 |
CN109891742B (zh) * | 2016-08-30 | 2024-04-05 | 天工方案公司 | 具有可编程嵌入式衰减器的多输入放大器 |
JPWO2019073534A1 (ja) * | 2017-10-11 | 2020-02-27 | 三菱電機株式会社 | 演算増幅回路およびad変換器 |
CN114172478A (zh) * | 2021-12-20 | 2022-03-11 | 上海迦美信芯通讯技术有限公司 | 一种低噪声放大器宽范围高精度的增益控制电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6724259B2 (en) | Variable gain amplifier | |
JP2009239794A (ja) | 多段可変利得増幅器 | |
CN100459420C (zh) | 高频可变增益放大器件、控制器件及变频器件和通讯器件 | |
US20130057344A1 (en) | Differential rf amplifier | |
US7884677B2 (en) | Method and apparatus for reducing phase noise in an oscillator signal of a Colpitts oscillator | |
WO2007048007A2 (en) | Wideband circuits and methods | |
JP2006303744A (ja) | 高周波電力増幅装置 | |
CN1835390B (zh) | 低噪声放大器 | |
JP2007259409A (ja) | 可変利得増幅器 | |
US7405626B2 (en) | Distributed amplifier having a variable terminal resistance | |
US20130127543A1 (en) | Power amplifier | |
JPH0879116A (ja) | 利得切り替え回路及びこれを用いた無線装置 | |
US20080226100A1 (en) | Microphone Amplification Arrangement and Integrated Circuit Therefor | |
CN1619950B (zh) | 可变放大器及使用它的携带无线终端 | |
US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
JP4444174B2 (ja) | 周波数変換器及び無線機 | |
JP2004147059A (ja) | 増幅器 | |
US7053717B2 (en) | Method and apparatus for realizing a low noise amplifier | |
US7760012B1 (en) | High linearity gmC filter | |
JP2006311623A (ja) | 可変増幅器およびそれを用いた携帯無線端末 | |
WO2002087077A1 (fr) | Circuit d'amplification à plusieurs étages | |
EP3461004B1 (en) | An amplifier and a wireless signal receiver comprising said amplifier | |
JP2011004174A (ja) | 高周波電力増幅器および無線通信装置 | |
JP2005064766A (ja) | 可変利得増幅器 | |
EP1517439A1 (en) | Transistor amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120828 |