JPWO2019073534A1 - 演算増幅回路およびad変換器 - Google Patents
演算増幅回路およびad変換器 Download PDFInfo
- Publication number
- JPWO2019073534A1 JPWO2019073534A1 JP2019547826A JP2019547826A JPWO2019073534A1 JP WO2019073534 A1 JPWO2019073534 A1 JP WO2019073534A1 JP 2019547826 A JP2019547826 A JP 2019547826A JP 2019547826 A JP2019547826 A JP 2019547826A JP WO2019073534 A1 JPWO2019073534 A1 JP WO2019073534A1
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- amplifier circuit
- phase compensation
- input terminal
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 78
- 238000010586 diagram Methods 0.000 description 25
- 230000007423 decrease Effects 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 4
- 101150055528 SPAM1 gene Proteins 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
図1は、実施の形態1に係る演算増幅回路1の機能構成を示すブロック図である。図1に示されるように、演算増幅回路1は、第1全差動増幅器11と、第2全差動増幅器12と、第1位相補償抵抗13と、第1位相補償容量14と、第2位相補償容量15と、第3位相補償容量16とを備える。
図5は、実施の形態1の変形例1に係る演算増幅回路1Aの機能構成を示すブロック図である。図1の演算増幅回路1においては、第1位相補償容量14と第2全差動増幅器12の一方の出力端子との間に第1位相補償抵抗13が接続されている場合について説明した。差動増幅の対称性を考慮して、図5に示される演算増幅回路1Aのように、第1位相補償容量14と第2全差動増幅器12の両出力端子との間に第1位相補償抵抗131および第2位相補償抵抗132がそれぞれ接続されてもよい。
図6は、実施の形態1の変形例2に係る演算増幅回路1Bの機能構成を示すブロック図である。図1の演算増幅回路1の第1位相補償抵抗13として、図6の演算増幅回路1Bのように第1スイッチ13Bのオン抵抗を用いてもよい。図6に示されるように、演算増幅回路1Bは、図1の演算増幅回路1の第1位相補償抵抗13に替えて第1スイッチ13Bを備える。演算増幅回路1Bは、演算増幅回路1の構成に加えて、第2スイッチ17と、第3スイッチ18と、制御回路19とをさらに備える。
実施の形態1においては、演算増幅回路の差動出力間に位相補償抵抗および位相補償容量を配置して位相補償を行なう場合について説明した。実施の形態2においては、演算増幅回路の入力端子と基準電位との間に位相補償容量を配置して位相補償を行なう場合について説明する。
実施の形態3.
近年、プロセスノードの微細化に伴い、電源電圧が低下している。電源電圧を低下させた上で、パイプライン型のAD変換器に求められるような高い精度を達成するためには、実施の形態1および2に係る演算増幅回路のように、複数の増幅器をカスケード接続して高い利得を実現するとともに、位相補償によって安定性を確保する必要がある。そこで、実施の形態3においては、実施の形態1よび2に係る演算増幅回路が、パイプライン型のAD変換器において使用される場合について説明する。
今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Claims (10)
- 第1および第2入力端子と、第1および第2出力端子とを含む第1全差動増幅器と、
前記第1出力端子に接続された第3入力端子と、前記第2出力端子に接続された第4入力端子と、第3および第4出力端子とを含む第2全差動増幅器と、
前記第3出力端子と前記第4出力端子との間において直列に接続された第1位相補償抵抗および第1位相補償容量とを備える、演算増幅回路。 - 第2位相補償抵抗をさらに備え、
前記第1位相補償抵抗は、前記第1位相補償容量と前記第3出力端子との間に接続され、
前記第2位相補償抵抗は、前記第1位相補償容量と前記第4出力端子との間に接続されている、請求項1に記載の演算増幅回路。 - 前記第1位相補償抵抗として第1スイッチを含む、請求項1に記載の演算増幅回路。
- 前記第1入力端子と前記第3出力端子との間に接続された第2スイッチと、
前記第2入力端子と前記第4出力端子との間に接続された第3スイッチとをさらに備え、
前記第2および第3スイッチが導通状態である場合、前記第1スイッチは導通状態に切換えられる、請求項3に記載の演算増幅回路。 - 前記第3入力端子と前記第3出力端子との間に接続された第2位相補償容量と、
前記第4入力端子と前記第4出力端子との間に接続された第3位相補償容量とをさらに備える、請求項1〜4のいずれか1項に記載の演算増幅回路。 - 第1および第2入力端子と、第1および第2出力端子とを含む第1全差動増幅器と、
前記第1出力端子に接続された第3入力端子と、前記第2出力端子に接続された第4入力端子と、第3および第4出力端子とを含む第2全差動増幅器と、
前記第1入力端子と基準電位との間において直列に接続された第1スイッチおよび第1位相補償容量と、
前記第2入力端子と前記基準電位との間において直列に接続された第2スイッチおよび第2位相補償容量とを備える、演算増幅回路。 - 前記第1入力端子と前記第3出力端子との間に接続された第3スイッチと、
前記第2入力端子と前記第4出力端子との間に接続された第4スイッチとをさらに備え、
前記第3および第4スイッチが導通状態である場合、前記第1および第2スイッチは導通状態に切換えられる、請求項6に記載の演算増幅回路。 - 前記第3入力端子と前記第3出力端子との間に接続された第3位相補償容量と、
前記第4入力端子と前記第4出力端子との間に接続された第4位相補償容量とをさらに備える、請求項7に記載の演算増幅回路。 - 前記第1および第2入力端子にそれぞれ接続された第1および第2容量をさらに備え、
前記第1スイッチおよび前記第1位相補償容量は、前記第1入力端子および前記第1容量の間の第1ノードと、前記基準電位との間において直列に接続され、
前記第2スイッチおよび前記第2位相補償容量は、前記第2入力端子および前記第2容量の間の第2ノードと、前記基準電位との間において直列に接続されている、請求項6〜8のいずれか1項に記載の演算増幅回路。 - 請求項1〜9のいずれか1項に記載の演算増幅回路を備える、AD変換器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/036748 WO2019073534A1 (ja) | 2017-10-11 | 2017-10-11 | 演算増幅回路およびad変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019073534A1 true JPWO2019073534A1 (ja) | 2020-02-27 |
JP6847249B2 JP6847249B2 (ja) | 2021-03-24 |
Family
ID=66100488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019547826A Active JP6847249B2 (ja) | 2017-10-11 | 2017-10-11 | 演算増幅回路およびad変換器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6847249B2 (ja) |
WO (1) | WO2019073534A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0385015A (ja) * | 1989-08-28 | 1991-04-10 | Oki Electric Ind Co Ltd | Mos出力回路 |
JP2009239794A (ja) * | 2008-03-28 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 多段可変利得増幅器 |
JP2011199328A (ja) * | 2010-03-17 | 2011-10-06 | Renesas Electronics Corp | 利得可変増幅器 |
JP2014072553A (ja) * | 2012-09-27 | 2014-04-21 | Asahi Kasei Electronics Co Ltd | 演算増幅器及びそれを備えたパイプライン型a/dコンバータ |
JP2015146497A (ja) * | 2014-01-31 | 2015-08-13 | アルプス電気株式会社 | 増幅回路 |
JP2016219948A (ja) * | 2015-05-18 | 2016-12-22 | 長瀬産業株式会社 | 入出力インターフェース回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5141289B2 (ja) * | 2008-02-20 | 2013-02-13 | ミツミ電機株式会社 | Cmos差動増幅回路および電源制御用半導体集積回路 |
-
2017
- 2017-10-11 JP JP2019547826A patent/JP6847249B2/ja active Active
- 2017-10-11 WO PCT/JP2017/036748 patent/WO2019073534A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0385015A (ja) * | 1989-08-28 | 1991-04-10 | Oki Electric Ind Co Ltd | Mos出力回路 |
JP2009239794A (ja) * | 2008-03-28 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 多段可変利得増幅器 |
JP2011199328A (ja) * | 2010-03-17 | 2011-10-06 | Renesas Electronics Corp | 利得可変増幅器 |
JP2014072553A (ja) * | 2012-09-27 | 2014-04-21 | Asahi Kasei Electronics Co Ltd | 演算増幅器及びそれを備えたパイプライン型a/dコンバータ |
JP2015146497A (ja) * | 2014-01-31 | 2015-08-13 | アルプス電気株式会社 | 増幅回路 |
JP2016219948A (ja) * | 2015-05-18 | 2016-12-22 | 長瀬産業株式会社 | 入出力インターフェース回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6847249B2 (ja) | 2021-03-24 |
WO2019073534A1 (ja) | 2019-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5092009B2 (ja) | 低ドロップアウト線形レギュレータ(ldo)、ldoを提供するための方法、およびldoを動作させるための方法 | |
US8395448B2 (en) | Apparatus and method for miller compensation for multi-stage amplifier | |
EP1380101B1 (en) | A switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current | |
KR101127461B1 (ko) | 고도의 선형 가변이득 증폭기 | |
US6359510B1 (en) | Amplifier circuit | |
KR100693821B1 (ko) | 차동 증폭기 및 이를 위한 액티브 로드 | |
JPH09331363A (ja) | 伝送路損失等化回路 | |
KR20000076590A (ko) | 필터 회로 | |
WO1999003197A2 (en) | A high speed and high gain operational amplifier | |
EP1315290A1 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
US20190363679A1 (en) | Negative capacitance circuits including temperature-compensation biasings | |
JP2011124647A (ja) | 可変利得増幅器 | |
WO2014042950A1 (en) | Amplifier with voltage and current feedback error correction | |
JP6847249B2 (ja) | 演算増幅回路およびad変換器 | |
CN107786185B (zh) | 相位内插器 | |
US11658626B2 (en) | Split miller compensation in two-stage differential amplifiers | |
US7633343B2 (en) | Fully differential amplifier | |
US7202746B1 (en) | Multiple-stage operational amplifier and methods and systems utilizing the same | |
JP2013503535A (ja) | スイッチング増幅器回路構成およびスイッチング増幅の方法 | |
JP5320503B2 (ja) | 増幅回路 | |
JP2004222018A (ja) | スイッチトキャパシタ増幅回路 | |
JP3859572B2 (ja) | 可変ゲインアンプおよびフィルタ回路 | |
JP4369820B2 (ja) | スイッチトキャパシタ増幅回路 | |
US8629698B2 (en) | Mixing circuit | |
US8570111B2 (en) | Single-staged balanced-output inductor-free oscillator and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191002 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6847249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |