WO2012014343A1 - 半導体集積回路およびそれを備えたチューナシステム - Google Patents

半導体集積回路およびそれを備えたチューナシステム Download PDF

Info

Publication number
WO2012014343A1
WO2012014343A1 PCT/JP2011/000055 JP2011000055W WO2012014343A1 WO 2012014343 A1 WO2012014343 A1 WO 2012014343A1 JP 2011000055 W JP2011000055 W JP 2011000055W WO 2012014343 A1 WO2012014343 A1 WO 2012014343A1
Authority
WO
WIPO (PCT)
Prior art keywords
integrated circuit
semiconductor integrated
attenuator
output
source follower
Prior art date
Application number
PCT/JP2011/000055
Other languages
English (en)
French (fr)
Inventor
那須貴文
林錠二
土方克昌
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2011800046989A priority Critical patent/CN102652392A/zh
Publication of WO2012014343A1 publication Critical patent/WO2012014343A1/ja
Priority to US13/398,318 priority patent/US20120139633A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3063—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver using at least one transistor as controlling device, the transistor being used as a variable impedance device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1638—Special circuits to enhance selectivity of receivers not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/168—Two amplifying stages are coupled by means of a filter circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5031—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source circuit of the follower being a current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Definitions

  • the present invention relates to a semiconductor integrated circuit, and more particularly to a low distortion and low noise RF signal processing circuit suitable for a front end of a tuner system.
  • a tuner system that receives a transmission signal composed of a plurality of channels, selects a desired channel, and performs demodulation is required to have low noise characteristics and low distortion characteristics.
  • Japanese terrestrial digital television broadcasting (ISDB-T) is composed of a total of 50 channels from channel 13 (473.143 MHz) to channel 62 (767.143 MHz) with a signal bandwidth of 6 MHz per channel.
  • the tuner system is required to have a sensitivity characteristic of ⁇ 80 dBm or less for each reception channel, while it is required to have an anti-jamming wave characteristic of 50 dBc or more with respect to the interference channel input level.
  • the reception characteristics of such a tuner system are determined by the noise characteristics and distortion characteristics of an RF signal processing circuit that processes an RF signal immediately after reception by an antenna or the like.
  • an RF signal input to a tuner system is attenuated by an attenuator and then amplified by an amplifier. That is, when the input level of the RF signal is high, the attenuation characteristic is greatly attenuated by the attenuator, so that the distortion characteristic of the RF signal processing circuit is kept good.
  • the noise characteristics of the signal processing circuit are kept good (see, for example, Patent Document 1).
  • the RF signal processing circuit used for the front end of the tuner system is usually realized as a semiconductor integrated circuit.
  • the operating voltage has been decreasing as the CMOS process has been miniaturized.
  • the distortion characteristics of the amplifier are particularly deteriorated.
  • the power supply voltage is lowered from 3.3 V to 1.2 V
  • the IIP3 of the RF signal processing circuit deteriorates by about 6 dB.
  • an object of the present invention is to realize an excellent distortion characteristic even in a low voltage operation for an RF signal processing circuit integrated into an integrated circuit.
  • a semiconductor integrated circuit includes an attenuator that attenuates an input signal by a variable attenuation amount, and a source follower that receives an output of the attenuator.
  • a filtering unit that performs filtering processing of the output of the source follower or an amplification unit that performs amplification processing with a variable gain after performing filtering processing on the output of the source follower may be provided.
  • the amplifying unit includes a filter unit that performs a filtering process on the output of the source follower, and a variable gain amplifier that amplifies the output of the filter unit with a variable gain.
  • the amplifier in the subsequent stage can amplify the signal with low distortion even when operating at a low voltage. Furthermore, the distortion characteristics of the amplifier in the subsequent stage can be further improved by filtering the output of the source follower and then inputting it to the subsequent signal processing block.
  • the semiconductor integrated circuit includes a low noise amplifier that receives a signal common to the attenuator, and a multiplexer that selectively outputs one of the output of the source follower and the low noise amplifier.
  • the filter means or amplifying means is supplied with the output of the multiplexer. According to this, it is possible to improve the noise figure of the entire circuit including the signal input terminal from the antenna or the like to the subsequent amplifier.
  • a good distortion characteristic can be realized even in a low voltage operation for an RF signal processing circuit integrated into an integrated circuit. Therefore, it is possible to reduce the size and voltage of the semiconductor integrated circuit including the RF signal processing circuit using a fine CMOS process.
  • FIG. 1 is a configuration diagram of an RF signal processing circuit according to the first embodiment.
  • FIG. 2 is a configuration diagram of an RF signal processing circuit according to a modification.
  • FIG. 3 is a circuit configuration diagram of the attenuator.
  • FIG. 4 is a circuit configuration diagram of the attenuator.
  • FIG. 5 is a circuit configuration diagram of the source follower.
  • FIG. 6 is a circuit configuration diagram of the amplifying means.
  • FIG. 7 is a circuit configuration diagram of the tracking filter.
  • FIG. 8 is a circuit configuration diagram of the filter means.
  • FIG. 9 is a configuration diagram of an RF signal processing circuit according to a modification.
  • FIG. 10 is a circuit configuration diagram of the attenuator.
  • FIG. 11 is a configuration diagram of an RF signal processing circuit according to the second embodiment.
  • FIG. 12 is a configuration diagram of an RF signal processing circuit according to a modification.
  • FIG. 13 is a configuration diagram of a tuner system according to the third
  • FIG. 1 shows a configuration of an RF signal processing circuit according to the first embodiment.
  • the RF signal processing circuit according to this embodiment includes an attenuator 10, a source follower 20, and an amplifying unit 30, and can be integrated into an integrated circuit using a fine CMOS process.
  • the signal input to the attenuator 10 is attenuated by a variable attenuation amount, and then amplified by the amplification means 30 via the source follower 20.
  • the amplifying unit 30 has a filtering processing function, and performs a filtering process on the output of the source follower 20 and then amplifies with a variable gain.
  • the variable attenuation amount of the attenuator 10 and the variable gain of the amplification means 30 can be adaptively controlled by the detection circuits 15 and 35, respectively.
  • the detection circuit 15 detects the output level of the attenuator 10 with a threshold of, for example, ⁇ 20 dBm.
  • the output level of the source follower 20 may be detected.
  • the detection circuit 35 detects the output level of the amplifying unit 30 with a threshold of, for example, ⁇ 10 dBm.
  • the output level may be detected as long as the signal intensity can be detected, such as a peak level or an average level.
  • FIG. 3 shows a configuration example of the attenuator 10.
  • the attenuator 10 can be configured by connecting a plurality of switch resistance circuits each composed of a resistance element and a switch transistor connected in series.
  • the impedance of the attenuator 10 can be changed digitally according to the switching state of each switch transistor.
  • the RF signal transmission line has a characteristic impedance of 50 ⁇ or 75 ⁇ , and the attenuation amount is determined according to the ratio between the characteristic impedance and the impedance of the attenuator 10, so that the attenuation amount can be controlled digitally. Furthermore, as illustrated in FIG.
  • variable range of the attenuation amount of the attenuator 10 can be expanded by adding a capacitive voltage dividing circuit including a capacitive element and a switch transistor. Further, the noise characteristic can be improved by inserting an LC resonance circuit in the previous stage of the attenuator 10 to achieve impedance matching with the transmission line to provide a gain.
  • FIG. 5 shows a configuration example of the source follower 20. It is desirable that the input impedance be sufficiently larger than the characteristic impedance of the transmission line (for example, about an input capacitance of about 100 fF) so that attenuation can be controlled by the resistance voltage division in the attenuator 10.
  • the source follower 20 is a circuit that outputs an input signal voltage as it is, and has excellent distortion characteristics as compared with an amplifier. Therefore, the distortion generated in the source follower 20 can be sufficiently suppressed by inputting the high level RF signal to the source follower 20 after greatly attenuated by the attenuator 10.
  • the RF signal processing circuit according to this embodiment when the RF signal processing circuit according to this embodiment is operated at a power supply voltage of 1.2 V under the conditions shown in Table 1, the gain is 1.5 dB and IIP3 is 23.6 dBm. That is, IIP3 is improved by about 7 dB compared with the conventional configuration. This means an improvement in anti-jamming wave characteristics equivalent to 14 dBc, which is equivalent to the distortion characteristics of the conventional configuration operating at 3.3V.
  • FIG. 6 shows a configuration example of the amplifying unit 30.
  • the amplifying unit 30 can be configured by a filter unit 31 that performs a filtering process on the output of the source follower 20 and a variable gain amplifier 32 that amplifies the output of the filter unit 31 with a variable gain.
  • the filter unit 31 is configured as a tracking filter configured by connecting a plurality of switch capacitor circuits each including a capacitor element and a switch transistor connected in series, and further connecting an inductor in parallel. can do.
  • the tracking filter is a filter that can change the center frequency of the bandpass filter in synchronism with the frequency of the desired channel. For example, when the inductor is 20 nH and the switch capacitance circuit is variable from 200 fF to 10 pF, the tuning frequency range of the tracking filter is about 300 MHz to 2.5 GHz. Further, when the Q value of the tracking filter is set to about 20, it is possible to attenuate the interference wave that is 100 MHz away from the desired wave by 18 dB. Note that the source follower 20 has sufficient output performance to drive the tracking filter. Note that the configuration of the tracking filter is not limited to that shown in FIG. 7 as long as the center frequency of the bandpass filter can be changed in synchronization with the frequency of the desired channel.
  • FIG. 8 shows another configuration example of the filter means 31.
  • the filter unit 31 includes a plurality of tracking filters 311 having different tuning frequency ranges, a demultiplexer 312 that selectively inputs the output of the source follower 20 to any one of the tracking filters 311, and any one of the tracking filters 311.
  • a multiplexer 313 that selectively outputs one output can be used.
  • the tuning frequency range can be expanded by controlling the selection operation of the demultiplexer 312 and the multiplexer 313 according to the reception frequency.
  • the input RF signal is attenuated by the attenuator 10 and then amplified by the amplification means 30 via the source follower 20, the signal is amplified with low distortion in the amplification means 30 operating at a low voltage. Can do.
  • the anti-jamming wave characteristic can be improved by performing a filtering process before amplification. As the miniaturization of the CMOS process advances, the transistor capability is improved and the degradation of the noise figure due to the loss of the source follower 20 is improved. Therefore, the RF signal processing circuit according to this embodiment is very effective for miniaturization and low voltage of the semiconductor integrated circuit.
  • a differential signal generation unit 100 may be provided in the previous stage of the attenuator 10 to convert a single-phase RF signal into a differential signal.
  • the differential signal generation means 100 may be either a part of the semiconductor integrated circuit or an external component.
  • the attenuator 10, the source follower 20, and the amplification means 30 all process differential signals.
  • the attenuator 10 can be configured by connecting in parallel a plurality of switch resistance circuits including two resistance elements and a switch transistor sandwiched between them.
  • the switch resistance circuit may be composed of two switch transistors and a resistance element sandwiched between them.
  • the amplitude error of the differential signal generated by the balun is about 5%.
  • the next distortion component is suppressed by about 26 dB.
  • impedance matching with a transmission line can be achieved, and gain can be given to improve noise characteristics. For example, using a balun with a turns ratio of 1: 4 improves the gain by about 6 dB.
  • FIG. 11 shows a configuration of an RF signal processing circuit according to the second embodiment.
  • the RF signal processing circuit according to the present embodiment includes a low noise amplifier (LNA) 40 to which an RF signal common to the attenuator 10 is input, and the source follower 20 and the LNA 40 to the RF signal processing circuit according to the first embodiment.
  • a multiplexer 50 that selectively outputs one of the outputs is added.
  • the multiplexer 50 selects the output of the source follower 20 if the input level of the RF signal is high, and selects the output of the LNA 40 if it is low.
  • the threshold value is, for example, ⁇ 50 dBm.
  • the noise figure of the RF signal processing circuit can be improved by appropriately switching the signal path in the previous stage of the amplification means 30 according to the input level of the RF signal. For example, if the gain of the LNA 40 is 20 dB and the noise figure is 2 dB, the noise figure of the RF signal processing circuit is improved by about 1 to 2 dB.
  • the selection operation of the multiplexer 50 can be controlled by the detection circuit 15 that detects the output level of the attenuator 10.
  • the detection circuit 15 controls the attenuation amount of the attenuator 10 with a threshold of ⁇ 20 dBm and controls the selection operation of the multiplexer 50 with a threshold of ⁇ 50 dBm. That is, the detection circuit 15 instructs the selection of the output of the source follower 20 if the output level of the attenuator 10 is larger than ⁇ 50 dBm, and instructs the selection of the output of the LNA 40 if the output level of the attenuator 10 is smaller than that.
  • detection by two different threshold values in one detection circuit 15 can be realized by switching the two threshold values in a time division manner.
  • a detection circuit for controlling the multiplexer 50 may be provided independently of the detection circuit 15.
  • a source follower may be provided on the output side of the LNA 40.
  • the output impedances of the signal paths to be selected by the multiplexer 50 can be made equal, and the deviation of the tuning frequency in the filtering process in the amplification means 30 due to the difference in the signal paths can be reduced.
  • the gain difference of the RF signal processing circuit due to the difference in the signal path can be reduced by controlling the gain of the amplification means 30 in conjunction with the selection of the signal path.
  • the multiplexer 50 may be omitted, and either the source follower 20 or the LNA 40 may be selectively paused according to the input level of the RF signal. Thereby, power consumption can be reduced.
  • the amplifying means 30 has a plurality of tracking filters, instead of the multiplexer 50, any one of the outputs of the source follower 20 and the LNA 40 is tracked according to the input level of the RF signal and the reception frequency.
  • a path selection circuit for inputting to the filter may be provided.
  • the differential signal generating means 100 may be provided before the attenuator 10 and the LNA 40 to convert the single-phase RF signal into a differential signal.
  • FIG. 13 shows a configuration of a tuner system according to the third embodiment.
  • Each signal processing block except the antenna 1 in the figure can be integrated into a circuit using a fine CMOS process.
  • the signal strength of the RF signal received by the antenna 1 is adjusted by the RF signal processing circuit 2.
  • the RF signal may be a wired signal input via a cable.
  • the RF signal processing circuit 2 relates to each of the above-described embodiments and modifications.
  • the RF signal processed by the RF signal processing circuit 2 is converted into a baseband signal by the mixer 4 using a local oscillation signal generated by the PLL 3.
  • the conversion method may be either the Low-IF method or the direct conversion method.
  • the baseband signal is converted into a digital signal by an A / D converter (ADC) 6 after unnecessary high frequency components are sufficiently removed by a low pass filter (LPF) 5.
  • ADC A / D converter
  • LPF low pass filter
  • demodulation processing and the like are performed in the digital signal processing unit (DSP) 7. Since the DSP 7 detects the input level of the RF signal, the variable characteristics of the attenuator 10 and the amplifying means 30 in the RF signal processing circuit of FIG. 1 can be controlled according to the detection result.
  • a local oscillation signal of 470.143 MHz is output from the PLL 3, and the received RF signal is received by the mixer 4 with the reception frequency and local oscillation. It is converted into a baseband signal having an intermediate frequency of 3 MHz, which is a difference from the frequency.
  • a high-frequency signal of 943.286 MHz which is the sum of the reception frequency and the local oscillation frequency, is also generated, but such a high-frequency component is sufficiently attenuated by the filtering process by the LPF 5.
  • the signal band of LPF 5 is 6 MHz, which is the same as the channel signal band.
  • the RF signal immediately after reception by the antenna 1 is processed by the RF signal processing circuit 2 according to each of the above embodiments and modifications, so that a good distortion characteristic can be obtained even at low voltage operation. .
  • the semiconductor integrated circuit according to the present invention is small and has low power consumption and has a wide reception frequency range with good distortion characteristics, a stationary television apparatus or one-segment broadcasting that receives analog broadcast waves and digital broadcast waves can be used. This is useful for portable terminals that receive data.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Noise Elimination (AREA)
  • Circuits Of Receivers In General (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

　集積回路化されたＲＦ信号処理回路について低電圧動作でも良好な歪特性を実現する。半導体集積回路は、入力された信号を可変減衰量で減衰させるアッテネータ（１０）と、アッテネータ（１０）の出力を受けるソースフォロワ（２０）と、ソースフォロワ（２０）の出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段（３０）とを備えている。

Description

半導体集積回路およびそれを備えたチューナシステム
　本発明は、半導体集積回路に関し、特に、チューナシステムのフロントエンドに好適な低歪かつ低雑音のＲＦ信号処理回路に関する。
　複数のチャンネルにより構成される送信信号を受信し、所望チャンネルを選択して復調を行うチューナシステムには低雑音特性と低歪特性が要求される。例えば、日本の地上波デジタルテレビ放送（ＩＳＤＢ－Ｔ）は１チャンネル当たり６ＭＨｚの信号帯域で第１３チャンネル（４７３．１４３ＭＨｚ）から第６２チャンネル（７６７．１４３ＭＨｚ）までの計５０チャンネルで構成されており、チューナシステムには各受信チャンネルにおいて－８０ｄＢｍ以下の感度特性が求められる一方で、妨害チャンネル入力レベルに対して５０ｄＢｃ以上の耐妨害波特性が求められる。
　こうしたチューナシステムの受信特性は、アンテナなどで受信した直後のＲＦ信号を処理するＲＦ信号処理回路の雑音特性と歪特性で決まる。一般に、チューナシステムに入力されたＲＦ信号はアッテネータで減衰した後、増幅器で増幅される。すなわち、ＲＦ信号の入力レベルが高いときにはアッテネータで大きく減衰させることでＲＦ信号処理回路の歪特性を良好に保つ一方、ＲＦ信号の入力レベルが低いときにはアッテネータでの信号減衰量を極力小さくしてＲＦ信号処理回路の雑音特性を良好に保つ（例えば、特許文献１参照）。
特開２００１－８１７９号公報
　チューナシステムのフロントエンドなどに用いられるＲＦ信号処理回路は、通常、半導体集積回路として実現される。近年、半導体集積回路にはより一層の小型化、低消費電力化が求められており、ＣＭＯＳプロセスの微細化が進むとともに動作電圧も低下しつつある。しかし、ＲＦ信号処理回路の動作電圧を下げると特に増幅器の歪特性が著しく劣化する。例えば、次表に示すように電源電圧を３．３Ｖから１．２Ｖに下げるとＲＦ信号処理回路のＩＩＰ３は約６ｄＢも劣化する。これは、１２ｄＢｃ相当の耐妨害波特性の劣化を意味する。このため、ＲＦ信号処理回路を含む半導体集積回路については小型化や低電圧化がしにくいという問題がある。
Figure JPOXMLDOC01-appb-T000001
　上記問題に鑑み、本発明は、集積回路化されたＲＦ信号処理回路について低電圧動作でも良好な歪特性を実現することを課題とする。
　上記課題を解決するために本発明によって次のような手段を講じた。例えば、半導体集積回路は、入力された信号を可変減衰量で減衰させるアッテネータと、アッテネータの出力を受けるソースフォロワとを備えている。さらに、前記ソースフォロワの出力のフィルタリング処理を行うフィルタ手段、あるいは、ソースフォロワの出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段を備えていてもよい。具体的には、増幅手段は、ソースフォロワの出力のフィルタリング処理を行うフィルタ手段と、フィルタ手段の出力を可変ゲインで増幅する可変ゲイン増幅器とを有する。これによると、アッテネータで減衰した信号はソースフォロワを介して後段の信号処理ブロックに入力されるため、後段における増幅器は低電圧動作しても低歪で信号増幅をすることができる。さらに、ソースフォロワの出力をフィルタリング処理してから後段の信号処理ブロックに入力することで、後段における増幅器の歪特性をより向上させることができる。
　好ましくは、半導体集積回路は、アッテネータと共通の信号が入力される低雑音増幅器と、ソースフォロワおよび低雑音増幅器のいずれか一方の出力を選択的に出力するマルチプレクサとを備えている。そして、フィルタ手段または増幅手段にはマルチプレクサの出力が与えられる。これによると、アンテナなどからの信号入力端子から後段の増幅器までを含めた回路全体の雑音指数を改善することができる。
　本発明によると、集積回路化されたＲＦ信号処理回路について低電圧動作でも良好な歪特性を実現することができる。したがって、微細ＣＭＯＳプロセスを用いてＲＦ信号処理回路を含む半導体集積回路の小型化や低電圧化が可能となる。
図１は、第１の実施形態に係るＲＦ信号処理回路の構成図である。 図２は、変形例に係るＲＦ信号処理回路の構成図である。 図３は、アッテネータの回路構成図である。 図４は、アッテネータの回路構成図である。 図５は、ソースフォロワの回路構成図である。 図６は、増幅手段の回路構成図である。 図７は、トラッキングフィルタの回路構成図である。 図８は、フィルタ手段の回路構成図である。 図９は、変形例に係るＲＦ信号処理回路の構成図である。 図１０は、アッテネータの回路構成図である。 図１１は、第２の実施形態に係るＲＦ信号処理回路の構成図である。 図１２は、変形例に係るＲＦ信号処理回路の構成図である。 図１３は、第３の実施形態に係るチューナシステムの構成図である。
　（第１の実施形態）
　図１は、第１の実施形態に係るＲＦ信号処理回路の構成を示す。本実施形態に係るＲＦ信号処理回路は、アッテネータ１０、ソースフォロワ２０、および増幅手段３０を備えており、微細ＣＭＯＳプロセスを用いて集積回路化することができる。アッテネータ１０に入力された信号は可変減衰量で減衰した後、ソースフォロワ２０を介して増幅手段３０で増幅される。増幅手段３０は、フィルタリング処理機能を有しており、ソースフォロワ２０の出力に対してフィルタリング処理を行ってから可変ゲインで増幅する。
　図２に例示したように、アッテネータ１０の可変減衰量および増幅手段３０の可変ゲインは、検波回路１５、３５によってそれぞれ適応的に制御することができる。検波回路１５は、例えば－２０ｄＢｍの閾値でアッテネータ１０の出力レベルを検出する。ソースフォロワ２０の出力レベルを検出するようにしてもよい。検波回路３５は、例えば－１０ｄＢｍの閾値で増幅手段３０の出力レベルを検出する。出力レベルの検出はピークレベルや平均レベルなど、信号強度の検出ができるものであればよい。
　図３は、アッテネータ１０の一構成例を示す。アッテネータ１０は、直列接続された抵抗素子とスイッチトランジスタからなるスイッチ抵抗回路を複数個並列に接続して構成することができる。アッテネータ１０のインピーダンスは各スイッチトランジスタのスイッチング状態に応じてデジタル的に変更できる。そして、ＲＦ信号の伝送路は５０Ωや７５Ωの特性インピーダンスを有し、特性インピーダンスとアッテネータ１０のインピーダンスとの比率に応じて減衰量が決まるため、減衰量をデジタル的に制御可能である。さらに、図４に例示したように、容量素子とスイッチトランジスタからなる容量分圧回路を追加することでアッテネータ１０の減衰量の可変範囲を拡張することができる。また、アッテネータ１０の前段にＬＣ共振回路を挿入して伝送路とのインピーダンスマッチングを図ってゲインを持たせることで雑音特性を改善することができる。
　図５は、ソースフォロワ２０の一構成例を示す。アッテネータ１０において抵抗分圧による減衰量の制御ができるように、入力インピーダンスは伝送路の特性インピーダンスに対して十分に大きくすることが望ましい（例えば、入力容量１００ｆＦ程度）。ソースフォロワ２０は、入力信号電圧をそのまま出力する回路であり、増幅器と比較して歪特性に優れている。したがって、高レベルのＲＦ信号がアッテネータ１０で大きく減衰した後にソースフォロワ２０に入力されることで、ソースフォロワ２０で生じる歪みを十分に抑制することができる。例えば、表１に示した条件下で本実施形態に係るＲＦ信号処理回路を電源電圧１．２Ｖで動作させた場合のゲインは１．５ｄＢ、ＩＩＰ３は２３．６ｄＢｍである。すなわち、従来構成と比較してＩＩＰ３が約７ｄＢも改善する。これは、１４ｄＢｃ相当の耐妨害波特性の向上を意味し、３．３Ｖで動作する従来構成の歪特性と同等である。
　図６は、増幅手段３０の一構成例を示す。増幅手段３０は、ソースフォロワ２０の出力のフィルタリング処理を行うフィルタ手段３１と、フィルタ手段３１の出力を可変ゲインで増幅する可変ゲイン増幅器３２とで構成することができる。
　図７に例示したように、フィルタ手段３１は、直列接続された容量素子とスイッチトランジスタからなるスイッチ容量回路を複数個並列に接続し、さらにインダクタを並列に接続して構成されるトラッキングフィルタとして構成することができる。トラッキングフィルタとは、バンドパスフィルタの中心周波数を希望チャンネルの周波数と同調させて変化させることができるフィルタである。例えば、インダクタを２０ｎＨ、スイッチ容量回路を２００ｆＦから１０ｐＦまで可変とした場合、トラッキングフィルタの同調周波数範囲は３００ＭＨｚから２．５ＧＨｚ程度となる。また、トラッキングフィルタのＱ値を２０程度にすると、希望波から１００ＭＨｚ離れた妨害波を１８ｄＢ減衰させることができる。なお、ソースフォロワ２０はトラッキングフィルタを駆動するのに十分な出力性能を有する。なお、バンドパスフィルタの中心周波数を希望チャンネルの周波数と同調させて変化させることができるのであれば、トラッキングフィルタの構成は図７に示したものに限られない。
　図８は、フィルタ手段３１の別構成例を示す。フィルタ手段３１は、互いに異なる同調周波数範囲を有する複数のトラッキングフィルタ３１１と、ソースフォロワ２０の出力をトラッキングフィルタ３１１のいずれか一つに選択的に入力するデマルチプレクサ３１２と、トラッキングフィルタ３１１のいずれか一つの出力を選択的に出力するマルチプレクサ３１３とで構成することができる。この構成によると、受信周波数に応じてデマルチプレクサ３１２およびマルチプレクサ３１３の選択動作を制御することで、同調周波数範囲を拡大することができる。
　以上、本実施形態によると、入力されたＲＦ信号をアッテネータ１０で減衰させた後にソースフォロワ２０を介して増幅手段３０で増幅するため、低電圧動作する増幅手段３０において低歪で信号増幅することができる。また、増幅前にフィルタリング処理をすることで耐妨害波特性を改善することができる。ＣＭＯＳプロセスの微細化が進展すれば、トランジスタ能力が向上してソースフォロワ２０のロスによる雑音指数の劣化が改善する。したがって、本実施形態に係るＲＦ信号処理回路は半導体集積回路の微細化および低電圧化に非常に有効である。
　なお、図９に例示したように、アッテネータ１０の前段に差動信号生成手段１００を設けて片相のＲＦ信号を差動信号に変換してもよい。差動信号生成手段１００は半導体集積回路の一部および外部部品のいずれでもよい。差動信号生成手段１００を設けた場合、アッテネータ１０、ソースフォロワ２０、および増幅手段３０は、いずれも差動信号を処理する。例えば、図１０に例示したように、アッテネータ１０は、２つの抵抗素子とそれらに挟まれたスイッチトランジスタからなるスイッチ抵抗回路を複数個並列に接続して構成することができる。スイッチ抵抗回路は、２つのスイッチトランジスタとそれらに挟まれた抵抗素子で構成してもよい。差動信号生成手段１００としてバランを用いると、バランによって生成される差動信号の振幅誤差は５％程度であるため、差動信号のまま各種処理を行った後に片相信号に戻すことで２次歪成分が約２６ｄＢ抑圧される。また、バランを用いることで伝送路とのインピーダンスマッチングを図り、ゲインを持たせて雑音特性を改善することができる。例えば、巻線比が１：４のバランを用いることでゲインが約６ｄＢ向上する。
　（第２の実施形態）
　図１１は、第２の実施形態に係るＲＦ信号処理回路の構成を示す。本実施形態に係るＲＦ信号処理回路は、第１の実施形態に係るＲＦ信号処理回路に、アッテネータ１０と共通のＲＦ信号が入力される低雑音増幅器（ＬＮＡ）４０と、ソースフォロワ２０およびＬＮＡ４０のいずれか一方の出力を選択的に出力するマルチプレクサ５０とを追加したものである。以下、第１の実施形態と異なる点について説明する。
　マルチプレクサ５０は、ＲＦ信号の入力レベルが大きければソースフォロワ２０の出力を選択し、小さければＬＮＡ４０の出力を選択する。閾値は例えば－５０ｄＢｍである。このように、ＲＦ信号の入力レベルに応じて増幅手段３０の前段の信号経路を適宜切り替えることでＲＦ信号処理回路の雑音指数を改善することができる。例えば、ＬＮＡ４０のゲインを２０ｄＢ、雑音指数を２ｄＢとすると、ＲＦ信号処理回路の雑音指数は１～２ｄＢ程度改善する。
　図１２に例示したように、アッテネータ１０の出力レベルを検出する検波回路１５によってマルチプレクサ５０の選択動作を制御することができる。検波回路１５は、－２０ｄＢｍの閾値でアッテネータ１０の減衰量を制御するとともに－５０ｄＢｍの閾値でマルチプレクサ５０の選択動作を制御する。すなわち、検波回路１５は、アッテネータ１０の出力レベルが－５０ｄＢｍよりも大きければソースフォロワ２０の出力の選択を指示し、アッテネータ１０の出力レベルがそれよりも小さければＬＮＡ４０の出力の選択を指示する。このように１個の検波回路１５における異なる２つの閾値による検波は、２つの閾値を時分割で切り替えることで実現することができる。なお、検波回路１５とは独立に、マルチプレクサ５０を制御するための検波回路を設けてもよい。
　なお、ＬＮＡ４０の出力側にソースフォロワを設けてもよい。これにより、マルチプレクサ５０の選択対象となる信号経路の出力インピーダンスを等しくすることができ、信号経路の違いによる増幅手段３０でのフィルタリング処理における同調周波数のズレを少なくすることができる。さらに、信号経路の選択と連動して増幅手段３０のゲインを制御することにより、信号経路の違いによるＲＦ信号処理回路のゲイン差を少なくすることができる。
　また、マルチプレクサ５０を省略して、ＲＦ信号の入力レベルに応じてソースフォロワ２０およびＬＮＡ４０のいずれか一方を選択的に休止させてもよい。これにより、消費電力を低減することができる。あるいは、増幅手段３０が複数のトラッキングフィルタを有する場合には、マルチプレクサ５０に代えて、ＲＦ信号の入力レベルおよび受信周波数に応じてソースフォロワ２０およびＬＮＡ４０のいずれか一方の出力をいずれか一つのトラッキングフィルタに入力する経路選択回路を設けてもよい。
　また、本実施形態に係るＲＦ信号処理回路についても、アッテネータ１０およびＬＮＡ４０の前段に差動信号生成手段１００を設けて片相のＲＦ信号を差動信号に変換してもよい。
　（第３の実施形態）
　図１３は、第３の実施形態に係るチューナシステムの構成を示す。図中のアンテナ１を除く各信号処理ブロックは微細ＣＭＯＳプロセスを用いて集積回路化することができる。アンテナ１で受信したＲＦ信号はＲＦ信号処理回路２によって信号強度が調整される。ＲＦ信号はケーブルを介して入力される有線信号であってもよい。ＲＦ信号処理回路２は、上記の各実施形態および変形例に係るものである。ＲＦ信号処理回路２で処理されたＲＦ信号は、ＰＬＬ３が生成した局部発振信号でミキサ４によってベースバンド信号に変換される。変換方式はＬｏｗ－ＩＦ方式およびダイレクトコンバージョン方式のいずれでもよい。ベースバンド信号はローパスフィルタ（ＬＰＦ）５によって不要な高周波成分が十分に取り除かれた後にＡ／Ｄ変換器（ＡＤＣ）６でデジタル信号に変換される。そして、最終的にデジタル信号処理部（ＤＳＰ）７において復調処理などが行われる。ＤＳＰ７ではＲＦ信号の入力レベルが検出されるため、当該検出結果に応じて図１のＲＦ信号処理回路におけるアッテネータ１０や増幅手段３０の可変特性を制御することができる。
　例えば、日本の地上波デジタルテレビ放送における第１３チャンネル（４７３．１４３ＭＨｚ）を受信する場合、ＰＬＬ３からは４７０．１４３ＭＨｚの局部発振信号が出力され、受信したＲＦ信号はミキサ４において受信周波数と局部発振周波数との差である３ＭＨｚの中間周波数のベースバンド信号に変換される。このとき、受信周波数と局部発振周波数との和である９４３．２８６ＭＨｚの高周波信号も発生するが、そのような高周波成分はＬＰＦ５によるフィルタリング処理で十分に減衰する。例えば、ＬＰＦ５の信号帯域はチャンネルの信号帯域と同じ６ＭＨｚである。他のチャンネル受信時はＰＬＬ３の発振周波数が希望チャンネルに応じて変化する。
　本実施形態に係るチューナシステムでは、アンテナ１の受信直後のＲＦ信号を上記各実施形態および変形例に係るＲＦ信号処理回路２で処理するため、低電圧動作でも良好な歪特性を得ることができる。
　本発明に係る半導体集積回路は、小型かつ低消費電力でありながら良好な歪特性で広い受信周波数範囲を有するため、アナログ放送波およびデジタル放送波を受信する据え置き型のテレビジョン装置やワンセグ放送を受信する携帯型端末などに有用である。
　１０　　アッテネータ
　１５　　検波回路
　２０　　ソースフォロワ
　３０　　増幅手段
　３１　　フィルタ手段
　３１１　トラッキングフィルタ
　３１２　デマルチプレクサ
　３１３　マルチプレクサ
　３２　　可変ゲイン増幅器
　３５　　検波回路
　４０　　低雑音増幅器
　５０　　マルチプレクサ
　１００　差動信号生成手段

Claims (15)

  1. 　入力された信号を可変減衰量で減衰させるアッテネータと、
    　前記アッテネータの出力を受けるソースフォロワと、
    　前記ソースフォロワの出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段とを備えている
    ことを特徴とする半導体集積回路。
  2. 請求項１の半導体集積回路において、
    　前記増幅手段は、
    　　前記ソースフォロワの出力のフィルタリング処理を行うフィルタ手段と、
    　　前記フィルタ手段の出力を可変ゲインで増幅する可変ゲイン増幅器とを有する
    ことを特徴とする半導体集積回路。
  3. 請求項１の半導体集積回路において、
    　前記増幅手段の出力レベルを検出し、当該検出結果に応じて前記増幅手段の可変ゲインを制御する検波回路とを備えている
    ことを特徴とする半導体集積回路。
  4. 請求項１の半導体集積回路において、
    　前記アッテネータ、ソースフォロワ、および増幅手段は、いずれも差動信号を処理する
    ことを特徴とする半導体集積回路。
  5. 　入力された信号を可変減衰量で減衰させるアッテネータと、
    　前記アッテネータの出力を受けるソースフォロワとを備えている
    ことを特徴とする半導体集積回路。
  6. 請求項５の半導体集積回路において、
    　前記ソースフォロワの出力のフィルタリング処理を行うフィルタ手段を備えている
    ことを特徴とする半導体集積回路。
  7. 請求項５の半導体集積回路において、
    　前記アッテネータと共通の信号が入力される低雑音増幅器と、
    　前記ソースフォロワおよび前記低雑音増幅器のいずれか一方の出力を選択的に出力するマルチプレクサとを備えている
    ことを特徴とする半導体集積回路。
  8. 請求項７の半導体集積回路において、
    　前記アッテネータの出力レベルを検出し、当該検出結果に応じて前記アッテネータの可変減衰量および前記マルチプレクサを制御する検波回路を備えている
    ことを特徴とする半導体集積回路。
  9. 請求項５の半導体集積回路において、
    　前記アッテネータおよびソースフォロワは、いずれも差動信号を処理する
    ことを特徴とする半導体集積回路。
  10. 請求項１および５のいずれか一つの半導体集積回路において、
    　前記アッテネータおよびソースフォロワのいずれか一方の出力レベルを検出し、当該検出結果に応じて前記アッテネータの可変減衰量を制御する検波回路を備えている
    ことを特徴とする半導体集積回路。
  11. 請求項２および６のいずれか一つの半導体集積回路において、
    　前記フィルタ手段は、バンドパスフィルタの中心周波数を希望チャンネルの周波数と同調させて変化させることが可能なトラッキングフィルタを有する
    ことを特徴とする半導体集積回路。
  12. 請求項２および６のいずれか一つの半導体集積回路において、
    　前記フィルタ手段は、
    　　互いに異なる同調周波数範囲を有する複数のトラッキングフィルタと、
    　　前記ソースフォロワの出力を前記複数のトラッキングフィルタのいずれか一つに選択的に入力するデマルチプレクサと、
    　　前記複数のトラッキングフィルタのいずれか一つの出力を選択的に出力するマルチプレクサとを有する
    ことを特徴とする半導体集積回路。
  13. 　請求項１および５のいずれか一つの半導体集積回路を備えている
    ことを特徴とするチューナシステム。
  14. 　請求項４および９のいずれか一つの半導体集積回路と、
    　片相の原信号を差動信号に変換して前記半導体集積回路におけるアッテネータに入力する差動信号生成手段とを備えている
    ことを特徴とするチューナシステム。
  15. 請求項１４のチューナシステムにおいて、
    　前記差動信号生成手段はバランである
    ことを特徴とするチューナシステム。
PCT/JP2011/000055 2010-07-30 2011-01-07 半導体集積回路およびそれを備えたチューナシステム WO2012014343A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011800046989A CN102652392A (zh) 2010-07-30 2011-01-07 半导体集成电路及包括该半导体集成电路的调谐系统
US13/398,318 US20120139633A1 (en) 2010-07-30 2012-02-16 Semiconductor integrated circuit and tuner system including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010172062A JP2012034191A (ja) 2010-07-30 2010-07-30 半導体集積回路およびそれを備えたチューナシステム
JP2010-172062 2010-07-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/398,318 Continuation US20120139633A1 (en) 2010-07-30 2012-02-16 Semiconductor integrated circuit and tuner system including the same

Publications (1)

Publication Number Publication Date
WO2012014343A1 true WO2012014343A1 (ja) 2012-02-02

Family

ID=45529582

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/000055 WO2012014343A1 (ja) 2010-07-30 2011-01-07 半導体集積回路およびそれを備えたチューナシステム

Country Status (4)

Country Link
US (1) US20120139633A1 (ja)
JP (1) JP2012034191A (ja)
CN (1) CN102652392A (ja)
WO (1) WO2012014343A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107955A1 (de) 2015-05-20 2016-11-24 Kiekert Ag Elektrische Antriebseinheit

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2465146B (en) * 2008-11-04 2014-05-28 Nujira Ltd Improved power supply stage
US8736344B1 (en) * 2012-04-30 2014-05-27 Maxim Integrated Products, Inc. Voltage controlled variable attenuator
TWI606692B (zh) * 2012-05-28 2017-11-21 Sony Corp Single-phase differential conversion circuit, balanced unbalanced adapter, switch and communication device for controlling balanced unbalanced adapter
US8988114B2 (en) * 2012-11-20 2015-03-24 Freescale Semiconductor, Inc. Low-power voltage tamper detection
JPWO2015019525A1 (ja) 2013-08-07 2017-03-02 株式会社ソシオネクスト 可変利得回路およびこれを備えたチューナシステム
US9356577B2 (en) * 2014-08-12 2016-05-31 Freescale Semiconductor, Inc. Memory interface receivers having pulsed control of input signal attenuation networks
WO2019142526A1 (ja) * 2018-01-19 2019-07-25 ソニーセミコンダクタソリューションズ株式会社 増幅回路および受信回路
JP7128649B2 (ja) * 2018-04-27 2022-08-31 富士フイルムヘルスケア株式会社 超音波診断装置、及びそれに用いる探触子
JP7128693B2 (ja) * 2018-09-10 2022-08-31 富士フイルムヘルスケア株式会社 超音波診断装置、及びそれに用いる探触子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001008179A (ja) * 1999-04-23 2001-01-12 Sharp Corp Ｃａｔｖ用チューナ
JP2008300956A (ja) * 2007-05-29 2008-12-11 General Research Of Electronics Inc 受信機入力回路
JP2009239794A (ja) * 2008-03-28 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 多段可変利得増幅器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676456A (en) * 1985-11-27 1987-06-30 Raytheon Company Strap down roll reference
US5070462A (en) * 1989-09-12 1991-12-03 Flowmole Corporation Device for locating a boring machine
DE4238829A1 (de) * 1992-11-17 1994-05-19 Dr Fischer Ag Einrichtung zur Beeinflussung von elektrischen und magnetischen Feldern niedriger Frequenz
US5996100A (en) * 1997-12-22 1999-11-30 Hewlett-Packard Company System and method for the injection and cancellation of a bias voltage in an attenuated circuit
US7317484B2 (en) * 2003-02-26 2008-01-08 Digital Imaging Systems Gmbh CMOS APS readout scheme that combines reset drain current and the source follower output
US8340616B2 (en) * 2004-12-16 2012-12-25 Entropic Communications, Inc. Tracking filter for tuner
KR100835983B1 (ko) * 2006-12-05 2008-06-09 한국전자통신연구원 자동 이득 조절을 위한 검출기
JP2009033535A (ja) * 2007-07-27 2009-02-12 Niigata Seimitsu Kk 利得可変増幅器
WO2009103348A1 (en) * 2008-02-22 2009-08-27 Telefonaktiebolaget Lm Ericsson (Publ) Pin-diode linearized automatic gain control circuits
EP2110947B1 (en) * 2008-04-18 2012-07-04 St Microelectronics S.A. Variable gain RF amplifier
US8352203B2 (en) * 2009-11-30 2013-01-08 Rockwell Automation Technologies, Inc. Digital implementation of a tracking filter
US8085091B2 (en) * 2010-01-27 2011-12-27 Honeywell International Inc. Gain control amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001008179A (ja) * 1999-04-23 2001-01-12 Sharp Corp Ｃａｔｖ用チューナ
JP2008300956A (ja) * 2007-05-29 2008-12-11 General Research Of Electronics Inc 受信機入力回路
JP2009239794A (ja) * 2008-03-28 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 多段可変利得増幅器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107955A1 (de) 2015-05-20 2016-11-24 Kiekert Ag Elektrische Antriebseinheit
WO2016184452A1 (de) 2015-05-20 2016-11-24 Kiekert Ag Elektrische antriebseinheit

Also Published As

Publication number Publication date
JP2012034191A (ja) 2012-02-16
CN102652392A (zh) 2012-08-29
US20120139633A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
WO2012014343A1 (ja) 半導体集積回路およびそれを備えたチューナシステム
EP2130297B1 (en) Frequency selective amplifier with wide-band impedance and noise matching
US7899426B2 (en) Degenerated passive mixer in saw-less receiver
US7689187B2 (en) Dual input low noise amplifier for multi-band operation
KR101454487B1 (ko) 튜너
US8159619B2 (en) Multi-standard integrated television receiver
WO2010082235A1 (ja) 可変利得増幅器およびそれを備えた高周波信号受信装置
US8331895B2 (en) Receiving circuit
JP2021525482A (ja) ミリ波５ｇ通信用再構成可能バンド幅を用いたワイドバンド低雑音増幅器（ｌｎａ）
US8503963B2 (en) Amplifier with on-chip filter
JPWO2007052717A1 (ja) イメージ抑圧受信機
JPWO2014080586A1 (ja) 可変利得増幅器、およびこれを備えたチューナシステム
US7778618B2 (en) Systems and methods for reducing broadband image noise through a programmable bandwidth RF variable gain attenuator
US9673769B2 (en) Variable gain circuit and tuner system provided with same
US8427586B2 (en) Tuner comprising an IF filter with a controllable damping stage and receiver comprising a respective tuner
CN107612515B (zh) 电视调谐器芯片的放大器及其方法
JP2009016899A (ja) デジタル・アナログ共用チューナ
JP7313477B2 (ja) マルチバンドイコライザ
KR20080075522A (ko) 인핸스드 믹서 디바이스
JP5169677B2 (ja) 受信装置
KR20130063953A (ko) 튜너 모듈
KR20110051866A (ko) Ｒｆ 신호처리 회로
JP2009188672A (ja) 増幅器、半導体装置、および通信装置
JP2004048122A (ja) 衛星放送受信用ダウンコンバータ
JP2010011330A (ja) テレビジョンチューナ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180004698.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11811950

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11811950

Country of ref document: EP

Kind code of ref document: A1