JP7313477B2 - マルチバンドイコライザ - Google Patents

Description

本明細書における実施形態は、マルチバンドイコライザに関する。特には、本明細書における実施形態は、通信デバイスにおいてマルチバンド周波数信号を受信する受信機のための信号強度を調節するためのマルチバンドイコライザに関する。

無線通信デバイスまたは機器は、通常、送信機と受信機とを備えたトランシーバを備える。典型的には、送信機は、送信のために、ベースバンド信号を無線周波数（ＲＦ）信号にアップコンバートし、受信機は、更なる処理のために、受信されたＲＦ信号をベースバンド信号にダウンコンバートする。

セルラ基地局のような無線機器において、受信機および送信機の非常に広帯域な実装態様への傾向がある。より集積されたソリューション、すなわち、集積回路でのオンチップでより多くの機能を実装することへの傾向もある。これらの傾向は、コストを減少させ、ソリューションの柔軟性を増加させることを目的とする。この傾向による広帯域の集積された受信機は、広帯域増幅器とアナログ－デジタル変換器（ＡＤＣ）とから成る。しかしながら、全ての周波数が通信のために使用されるものではなく、使用される全ての周波数帯域が同じ信号強度で基地局に到達するものでもない。このことに対処するために、いくつかのオフチップコンポーネントが使用される。これらは、トリプレクサ、クワッドプレクサなどのマルチバンドフィルタである。こうして、集積回路は、異なるフィルタチャネルのために個別の利得可変増幅器（ＶＧＡ）を有し得、次いで、これらは、信号コンバイナに供給される。高性能のために、低雑音増幅器（ＬＮＡ）が、マルチバンドフィルタの前に使用される。故に、信号パスはＬＮＡ入力においてＬＮＡチップに入り、マルチバンドフィルタの入力に接続するためにＬＮＡチップに存在し、次いで、複数のＶＧＡ入力において再びＶＧＡチップに入る。次いで、信号コンバイナがオンチップで実装され得るならば、残りの信号パスはオンチップである。以上から分かるように、チャネル強度を等化するコストはかなり高く、信号パスは複数のチャネルでオフチップになり次いでオンチップになるうえに、オフチップのカスタマイズされたマルチバンドフィルタのコストもかかる。ソリューションの多くの柔軟性も、固定的な周波数帯域を有するマルチバンドフィルタによって失われる。しかしながら、チャネル強度を等化しないと、ＡＤＣにおける追加的なダイナミックレンジが必要であり、これは達成が非常に困難で、電力消費において高コストとなる。異なる周波数帯域が基地局において使用されるべきであるならば、マルチバンドフィルタが交換される必要があり、新たなカスタマイズされたフィルタ設計が必要である。故に、固定的な周波数のオフチップフィルタを使用したマルチバンドフィルタソリューションは柔軟性に欠ける。このソリューションの別の主要な問題は雑音であり、というのは、ＶＧＡの出力信号を合成するとき、出力信号の雑音もまた合成されるからである。ＶＧＡはその出力において雑音を生み、これはＶＧＡ自体のチャネルの周波数に現れるだけでなく、他のチャネルにも現れる。この結果、マルチバンドフィルタアーキテクチャの信号合成に起因して有効受信機雑音指数が増加する。

本明細書における実施形態は、柔軟性、コスト、サイズおよび／または雑音性能において性能が向上された、信号強度を調節するためのイコライザを提供する。

本明細書における実施形態の一態様によると、マルチバンド周波数信号を受信する受信機のための信号強度を調節するためのマルチバンドイコライザが提供される。マルチバンドイコライザは、複数の共振器を備え、各共振器は第１、第２および第３の端子を備える。各共振器は、第１および第２の端子の間に接続されたインダクタと、第１の端子と第２の端子との間に直列に接続された２つのプログラム可能キャパシタとを備える。２つのプログラム可能キャパシタの相互接続はタップアウトされて第３の端子に接続される。複数の共振器は、先行する共振器の第３の端子が後続の共振器の第１の端子に接続されるように直列接続される。受信機において使用されるとき、第１の共振器の第１の端子が受信機の信号ノードに接続されるとともに最後の共振器の第３の端子が信号接地に接続され、または、第１の共振器の第１の端子が信号接地に接続されるとともに最後の共振器の第３の端子が受信機の信号ノードに接続される。

本明細書における実施形態の一態様によると、マルチバンド周波数信号を受信する受信機のための信号強度を調節するためのマルチバンドイコライザが提供される。マルチバンドイコライザは、複数の共振器を備え、各共振器は第１、第２および第３の端子を備える。各共振器は、第１および第２の端子の間に接続されたインダクタを備える。インダクタは、異なるインダクタンスを有する２つ以上のタップアウトされた端子を有し、２つ以上のタップアウトされた端子は、第３の端子に選択的に接続される。各共振器は、第１および第２の端子の間に接続されたプログラム可能キャパシタを更に備える。複数の共振器は、先行する共振器の第３の端子が後続の共振器の第１の端子に接続されるように直列接続される。受信機において使用されるとき、第１の共振器の第１の端子が受信機の信号ノードに接続されるとともに最後の共振器の第３の端子が信号接地に接続され、または、第１の共振器の第１の端子が信号接地に接続されるとともに最後の共振器の第３の端子が受信機の信号ノードに接続される。

換言すれば、本明細書における実施形態によるマルチバンドイコライザは、タッピングを有する、複数の直列接続されたインダクタキャパシタ（ＬＣ）共振器を備える。サポートされ得る同時的な帯域の数は、ＬＣ共振器の数に等しい。タッピングは、誘導性または容量性であり得、プログラム可能である。各周波数帯域の中心周波数および利得の両方は、プログラム可能キャパシタの容量を調整することによって、および／または、インダクタのタップアウトされた端子を選択することによって調整され得る。プログラム可能なタッピングを使用して利得を制御することによって、共振器の帯域幅に影響を与えることなく利得が変更され得る。

本明細書における実施形態によるマルチバンドイコライザは、ＬＮＡおよびＶＧＡなどの広帯域増幅器の信号チェーンに含まれ得、２つの増幅器ステージの間の信号ノードは、イコライザを接続するために使用される。第１の共振器は信号ノードに接続され得、最後の共振器は信号接地に接続され得る。こうして、信号ノードは、プログラム可能なインピーダンスを有し、そのピークは共振器の中心周波数にある。

本明細書におけるいくつかの実施形態によるマルチバンドイコライザは柔軟であり、というのは、帯域の周波数が、容量をプログラムすることによって変更され得るからである。負荷によってではなくタッピングによって利得を制御することによって、品質係数、すなわち共振器の帯域幅は、利得設定に依存しない。

完全に受動的なイコライザ構造を使用することで、結果として、高ダイナミックレンジおよび低電力消費がもたらされる。

本明細書における実施形態によるマルチバンドイコライザは、オンチップ集積に適している。

同時的な周波数帯域の数は、構造においてより多くの共振器を含むことによって増やされ得る。

いくつかの実施形態において、単一の増幅器チェーンが使用され得、雑音問題に関連する信号合成を有する並列パスは必要ない。

従って、本明細書における実施形態は、柔軟性、コスト、サイズおよび／または雑音において性能が向上されたマルチバンドイコライザを提供する。

本明細書における実施形態の例が、添付の図面を参照して、より詳細に説明される。

本明細書における第１の実施形態によるマルチバンドイコライザの概略図である。 本明細書における第２の実施形態によるマルチバンドイコライザの概略図である。 本明細書における実施形態によるマルチバンドイコライザが実装される受信機の前端の概略的なブロック図である。 本明細書における実施形態による差動マルチバンドイコライザの概略的な図である。 本明細書における実施形態による、容量性タッピングを有するマルチバンドイコライザに関するシミュレーション結果を示す図である。 本明細書における実施形態による、誘導性タッピングを有するマルチバンドイコライザの周波数調整に関するシミュレーション結果を示す図である。 本明細書における実施形態による、誘導性タッピングを有するマルチバンドイコライザの利得調整に関するシミュレーション結果を示す図である。 本明細書における実施形態によるマルチバンドイコライザを有する受信機の前端に関する利得、雑音指数、および入力マッチのシミュレーション結果を示す図である。 本明細書における実施形態によるマルチバンドイコライザを有する受信機の前端に関する３次インターセプションポイントＩＩＰ３および利得のシミュレーション結果を示す図である。 本明細書における実施形態によるタップを有する例示的なインダクタレイアウトを示す図である。 本明細書における実施形態によるマルチバンドイコライザが実装され得る通信デバイスを示すブロック図である。

図１は、本明細書における第１の実施形態による、マルチバンド周波数信号を受信する受信機のための信号強度を調節するためのマルチバンドイコライザ１００を図示する。マルチバンドイコライザは、複数の（ｎ個の）共振器１０１、１０２、１０３．．．を備える。各共振器は、第１の端子１、第２の端子２および第３の端子３を有する。各共振器は、第１および第２の端子の間に接続されたインダクタＬｎ（ｎ＝１、２、３．．．）と、第１の端子と第２の端子との間に直列に接続された２つのプログラム可能キャパシタＣｎ１／Ｃｎ２（ｎ＝１、２、３．．．）とを備える。２つのプログラム可能キャパシタの相互接続はタップアウトされて第３の端子に接続される。

複数の共振器は、先行する共振器の第３の端子が後続の共振器の第１の端子に接続されるように直列接続される。例えば、第１の共振器１０１の第３の端子が第２の共振器１０２の第１の端子に接続される、などとなる。

図２は、本明細書における第２の実施形態による、マルチバンド周波数信号を受信する受信機のための信号強度を調節するためのマルチバンドイコライザ２００を図示する。

マルチバンドイコライザ２００は、複数の（ｎ個の）共振器２０１、２０２、２０３．．．を備える。各共振器は、第１の端子１、第２の端子２および第３の端子３を有する。各共振器は、第１および第２の端子の間に接続されたインダクタＬｎ（ｎ＝１、２、３．．．）を備え、インダクタは、異なるインダクタンスを有する２つ以上のタップアウトされた端子を有する。２つ以上のタップアウトされた端子は、第３の端子に選択的に接続される。

各共振器は、第１および第２の端子の間に接続されたプログラム可能キャパシタＣｎ（ｎ＝１、２、３．．．）を更に備える。

複数の共振器２０１、２０２、２０３は、先行する共振器の第３の端子が後続の共振器の第１の端子に接続されるように直列接続される。例えば、第１の共振器２０１の第３の端子が第２の共振器２０２の第１の端子に接続される、などとなる。

マルチバンドイコライザ１００、２００が受信機において使用されるとき、第１の共振器の第１の端子が受信機の信号ノードに接続され得るとともに最後の共振器の第３の端子が信号接地に接続され得、またはこれとは逆に、第１の共振器の第１の端子が信号接地に接続され得るとともに最後の共振器の第３の端子が受信機の信号ノードに接続され得る。

マルチバンドイコライザ１００、２００は、ＬＮＡおよびＶＧＡなどの広帯域増幅器の信号チェーンに含まれ得、２つの増幅器ステージの間の信号ノードは、イコライザを接続するために使用され得る。図３は、マルチバンドイコライザ１００、２００がＶＧＡの後に使用される例示的な受信機アーキテクチャを図示する。マルチバンドイコライザ１００、２００は、他の増幅器回路ＬＮＡ、ＶＧＡ、ＡＭＰとともにオンチップで集積され得る。

タップされたインダクタ構造は、イコライザを通って信号ノードにバイアス電流を供給するために使用され得る。これは、イコライザが増幅器ステージへの負荷として使用され得ることを意味する。

以下において、マルチバンドイコライザ１００、２００の主な動作が、図１を参照して説明される。図から分かるように、マルチバンドイコライザ１００は、３つのタップされた共振器を有し、その各々は１つのインダクタＬｎと２つのキャパシタＣｎ１、Ｃｎ２とから成る。共振器が高いインピーダンスを有する並列共振周波数は、

に等しい。

共振している共振器のインピーダンスは、
Ｒｎ＝２π・ｆ_{ｒｅｓ，ｎ}・Ｌ_ｎ・Ｑ_ｎ （２）
に等しい。

ここで、ＱｎはＬＣ共振器の品質係数である。オンチップでの実現のために、これは、典型的には、ほぼ１０程度であるが、チップ面積および調整範囲とのトレードオフが存在する。

共振周波数においてイコライザ入力において見られるこのインピーダンスの量は、共振器におけるタップの設定、すなわち、Ｃｎ１およびＣｎ２の比率に依存する。この周波数において、他の共振器は共振せず、それらの直列接続が提供する追加的なインピーダンスは低い。従って、ある帯域における総体的なイコライザインピーダンスは、その帯域の共振器およびそのタップ設定によって設定される。関心対象となる帯域の間のような任意の共振器の共振から遠い周波数において、全ての直列接続された共振器が提供するインピーダンスは低い。そのため、イコライザの総体的なインピーダンスは低くなり、帯域間の干渉信号はイコライザを通して接地され、そのため、帯域間干渉の信号レベルは抑制される。そのため、このような周波数における干渉が必要とするＡＤＣにおけるヘッドルームは小さく、発生する相互変調歪みが少なくなる。

従って、本明細書における実施形態によると、オンチップ集積に適した調整可能なマルチバンドイコライザが実現される。マルチバンドイコライザ１００、２００は、各周波数帯域の中心周波数および利得の両方が調整され得るように、複数の、直列接続された、タップされたＬＣ共振器を備える。利得および共振周波数の両方は、複数の共振器におけるプログラム可能キャパシタの容量を調整することによって調整可能である。各共振器に関して、プログラム可能キャパシタの容量を調整することによって、および／または、その共振器におけるインダクタのタップアウトされた端子を選択することによって、その共振器の利得および共振周波数が調整可能である。サポートされ得る同時的な帯域の数は、共振器の数に等しい。調整可能なマルチバンドイコライザ１００、２００が受信機における信号ノードに接続されたとき、信号ノードは、プログラム可能なインピーダンスを有し、そのピークは共振器の中心周波数にあり、ピークの大きさは、インダクタタッピングポイント選択または容量比率設定によって制御される。

図１および図２おいて図示されるように、タッピングは誘導性または容量性であり得る。誘導性タッピングの場合、各インダクタはスイッチによって選択される複数のタップを有し、容量性タッピングの場合、２つの直列接続されたプログラム可能キャパシタが各共振器において使用され、その間にタップがある。

誘導性タッピングでは、共振周波数はプログラム可能キャパシタＣｎを使用して設定され、利得は誘導性タップをプログラムすることによって設定される。故に、周波数および利得の調整は２つの異なるコンポーネントに分けられ、そのため２つのパラメータは独立的に調整され得る。これは、回路のより容易な制御を提供し、競合する同時的調整範囲に起因するトレードオフはより小さい。しかしながら、結果として、インダクタレイアウトは僅かではあるがより複雑になる。しかしながら、最も高い品質係数はいずれにせよ、典型的には、必要がないので、これは重大な妥協なく実現され得る。

容量性タッピングでは、共振周波数および利得の両方は、キャパシタによって設定され、従って、キャパシタＣｎ１、Ｃｎ２の間の比率を変更することによって利得を制御するとき、直列接続されたキャパシタの容量は、共振周波数を変えないように依然として維持されるべきであり、またはその逆である。この場合、２つのパラメータの同時的調整範囲に、誘導性タッピングでは存在しない、いくつかの限界があるが、その一方で、容量性タッピングではインダクタはより単純なレイアウトを有する。

図１および図２において図示されるマルチバンドイコライザ１００、２００はシングルエンド式である。本明細書におけるいくつかの実施形態によると、差動マルチバンドイコライザは、マルチバンドイコライザ１００、２００のうちの２つを備え得る。図４は、容量性タッピングを有するマルチバンドイコライザ１００のうちの２つを備える差動マルチバンドイコライザの例を図示し、ａ）は、２つのシングルエンド式のイコライザを備え、２つの対応する共振器におけるインダクタが別個に実装されている擬似差動マルチバンドイコライザ４０１を図示し、ｂ）は、チップ面積を節約するために、２つの対応する共振器におけるインダクタのペアがトランスフォーマＴ１、Ｔ２、Ｔ３によって実装されている差動マルチバンドイコライザ４０２を図示する。同じように、差動マルチバンドイコライザは、誘導性タッピングを有するマルチバンドイコライザ２００のうちの２つを備え得、２つの対応する共振器におけるインダクタのペアは、別個に、またはトランスフォーマによって実装され得る。

マルチバンドイコライザ１００、２００、４０１、４０２の性能を評価し、実証するために、３つの同時的帯域を有する、例えば２から６．５ＧＨｚの広帯域受信機に関するシミュレーションが実施される。容量性タッピングを有するマルチバンドイコライザ１００のシミュレーション結果が図５において図示されており、上の図は第１の周波数帯域、例えば２から３．２ＧＨｚの調整を図示し、中央の図は第２の周波数帯域、例えば３．５から５ＧＨｚの調整を図示し、下の図は第３の周波数帯域、例えば５．４から７．５ＧＨｚの調整を図示する。図から分かるように、各帯域の周波数および利得は、他の帯域に影響を与えることなく設定され得る。周波数／振幅制御は直交的ではないが、これはイコライザのコントローラにおけるデジタルドメインにおいて解決され得るような軽微な問題である。しかしながら、周波数および利得の同時的調整範囲において限界がある。

誘導性タッピングを有するマルチバンドイコライザ２００のシミュレーション結果が図６および図７において図示されており、図６は各帯域の周波数調整を図示し、図７は各帯域の利得調整を図示する。図から分かるように、各帯域の周波数／振幅は、他の２つの帯域に影響を与えることなく独立的に制御され得る。図において、直交周波数／振幅設定が本質的に達成されていることは明白である。

シミュレーションは、図３において図示されるような、マルチバンドのタップされたインダクタイコライザ２００がＶＧＡの後に追加された受信機の前端において実施された。性能を比較するために、マルチバンドイコライザ２００の接続は絶たれ、共振しているイコライザのおおよその最大インピーダンスである１７０Ωの抵抗に交換された。受信機の利得（上の２つの曲線）、雑音指数（ＮＦ）（中央の曲線）、入力マッチ（Ｓ１１）（下の曲線）のシミュレーション結果が、図８において図示される。図から分かるように、イコライザは、ＮＦおよび入力マッチに対して無視し得る影響を有しつつも、所望される３つの通過帯域を導入している。

マルチバンドイコライザ１００、２００、４０１、４０２は、スイッチとして動作するトランジスタを含む受動的要素によって実装され、従って線形である。マルチバンドイコライザを含む受信機チェーンの線形性を調べるために、トーン周波数間隔が２０ＭＨｚに等しい２トーンシミュレーションが実施された。２つのトーンの周波数は、所望のＲＦ周波数にわたって、例えば２から６ＧＨｚにわたって掃引された。シミュレーション結果は図９において図示されている。この図は、受信機の前端の３次インターセプションポイントＩＩＰ３および利得の両方を図示している。明白に分かるように、イコライザ阻止帯域フィルタリング、すなわち、例えば２．８ＧＨｚ、４．２ＧＨｚ周辺の異なる周波数におけるノッチ深度、によって、ＩＩＰ３は向上される。

従って、本明細書におけるいくつかの実施形態によると、マルチバンドイコライザ１００、２００の周波数ノッチは、プログラム可能キャパシタの容量を調整することによって、および／または、複数の共振器におけるインダクタのタップアウトされた端子を選択することによって、制御され得る。

容量性タッピングまたは容量性分割器に基づくイコライザの実施態様は単純明快である。これは、スイッチされるキャパシタに基づき得、キャパシタは、金属酸化物半導体（ＭＯＳ）トランジスタを使用してイコライザの中または外にスイッチされる。容量値をこのようにプログラムすることによって、共振周波数を設定する有効容量、および利得を設定するキャパシタ比率の両方が制御され得る。キャパシタの調整範囲は、周波数および利得範囲の両方を同時的にカバーするように選ばれ、次いで、デジタル制御における適切な数のビットが、必要な解像度を提供するように選ばれる。その一方で、タップされたインダクタの実施態様は、必要とされる利得ステップおよび範囲のために、より注意深く設計される必要がある。これは、利得ステップの数は、インダクタレイアウトに直接的に関係するからであり、多くの利得ステップは、多くのタップを有するインダクタを必要とする。タップされたインダクタの有り得る実施態様の例が図１０において図示され、ここで、インダクタは、最も上の金属層において実現され得、上から二番目の層における配線は、タップのために使用され得る。図から分かるように、この例においては、５つのタップが存在する。

要約すると、本明細書における実施形態は、広帯域受信機における使用のためのオンチップのマルチバンドイコライザを提供し、関心対象となる周波数帯域の周波数および利得の両方がプログラムされ得る。マルチバンドイコライザは、例えば、受信機における２つの増幅器ステージの間で、信号ノードに接続され得る。次いで、これは、関心対象となる帯域を選択し、これらの利得は、共振器のプログラム可能タッピングを使用して、帯域幅を変更することなくプログラムされ得る。タップされたＬＣ共振器を直列接続することによって、ステージの間にバッファが必要なくなり、マルチバンドイコライザの完全に受動的な構造は、高いダイナミックレンジと、極めて低い電力消費とを提供する。誘導性タッピングを使用することで、利得および周波数は独立的に制御され得る。本明細書における実施形態によるマルチバンドイコライザは、干渉に起因する相互変調歪みを減少させ、関心対象となる信号の信号強度を等化することによってＡＤＣにおいて必要なダイナミックレンジを減少させる。更に、単一の増幅器チェーンが使用され得、雑音問題に関連する信号合成を有する並列パスは必要ない。

マルチバンドイコライザ１００、２００、４０１、４０２は、様々な集積回路、電子回路もしくはデバイス、通信デバイスもしくは装置において用いられ得る。図１１は、電子デバイス１１００のブロック図を図示する。電子デバイス１１００は、マルチバンドイコライザ１００、２００、４０１、４０２を備えるトランシーバ１１１０を備える。電子デバイス１１００は他のユニットを備え得、メモリ１１２０、処理ユニット１１３０が図示されている。電子デバイス１１００は、ユーザ機器もしくはモバイルデバイス、無線通信デバイス、またはセルラ通信システムのための無線基地局であり得る。

当業者は、本明細書における実施形態によるマルチバンドイコライザ１００、２００、４０１、４０２は、任意の半導体技術、例えば、バイポーラ、Ｎ型金属酸化物半導体（ＮＭＯＳ）、Ｐ型金属酸化物半導体（ＰＭＯＳ）、相補型金属酸化物半導体（ＣＭＯＳ）、完全空乏シリコンオンインシュレータ（ＦＤＳＯＩ）、または、微小電気機械システム（ＭＥＭＳ）技術などによって実装され得ることを理解されよう。

本明細書において使用されるとき、「備える」または「備えている」という語は非制限的に解釈されるべきであり、すなわち、「少なくとも～から成る」を意味する。

本明細書における実施形態は、上述された好ましい実施形態に限定されるものではない。様々な代替例、修正例、および均等物が使用され得る。従って、上記の実施形態は本発明の範囲を限定するものと捉えられるべきではなく、本発明の範囲は添付の特許請求の範囲によって規定される。

Claims (11)

1. マルチバンド周波数信号を受信する受信機のための信号強度を調節するためのマルチバンドイコライザ（１００、４０１、４０２）であって、前記マルチバンドイコライザは、
   複数の共振器（１０１、１０２、１０３）であって、各共振器は第１、第２および第３の端子を備える、複数の共振器（１０１、１０２、１０３）
   を備え、
   各共振器は、
   前記第１および第２の端子の間に接続されたインダクタ（Ｌ_１）と、
   前記第１の端子と第２の端子との間に直列に接続された２つのプログラム可能キャパシタ（Ｃ_１１／Ｃ_１２）であって、前記２つのプログラム可能キャパシタの相互接続はタップアウトされて前記第３の端子に接続される、２つのプログラム可能キャパシタ（Ｃ_１１／Ｃ_１２）と
   を備え、
   前記複数の共振器は、先行する共振器の前記第３の端子が後続の共振器の前記第１の端子に接続されるように直列接続され、前記受信機において使用されるとき、第１の共振器の前記第１の端子が前記受信機の信号ノードに接続されるとともに最後の共振器の前記第３の端子が信号接地に接続され、または、前記第１の共振器の前記第１の端子が信号接地に接続されるとともに前記最後の共振器の前記第３の端子が前記受信機の信号ノードに接続される、マルチバンドイコライザ（１００、４０１、４０２）。
2. 請求項１に記載のマルチバンドイコライザを２つ備える差動マルチバンドイコライザ（４０２）であって、２つの対応する共振器におけるインダクタのペアは、トランスフォーマによって実装される、差動マルチバンドイコライザ（４０２）。
3. 請求項１に記載のマルチバンドイコライザを２つ備える差動マルチバンドイコライザ（４０１）。
4. 前記複数の共振器における前記プログラム可能キャパシタの容量を調整することによって、利得および共振周波数の両方が調整可能である、請求項１から３のいずれか一項に記載のマルチバンドイコライザ（１００、２００、４０１、４０２）。
5. マルチバンド周波数信号を受信する受信機のための信号強度を調節するためのマルチバンドイコライザ（２００）であって、前記マルチバンドイコライザは、
   複数の共振器（２０１、２０２、２０３）であって、各共振器は第１、第２および第３の端子を備える、複数の共振器（２０１、２０２、２０３）を備え、
   各共振器は、
   前記第１および第２の端子の間に接続されたインダクタ（Ｌ_１）であって、前記インダクタは、異なるインダクタンスを有する２つ以上のタップアウトされた端子を有し、前記２つ以上のタップアウトされた端子は、前記第３の端子に選択的に接続される、インダクタ（Ｌ_１）と、
   前記第１および第２の端子の間に接続された１つのプログラム可能キャパシタ（Ｃ_１）と
   を備え、
   前記複数の共振器は、先行する共振器の前記第３の端子が後続の共振器の前記第１の端子に接続されるように直列接続され、前記受信機において使用されるとき、第１の共振器の前記第１の端子が前記受信機の信号ノードに接続されるとともに最後の共振器の前記第３の端子が信号接地に接続され、または、前記第１の共振器の前記第１の端子が信号接地に接続されるとともに前記最後の共振器の前記第３の端子が前記受信機の信号ノードに接続される、マルチバンドイコライザ（２００）。
6. 請求項５に記載のマルチバンドイコライザを２つ備える差動マルチバンドイコライザ。
7. 請求項５に記載のマルチバンドイコライザを２つ備える差動マルチバンドイコライザであって、２つの対応する共振器におけるインダクタのペアは、トランスフォーマによって実装される、差動マルチバンドイコライザ。
8. 各共振器に関して、前記プログラム可能キャパシタの容量を調整することによって、および／または、その共振器における前記インダクタの前記タップアウトされた端子を選択することによって、その共振器の利得および共振周波数が調整可能である、請求項５から７のいずれか一項に記載のマルチバンドイコライザ（２００）。
9. 前記マルチバンドイコライザの周波数ノッチは、前記プログラム可能キャパシタの前記容量を調整することによって、および／または、前記複数の共振器における前記インダクタの前記タップアウトされた端子を選択することによって制御される、請求項８に記載のマルチバンドイコライザ（１００、２００、４０１、４０２）。
10. 請求項１から９のいずれか一項に記載のマルチバンドイコライザ（１００、２００、４０１、４０２）を備える電子デバイス（１１００）。
11. 受信機、トランシーバ、基地局、ユーザ機器、またはセルラ通信システムのための無線通信デバイスのうちのいずれか１つである、請求項１０に記載の電子デバイス（１１００）。

Images