JP5378237B2 - 広帯域インピーダンスおよびノイズ整合を備えた周波数選択性増幅器 - Google Patents

広帯域インピーダンスおよびノイズ整合を備えた周波数選択性増幅器 Download PDF

Info

Publication number
JP5378237B2
JP5378237B2 JP2009553711A JP2009553711A JP5378237B2 JP 5378237 B2 JP5378237 B2 JP 5378237B2 JP 2009553711 A JP2009553711 A JP 2009553711A JP 2009553711 A JP2009553711 A JP 2009553711A JP 5378237 B2 JP5378237 B2 JP 5378237B2
Authority
JP
Japan
Prior art keywords
loop circuit
transistor
input signal
input
open loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009553711A
Other languages
English (en)
Other versions
JP2010521127A (ja
Inventor
キム、テ・ウック
バーネット、ケネス・チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2010521127A publication Critical patent/JP2010521127A/ja
Application granted granted Critical
Publication of JP5378237B2 publication Critical patent/JP5378237B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45296—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete capacitive elements, e.g. a transistor coupled as capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45316—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete inductive elements or coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45511—Indexing scheme relating to differential amplifiers the feedback circuit [FBC] comprising one or more transistor stages, e.g. cascaded stages of the dif amp, and being coupled between the loading circuit [LC] and the input circuit [IC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45704—Indexing scheme relating to differential amplifiers the LC comprising one or more parallel resonance circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

この開示は、概して増幅器、特に広帯域遠隔通信用周波数選択性増幅器に関する。
無線受信器は、典型的には、アンテナによって受け取られた無線周波数信号を増幅するための低ノイズ増幅器（ＬＮＡ）を含んでいる。無線受信器は、様々な周波数にわたって入力信号の周波数選択処理を可能にする調整可能素子を含み得る。無線受信器は様々な装置内に設けられ得る。これには、ディジタル・テレビ、ディジタル直接衛星放送システム、携帯情報端末（ＰＤＡ）、ラップトップ・コンピュータ、デスクトップ・コンピュータ、ディジタル音楽／映像プレーヤ、携帯ゲーム機、ビデオゲーム機、ディジタル・カメラ、ディジタル記録装置、携帯電話または衛星ラジオ電話などが含まれる。
いくつかの装置は、例えばＤＶＢ−Ｈ（ディジタル映像放送携帯機器）、ＩＳＤＢＴ（統合サービスディジタル放送（地球上））、ＤＭＢ（ディジタル媒体放送）、またはＦＬＯ（順方向リンクのみ）のような映像放送規格に従って、ディジタル映像を処理できるように構成され得る。ＤＶＢ−ＨおよびＦＬＯ放送については、例えば、映像はおよそ４７０メガヘルツ（ＭＨｚ）乃至８６２ＭＨｚの広い周波数帯上に放送され得る。広い周波数帯を扱うように構成された装置中の無線受信器は、適切なインピーダンスおよびノイズ整合で正確な周波数選別をサポートするべきである。
この開示は、広帯域インピーダンスおよびノイズ整合を備えた周波数選択型低ノイズ増幅器（ＬＮＡ）に向けられている。ＬＮＡは、広帯域の入力整合をサポートする閉ループ回路を含み得る。例えば、閉ループ回路は、入力信号をインピーダンス整合し、かつ低ノイズ指数を提供するように構成され得る。また、ＬＮＡは、入力信号を増幅し、高い出力インピーダンスをもたらす開ループ回路を含み得る。開ループ回路は、所望の周波数帯の外側の周波数を濾波により除去する選択性フィルタをさらに含み得る。ＬＮＡは開ループ回路によって調整可能帯域通過フィルタを駆動し得る。
一例では、本開示は、入力信号に対してインピーダンス整合をもたらす閉ループ回路と、閉ループ回路に接続されインピーダンス整合された入力信号を増幅する開ループ回路と、を具備する増幅器を提供する。
別の例では、本開示は、無線周波数（ＲＦ）アンテナを備える無線受信器、およびアンテナによって受け取られた入力信号に対するインピーダンス整合をもたらす閉ループ回路と、閉ループ回路に接続されインピーダンス整合された入力信号を増幅する開ループ回路と、を具備する増幅器を提供する。
さらなる例では、本開示は、閉ループ回路によって入力信号に対してインピーダンス整合をもたらし、開ループ回路によってインピーダンス整合された入力信号を増幅することを備え、開ループ回路および閉ループ回路が共通の入力トランジスタを共有して該入力信号を受け取る方法を提供する。
本開示の１つ以上の側面の詳細は添付図面と以下の記述におい記載される。他の特徴は該記述と図面、および請求項から明らかであり得る。
低ノイズ増幅器（ＬＮＡ）を含む典型的な無線受信器のブロック図。 閉ループ回路および開ループ回路を含んだＬＮＡのブロック図。 閉ループ回路および開ループ回路を含んだシングルエンド（片線接地）型ＬＮＡを図示する回路図。 閉ループ回路および開ループ回路を含んだディファレンシャル（差動）型ＬＮＡを図示する回路図。 閉ループ回路と、選択性フィルタを備えた開ループ回路と、を含んだシングルエンド型ＬＮＡを図示する回路図。 閉ループ回路と、選択性フィルタを備えた開ループ回路と、を含んだディファレンシャル型ＬＮＡを図示する回路図。 閉ループ回路と、調整可能帯域通過フィルタを駆動する開ループ回路と、を含んだシングルエンド型ＬＮＡを図示する回路図。 閉ループ回路と、調整可能帯域通過フィルタを駆動する開ループ回路と、を含んだディファレンシャル型ＬＮＡを図示する回路図。 閉ループ回路と、選択性フィルタを含み且つ調整可能帯域通過フィルタを駆動する開ループ回路と、を含むシングルエンド型ＬＮＡを図示する回路図。 図１０は、閉ループ回路と、選択性フィルタを含み且つ調整可能帯域通過フィルタを駆動する開ループ回路と、を含むディファレンシャル型ＬＮＡを図示する回路図。 選択性フィルタを含み、調整可能帯域通過フィルタを駆動する閉ループ回路および開ループ回路を含むディファレンシャル型ＬＮＡをより詳細に図示する別の回路図。
この開示は、広帯域インピーダンスおよびノイズ整合を備えた周波数選択低ノイズ増幅器（ＬＮＡ）に向けられている。ＬＮＡは、広帯域の入力整合をサポートする閉ループ回路を含み得る。例えば、閉ループ回路は、入力信号をインピーダンス整合し、かつ低ノイズ指数をもたらすように構成され得る。また、ＬＮＡは、入力信号を増幅するとともに高い出力インピーダンスをもたらす開ループ回路を含み得る。開ループ回路は、所望の周波数帯の外側の周波数を濾波により除去する選択性フィルタをさらに含み得る。ＬＮＡは開ループ回路によって調整可能帯域通過フィルタを駆動し得る。
ＬＮＡは、これが広帯域のインピーダンスおよびノイズ整合のための閉ループ帰還回路の組合せ、および高出力インピーダンスおよび安定した周波数選択性のための開ループ利得回路を含んでいるという意味で「部分的フィードバック」増幅器と称され得る。例えば、選択性フィルタは、不安定性を回避するために全体的な閉ループ回路内でではなく開ループ回路内に配置され得る。ＬＮＡは、広い周波数帯にわたって正確な周波数選別、入力インピーダンス整合およびノイズ一致をサポートするように構成され得る。選択性フィルタは、所定の帯域の外側の周波数を排斥し得る。調整可能帯域通過フィルタは、選択的且つ調整可能な方式で、広帯域内の特定の狭帯域周波数を通過させ得る。
ＬＮＡが様々な装置に役立ち得、ディジタル映像を処理するように構成された装置を含んでいる。例えば、ＬＮＡはＤＶＢ−ＨおよびＦＬＯ映像放送に使用される周波数帯（すなわち約４７０メガヘルツ（ＭＨｚ）乃至８６２ＭＨｚ）のような広帯域にわたって映像信号を処理するように構成され得る。この帯域は、概して極超短波（ＵＨＦ）帯域内にある。この開示は、説明を目的としてＤＶＢ−ＨおよびＦＬＯ映像に関連した周波数帯について言及し得る。しかしながら、この開示に記述されているようなＬＮＡは、音声、映像、および／またはデータを運ぶ信号を処理するように構成された装置を含む多様な周波数帯および装置に適用可能である。
図１は、この開示に従ったＬＮＡを含む典型的な無線受信器１０を図示するブロック図である。図１に示されるように、受信器１０はアンテナ１２、ＬＮＡ１４、ダウン・ミキサ１６、ＡＤ変換器（ＡＤＣ）１８、およびモデム２０を含み得る。受信器１０は、無線の音声、映像、および／または信号を受け取るように構成されている無線通信デバイスの一部であり得る。一例では、受信器１０は、ＤＶＢ−Ｈおよび／またはＦＬＯ放送信号を受け取るように構成された無線通信デバイス内に設けられ得る。また、無線通信デバイスは、他の装置に例えば音声電話、映像電話、および／またはデータ送信のための無線信号を送信するための無線送信器を含み得る。従って、無線受信器１０は、説明の容易さのために図１に示されていない他の要素を含んでいるかもしれない。
受信器１０において、アンテナ１２は無線周波数（ＲＦ）信号を受け取り、ＬＮＡ１４に受信信号を供給する。ＬＮＡ１４は、アンテナ１２によって受け取られた信号を入力信号として受け取る。ＬＮＡ１４は、記述されているとともにシングルエンド型信号またはディファレンシャル型信号として入力信号を扱うように構成され得る。ＬＮＡ１４は、ダウン・ミキサ１６、ＡＤＣ１８、およびモデム２０によるさらなる処理のために受信入力信号を増幅する。アンテナ１２は、広範囲の周波数にわたる信号を受け取り得る。最適な電力転送のために、ＬＮＡ１４の入力インピーダンスは、広範囲の入力周波数、例えばＤＶＢ−ＨまたはＦＬＯディジタル映像放送信号の場合に約４７０ＭＨｚ乃至８６２ＭＨｚにわたって、入力信号と整合されるべきである。
また、ＬＮＡ１４によって受け取られた信号が弱いかもしれないので、ＬＮＡは低ノイズ指数（ＮＦ）を有しているべきである。ＮＦは、概して、装置自体がノイズを導入しないとした場合のノイズに対するＬＮＡ１４の実際の出力ノイズの比率を指す。ＬＮＡ１４にとって、入力信号上のＬＮＡ１４によって生成されたあらゆるノイズの影響が弱められるように低ノイズ指数を有することが重要である。ＬＮＡ１４が低ノイズ指数を有する場合、ＬＮＡ１４は出力信号の著しい劣化無しでアンテナ１２によって受け取られた弱い信号を増幅することが可能である。後述のように、ＬＮＡ１４は、部分的フィードバック回路とともに構築されて、必要な利得および周波数選択性をもたらしながら、アンテナ１２から受け取られた入力信号に対する所望のインピーダンスおよびノイズ整合を提供し得る。
ＬＮＡ１４はダウン・ミキサ１６に増幅された信号を供給する。ダウン・ミキサ１６は、広帯域の入力信号の周波数をベースバンド周波数へと変換するあらゆる種類のミキサ、例えばゼロ中間周波数（zero intermediate frequency、ＺＩＦ）または低中間周波数（low intermediate frequency、ＬＩＦ）ダウン・ミキサであり得る。ダウン・ミキサ１６はＡＤＣ１８にベースバンド信号を供給する。ＡＤＣ１８は、アナログ・ベースバンド信号をディジタル・データに変換する。モデム２０は、ＡＤＣ１８によって提供されるディジタル・データを復調する。音声または映像復号器が、受信器１０内に設けられて復調されたディジタル・データを復号して音声スピーカ、画像ディスプレイ、および／または他のユーザー・インターフェース媒体を駆動し得る。音声または映像復号器は、コーデック（combined encoder-decoder）の一部を形成し、別の装置から受け取られたディジタル・データの復号および別の装置への送信のためのディジタル・データの符号化の両方をサポートし得る。
例えば、受信器１０は、例えば、ＭＰＥＧ２、ＭＰＥＧ−４、ＩＴＵ−Ｔ Ｈ．２６３、ＩＴＵ−Ｔ Ｈ．２６４またはそれらに相当するもの、ＩＳＯ／ＩＥＣ ＭＰＥＧ−４、Ｐａｒｔ１０（つまり高度映像符号化）（ＡＶＣ）によって画像圧縮および伸張をサポートするように構成された装置の一部を形成し得る。また、映像放送受信のために、無線受信器１０が使用されてＦＬＯ、ＤＶＢ−Ｈ、ＩＳＤＢＴまたはＤＭＢディジタル映像放送の配信に関連した周波数帯中のＲＦ信号を受け取ることが可能である。ＤＶＢ−ＨおよびＦＬＯ放送は、例えば、約４７０ＭＨｚ乃至８６２ＭＨｚの広い周波数帯を利用し得る。
後述のように、ＬＮＡ４は、ＤＶＢ−ＨおよびＦＬＯに関連した帯域のような広い周波数帯にわたってインピーダンス整合およびノイズ整合を備えた正確な周波数選択性をサポートするよう構成され得る。場合によっては、受信器１０は、より広い全体的な周波数帯内の副帯（sub-band）を扱うための複数のＬＮＡを含み得る。
図２はこの開示の側面に従った典型的なＬＮＡ１４のブロック図である。図２の例では、ＬＮＡ１４は、協働して部分的フィードバックＬＮＡを提供する閉ループ回路２２および開ループ回路２４を含んでいる。閉ループ回路２２および開ループ回路２４は、両方とも共通の入力を介して入力信号を受け取る。入力にもたらされる信号は、ＲＦ信号としてアンテナ１２（図１）から受け取られるかもしれないし、または銅導体、光ファイバーなどのような他の種類の有線または無線メディアを介してＲＦ信号として受け取られるかもしれない。ＬＮＡ１４はシングルエンド型またはディファレンシャル型増幅器として構成され得る。この場合、閉ループ回路２２および開ループ回路２４はシングルエンド型ＬＡＮまたはディファレンシャル型ＬＮＡ１４を形成するように構成され得る。
閉ループ回路２２は閉ループ利得増幅器２６と、閉ループ利得を設定する帰還ループ２７と、を含み得る。閉ループ回路２２は広帯域の入力整合をサポートする。例えば、閉ループ回路２２は、入力信号についてのインピーダンス整合をもたらし、かつ低ノイズ指数をもたらすように構成され得る。開ループ回路２４は開ループ利得増幅器２８を含み得る。開ループ回路２４は入力信号を増幅し、開ループ回路の負荷に高出力インピーダンスを提供する。選択性フィルタが、開ループ回路２２内に提供されて所望の周波数帯の外側の周波数を濾波により除去し得る。また、開ループ回路２４は調整可能帯域通過フィルタを駆動し得る。開ループ回路２４内に選択性フィルタを配置することによって、不安定性が減じられることが可能である。また、閉ループ回路２２によって入力インピーダンス整合をもたらすことによって、低いＮＦが維持されることが可能である。
ＬＮＡ１４の部分的帰還トポロジーは共通ゲートまたは完全帰還トポロジーに代わる選択肢を提供する。共通ゲート・トポロジーを有するＬＮＡは、高いＮＦを生成する傾向があり、したがって、概して広帯域インピーダンス整合に適していない。一般に、帰還トポロジーを有するＬＮＡは低いＮＦおよび許容可能な広帯域の入力整合をもたらすことが可能である。しかしながら、帰還トポロジーを有するＬＮＡは、ＬＮＡの出力と入力との間で必要な帰還ループ故に低い出力インピーダンスを提供する傾向がある。出力インピーダンスが減じられると、ＬＮＡの負荷のフィルタ選択性が劣化するだろう。また、帰還トポロジーを有するＬＮＡは、典型的には不安定性が原因で帰還ループ中で選択性フィルタをサポートすることができない。
共通ゲートまたは完全帰還トポロジーではなく、部分的帰還トポロジーを設けることによって、ＬＮＡ１４が、広帯域の入力整合、低いＮＦ、および十分な出力インピーダンスをもたらすことが可能である。また、ＬＮＡ１４は、ＬＮＡ内の例えば開ループ回路２４内に選択性フィルタを取り込むことをサポートし得る。特に、閉ループ回路２２は、低ＮＦで広帯域の入力整合をサポートし得、一方、開ループ回路２４は、高い出力インピーダンスを備えた信号増幅をサポートするとともに不安定性をもたらさずに、選択性フィルタを取り込むことを可能にし得る。また、出力インピーダンスが高いので、調整可能帯域通過フィルタは、選択性フィルタの選択性を著しく劣化することなく、開ループ回路２４の負荷に配置されることが可能である。
図３は、閉ループ回路２２および開ループ回路２４を含むシングルエンド型ＬＮＡ１４を図示する回路図である。図３の例では、閉ループ回路２２はトランジスタＭ１、Ｍ２、抵抗器ＲＤ１、ＲＦ、およびキャパシタＣを含んでいる。トランジスタＭ１、Ｍ２は例えば電界効果トランジスタ（ＦＥＴ）であり得る。トランジスタＭ１のゲートは入力信号を受け取る。キャパシタＣの一端は入力信号を受け取るように接続され、キャパシタＣの他端は直列接続の抵抗器ＲＦの第１端に接続され得る。抵抗器ＲＤ１の一端は電圧源に接続され得る。抵抗器ＲＤ１の第２端は抵抗器ＲＦの第２端に接続され得る。また、抵抗器ＲＤ１の第２端は、トランジスタＭ２のソースにも接続され得る。トランジスタＭ２のドレインはトランジスタＭ１のソースに接続され得る。トランジスタＭ１のドレインは、グランドに接続され得る。従って、帰還ループ２７はキャパシタＣ、抵抗器ＲＤ１、ＲＦ、およびトランジスタＭ２を具備し得る。閉ループ利得増幅器２６は抵抗器ＲＤ１、トランジスタＭ２、Ｍ１を備え得る。
図３の例では、開ループ回路２４はトランジスタＭ１、Ｍ３、および抵抗器ＲＤ２を含んでいる。したがって、閉ループ回路２２および開ループ回路２４は、いくつかの実現形態においてトランジスタＭ１を共有し得る。閉ループ回路２２と開ループ回路２４の間で共有される入力トランジスタＭ１は、所望のトランジスタ特性を実現する１つのトランジスタまたは並列の複数のトランジスタであり得る。トランジスタＭ１のゲートは入力信号を受け取る。トランジスタＭ１のソースはグランドに接続され得る。トランジスタＭ１のドレインは、トランジスタＭ２のソースとトランジスタＭ３のソースに接続され得る。トランジスタＭ３のソースは抵抗器ＲＤ２の第１端に接続され得る。抵抗器ＲＤ２の第２端は電圧源に接続され得る。ＬＮＡ１４の出力はトランジスタＭ３の電源電圧であり得る。トランジスタＭ２、Ｍ３のゲートは、トランジスタＭ２、Ｍ３が動作の能動領域にとどまるように、バイアス電流を印加するバイアス回路（図示せず）に接続され得る。トランジスタＭ２、Ｍ３の相対的なサイズを調整することによって、閉ループ回路２２と開ループ回路２４との間の信号比を調整して全体的な回路のノイズ指数、入力整合、および利得の性能を最適化することが可能である。また、異なるバイアス電圧がトランジスタＭ２、Ｍ３に印加されて閉ループ回路２２と開ループ回路２４との間の信号比を調整することが可能である。
ＬＮＡ１４の出力インピーダンスは、開ループ回路２４の抵抗器ＲＤ２の値によって近似され得る。ＬＮＡ１４の入力インピーダンスは閉ループ回路２２の入力インピーダンスＲｉｎによって支配され、次のように近似され得る。
Ｒｉｎ＝ＲＦ／（１＋Ｔ）
ただし、Ｔ＝ｇｍ＊（Ｗ１／（Ｗ１＋Ｗ２）＊（ＲＤ１）
また、ｇｍはトランジスタＭ１のトランスコンダクタンスであり、Ｗ１はトランジスタＭ１のゲート幅であり、Ｗ２はトランジスタＭ２のゲート幅である。上記の入力インピーダンス等式から分かるように、ＬＮＡ１４の入力インピーダンスは入力周波数に依存しない。したがって、ＬＮＡ１４の入力インピーダンスは、広範囲の入力周波数にわたって入力信号のインピーダンスに整合され得る。さらに、上記のように、ＬＮＡ１４のノイズは、閉ループ回路２２内に設けられる部分的帰還トポロジーによって減じられ得る。ノイズの減少によって、ノイズ指数も減少し得る。しかしながら、帰還トポロジーは開ループ回路２４の中になく、ＬＮＡ１４の出力インピーダンスを増加させ、また不安定性を導入せずに開ループ回路中への選択性フィルタの取り込みを可能にする。
やはり、閉ループ回路２２によってもたらされる入力インピーダンスは、入力信号の周波数に依存しない。上に示されているように、閉ループ回路２２の入力インピーダンスは、帰還ループ２７の信号利得が乗じられた閉ループ増幅器２６の信号利得プラス１の和で除された閉ループ利得増幅器２６の入力インピーダンスとしてモデル化され得る。閉ループ増幅器２６および帰還ループ２７の利得は、ＬＮＡ１４の異なる実現形態によって変わり得る。ＬＮＡ１４の入力インピーダンスは開ループ２２の入力インピーダンスと同時に閉ループ回路２２の入力インピーダンスとしてモデル化され得る。しかしながら、開ループ回路２４の入力インピーダンスは、典型的には、閉ループ回路２２の入力インピーダンスよりはるかに大きく構成される。したがって、ＬＮＡ１４の入力インピーダンスは開ループ回路２４の入力インピーダンスによって影響されず、また、ＬＮＡ１４の入力インピーダンスは、閉ループ回路２２の入力インピーダンスとほぼ同じであり得る。
閉ループ回路２２は、またＬＮＡ４に低ノイズ指数をもたらし得る。上に詳細に述べられているように、低ノイズ指数は出力内の弱い信号の劣化のない増幅を可能にする。増幅器内の要素は、本質的に、電流の無作為の変動が原因でノイズを生成する。増幅器は入力信号および固有のノイズの両方を増幅するので、増幅器の出力信号は劣化する。雑音のレベルが高い場合、増幅器の出力信号上の増幅された信号と増幅された固有のノイズを区別するのは難しいかもしれない。
ノイズの影響を最小化するために、増幅器は高い信号対雑音比を必要とし得る。受信器１０において、増幅器は弱い信号を受け取り得る。増幅器が弱い信号を受け取る場合、ノイズは高い信号対雑音比を得るために減じられねばならない。閉ループ回路２２は、閉ループ利得増幅器２６および帰還ループ２７を備える部分的帰還トポロジーを使用して、ＬＮＡ１４の入力において固有のノイズを減少させ得る。ＬＮＡ１４の入力におけるノイズは、帰還ループ２７の信号利得を乗じられた閉ループ利得２６の信号利得プラス１の和で除された閉ループ利得増幅器２６の入力でのノイズとして計算され得る。一般に、閉ループ回路２２は、等式Ｒｉｎ＝ＲＦ／（１＋Ｔ）に従って、ＮＦ性能を劣化することなく入力抵抗インピーダンスをもたらす。ＬＮＡ１４の固有のノイズが減じられるのに応じて、ノイズ指数が減じられ得る。
閉ループ回路２２はインピーダンス整合と低ノイズ指数をもたらす一方、閉ループ回路２２は高出力インピーダンスをもたらさないかもしれない。高出力インピーダンスは、受信器１０内の様々な要素を駆動するために必要とされ得る。そこで、高出力インピーダンスおよび信号増幅が、ＬＮＡ１４の内の開ループ回路２４によってもたらされ得る。開ループ２４は、インピーダンス整合された入力信号を所望の利得で増幅する。また、開ループ回路２４は高出力インピーダンスをもたらすように設計され得る。この例において、開ループ回路２４の出力はＬＮＡ１４の出力であり得る。開ループ２２の出力が閉ループ回路２２から電気的に独立しているので、開ループ回路２４は高出力インピーダンスをもたらし得る。従って、閉ループ回路２２のインピーダンスは開ループ回路２４の出力インピーダンスに著しく影響せず、また開ループ回路２４の出力インピーダンスは目標値に設計され得る。
図４は、閉ループ回路および開ループ回路を含むディファレンシャル型ＬＮＡ１４Ｓを図示する回路図である。図４の例では、ディファレンシャル型ＬＮＡ１４Ｓは、正のディファレンシャル型入力信号を受け取る第１ＬＮＡ１４Ａと、負のディファレンシャル型入力信号を受け取る第２ＬＮＡ１４Ｂと、を含んでいる。ＬＮＡ１４Ａは、図３に関して上に記述されているように配置されたトランジスタＭ１、Ｍ２、Ｍ３、抵抗器ＲＦ１、ＲＤ１、およびキャパシタＣ１を含んでいる。ＬＮＡ１４Ｂは、ＬＮＡ１４Ａと同一に構成され、対応するトランジスタＭ４、Ｍ５、Ｍ６、抵抗器ＲＤ３、ＲＦ１、およびキャパシタＣ２を含んでいる。トランジスタＭ１のゲートは入力１２から正の入力信号を受け取り得る。正入力は、キャパシタＣ１にも接続され得る。同様に、負入力は、キャパシタＣ２だけでなくトランジスタＭ４のゲートにも接続されている。ＬＮＡ１４Ａ、１４Ｂは、正の入力端と負の入力端との間のディファレンシャル型入力信号を受け取り、かつ正の出力端と負の出力端との間の合成されたディファレンシャル型出力信号を生成するように結合される。トランジスタＭ２、Ｍ３、Ｍ５、およびＭ６のゲートは、トランジスタが動作の能動領域にとどまるように、バイアス電流を印加するそれぞれのバイアス回路（図示せず）に接続され得る。
図５は、閉ループ回路２２と、選択性フィルタ３０を備えた開ループ回路２４と、を含んだシングルエンド型ＬＮＡ１４Ｔを図示する回路図である。図５のＬＮＡ１４Ｔは、図２のＬＮＡ１４に実質的に相当するが、選択性フィルタ３０をさらに含んでいる。図５に示されているように、選択性フィルタ３０は、トランジスタＭ１のドレインと、開ループ回路２４内のトランジスタＭ３のソースの間に存在し得る。いくつかの実現形態では、開ループ回路２４の出力は後述のように調整可能帯域通過フィルタ、すなわち他の負荷を駆動し得る。トランジスタＭ２、Ｍ３のゲートは、トランジスタＭ２、Ｍ３が動作の能動領域にとどまるように、バイアス電流を印加するバイアス回路（図示せず）に接続され得る。
例えばＤＶＢ−ＨまたはＦＬＯ装置は、約４７０メガヘルツ乃至８６２メガヘルツの広い周波数帯内で動作し得る。しかしながら、これらの装置は、ＤＶＢ−ＨまたはＦＬＯ帯域の外側の周波数範囲中で動作する機能を実行することがあり、またはそれらの帯域の外の周波数範囲に晒さることがある。例えば、ＧＳＭ１８００システムでは、入力１２は、１．７１０ギガヘルツ乃至１．７８５ギガヘルツに及ぶ周波数を受け取り得る。ＵＭＴＳシステムにおいては、入力１２は、１．９２ギガヘルツ乃至１．９８ギガヘルツに及ぶ周波数を受け取り得る。無線ローカル・エリア・ネットワーク（ＷＬＡＮ）においては、入力１２は、２．４ギガヘルツ乃至２．４８ギガヘルツに及ぶ周波数を受け取り得る。
所定の帯域の外側にある周波数の信号の伝搬は、ダウン・ミキサ１６、ＡＤＣ１８、よびモデム２０のような受信チェーン中のＬＮＡ１４Ｔおよび他の要素の性能に悪影響を及ぼし得る。例えば、所定の帯域の外側の周波数が濾波されない場合、受信器１０内のダウン・ミキサ１６はこの周波数をベースバンドへと混入し、恐らくエラーを生じ得る。そして、特に、ベースバンドにおいて、所定の帯域内の周波数が所定の帯域の外側の周波数とともに重なり得る。このため、選択性フィルタ３０を設けて所定の帯域の外側の周波数の信号を排斥することが望ましいかもしれない。選択性フィルタ３０は、所望の周波数帯の信号に低インピーダンスを提供し、所定の帯域の外側の信号（例えば妨害信号）に高インピーダンスを提供する排斥フィルタとして働き得る。選択性フィルタ３０は開ループ回路２４内に不安定性を引き起こさずに組込まれることが可能である。
選択性フィルタ３０は帯域外信号を排斥し、ＬＮＡ１４の構成と調和するシングルエンドまたはディファレンシャル型フィルタとして構成され得る。場合によっては、選択性フィルタ３０はノッチ・フィルタを備え得る。ノッチ・フィルタは、ある周波数で信号の電力を減じ得る。一例として、ノッチ・フィルタは、所定の帯域（例えば４７０メガヘルツ乃至８６２メガヘルツ）内の信号を通しながら、１．８ギガヘルツ乃至２．４ギガヘルツで信号を著しく減ずるように設計されることが可能である。もちろん、減衰の量、および減じられる周波数は、設計考慮事項に依存して変わり得る。また、選択性フィルタ２４は、ノッチ・フィルタに加えて他のフィルタ、例として低域フィルタを含み得る。
図６は、閉ループ回路と、選択性フィルタを備えた開ループ回路と、を含んだディファレンシャル型ＬＮＡ１４Ｕを図示する回路図である。図６の例では、ＬＮＡ１４Ｕは、正のディファレンシャル型入力信号を受け取る第１のＬＮＡ１４Ａと、負のディファレンシャル型入力信号を受け取る第２ＬＮＡ１４Ｂと、を含んでいる。ＬＮＡ１４Ａは、図３に関して上に記述されているように配置されたトランジスタＭ１、Ｍ２、Ｍ３、抵抗器ＲＦ１、ＲＤ１、およびキャパシタＣ１を含んでいる。ＬＮＡ１４Ｂは、ＬＮＡ１４Ａと同一に構成され、対応するトランジスタＭ４、Ｍ５、Ｍ６、抵抗器ＲＤ３、ＲＦ１、およびキャパシタＣ２を含んでいる。トランジスタＭ２、Ｍ３、Ｍ５、およびＭ６のゲートは、トランジスタが動作の能動領域にとどまるように、バイアス電流を印加するそれぞれのバイアス回路（図示せず）に接続され得る。
ＬＮＡ１４Ａ、１４Ｂは選択性フィルタ３０Ａ、３０Ｂをそれぞれ含むか、共有の選択性フィルタの一部を含み得る。各選択性フィルタ３０Ａ、３０Ｂは、それぞれのＬＮＡ１４Ａ、１４Ｂの開ループ回路２４内に配置され得る。ＬＮＡ１４Ａおよび１４Ｂは、正および負の入力端間でディファレンシャル型入力信号を受け取り、開ループ回路２４中に（例えばノッチ・フィルタによって）選択的周波数フィルタリングを適用し、正の出力端および負の出力端とで一体のディファレンシャル型出力信号を生成するように結合されている。電流源３２が、いくつかの実現形態で設けられ、ＬＮＡ１４ＡおよびＬＮＡ１４Ｂの間で共用され得る。電流源３２は、回路の完全なディファレンシャル型動作を可能にする。しかしながら、電流源３２は随意的である。図６に示されているように、電流源３２はトランジスタＭ１およびＭ４のドレインとグランドの間に広がり得る。
図７は、閉ループ回路２２、および調整可能帯域通過フィルタ３４を駆動する開ループ回路２４を含んだシングルエンド型ＬＮＡを１４Ｖ図示する回路図である。図７の例では、ＬＮＡ１４Ｖは、概して図３のＬＮＡ１４に一致するが、出力負荷として調整可能帯域通過フィルタ３４を含んでいる。また、図７に示されているように、ＬＮＡ１４は抵抗器ＲＤ２を省略し得る。調整可能帯域通過フィルタ３４は、開ループ回路２４内でトランジスタＭ３のドレインと電源との間に接続され、ＬＮＡ１４の具体的な実現形態に応じてシングルエンド型またはディファレンシャル型であり得る。やはり、トランジスタＭ２およびＭ３のゲートは、トランジスタＭ２およびＭ３が動作の能動領域にとどまるように、バイアス電流を印加するバイアス回路（図示せず）に接続され得る。
例として、調整可能帯域通過フィルタ３４は帯域の選別および妨害信号の排斥をサポートするように構成され得る。このように、調整可能帯域通過フィルタ３４は、所望の帯域への調整を可能にし、選択的なフィルタ３０によってもたらされる妨害信号の排斥を補い得る。また、ディファレンシャル型の実現形態では、調整可能帯域通過フィルタ３４は、シングル型のディファレンシャル型への変換のために設けられ得る。これは、ＬＮＡによっては必要なことであり得る。
調整可能帯域通過フィルタ３４は高インピーダンス負荷をもたらし得、したがって、高インピーダンス出力を必要とする。開ループ回路２４は、調整可能帯域通過フィルタ３４を駆動するための所望の出力インピーダンスをもたらすことが可能である。また、開ループ回路２４は上記のような選択性フィルタ３０を含むことが可能である。しかしながら、同時に、閉ループ回路２２は所望の入力インピーダンスおよびノイズ整合をもたらす。
図８は、閉ループ回路２２と、調整可能帯域通過フィルタ３４を駆動する開ループ回路２４と、を含んだディファレンシャル型ＬＮＡを１４Ｗを図示する回路図である。図８の例では、第１のＬＮＡ１４Ａは正のディファレンシャル型入力信号を受け取る。また、第２のＬＮＡ１４Ｂは負のディファレンシャル型入力信号を受け取る。ＬＮＡ１４Ａは、図３に関して上に記述されているように配置されたトランジスタＭ１、Ｍ２、Ｍ３、抵抗器ＲＦ１、ＲＤ１、およびキャパシタＣ１を含んでいる。ＬＮＡ１４Ｂは、ＬＮＡ１４Ａと同一に構成され、対応するトランジスタＭ４、Ｍ５、Ｍ６、抵抗器ＲＤ３、ＲＦ２、およびキャパシタＣ２を含んでいる。前の例と同様に、トランジスタＭ２、Ｍ３およびＭ５、Ｍ６のゲートは、トランジスタが動作の能動領域にとどまるように、バイアス電流を印加するそれぞれのバイアス回路（図示せず）に接続され得る。
各ＬＮＡ１４Ａ、１４Ｂは調整可能帯域通過フィルタ３４Ａ、３４Ｂをそれぞれ駆動するか、共有の調整可能帯域通過フィルタの一部を駆動する。各帯域通過フィルタ３４Ａ、３４Ｂは、それぞれのＬＮＡ１４Ａ、１４Ｂの開ループ回路２４のための負荷として配置され得る。ＬＮＡ１４Ａ、１４Ｂは、正の入力端および負の入力端の間のディファレンシャル型入力信号を受け取り、調整可能帯域通過フィルタ３４Ａ、３４Ｂを駆動し、調整可能帯域通過フィルタによってもたらされる、正の出力端および負の出力端とで一体のディファレンシャル型出力信号を生成するように結合されている。また、トランジスタＭ１、Ｍ４のソースをグランドに接続する共通ノードから伸びる随意的な電流源３２が、図８に示されている。
図９は、閉ループ回路２２と、選択性フィルタ３０を含むとともに調整可能帯域通過フィルタ３４を駆動する開ループ回路２４と、を含んだシングルエンド型ＬＮＡ１４Ｘを図示する回路図である。図９の例では、ＬＮＡ１４Ｘは、図３のＬＮＡ１４に概して一致し、開ループ回路２４において選択性フィルタ３０を含んでいるとともに調整可能帯域通過フィルタ３４を駆動する。この場合、選択性フィルタ３０は、所定の帯域の外側の周波数の妨害信号の排斥をもたらし、調整可能帯域通過フィルタ３４は、さらなる加妨害信号の排斥と、ＬＮＡ１４Ｘによって通過させられた広帯域内の特定の周波数副帯に選択的に合わせる能力と、をもたらす。やはり、閉ループ回路２２は望ましい入力インピーダンスおよびノイズ整合をもたらし、一方、開ループ回路２４は入力信号を増幅し、調整可能帯域通過フィルタ３４を駆動するための所望の出力インピーダンスを生成し、選択性フィルタ３０をＬＮＡ１４Ｘへ取り込むことをサポートする。トランジスタＭ２、Ｍ３のゲートは、トランジスタＭ２、Ｍ３が動作の能動領域にとどまるように、バイアス電流を印加するバイアス回路（図示せず）に接続され得る。
図１０は、閉ループ回路２２と、選択性フィルタ３０Ａ、３０Ｂを備えるとともに調整可能帯域通過フィルタ３４Ａ、３４Ｂを駆動する開ループ回路２４と、を含むディファレンシャル型ＬＮＡ１４Ｙを図示する回路図である。図１０の例では、第１のＬＮＡ１４Ａは正のディファレンシャル型入力信号を受け取り、第２のＬＮＡ１４Ｂは負のディファレンシャル型入力信号を受け取る。ＬＮＡ１４Ａは、図３に関して上に記述されているように配置されたトランジスタＭ１、Ｍ２、Ｍ３、抵抗器ＲＦ１、ＲＤ１、およびキャパシタＣ１を含んでいる。ＬＮＡ１４Ｂは、ＬＮＡ１４Ａと同一に構成され、対応するトランジスタＭ４、Ｍ５、Ｍ６、抵抗器ＲＤ３、ＲＦ１、およびキャパシタＣ２を含んでいる。前の例と同様に、トランジスタＭ２、Ｍ３、Ｍ５、Ｍ６のゲートは、トランジスタが動作の能動領域にとどまるように、バイアス電流を印加するそれぞれのバイアス回路（図示せず）に接続され得る。
各ＬＮＡ１４Ａ、１４Ｂは、それぞれ、トランジスタＭ１とトランジスタＭ３との間、およびトランジスタＭ４とトランジスタＭ６との間の選択性フィルタ３０Ａ、３０Ｂを含んでいる。また、各ＬＮＡ１４Ａ、１４Ｂはそれぞれの調整可能帯域通過フィルタ３４Ａ、３４Ｂ、または共有の調整可能帯域通過フィルタの一部を駆動する。ＬＮＡ１４Ａ、１４Ｂは、正の入力端および負の入力端の間のディファレンシャル型入力信号を受け取り、調整可能帯域通過フィルタ３４Ａ、３４Ｂを駆動し、調整可能帯域通過フィルタによってもたらされる、正の出力端および負の出力端で一体のディファレンシャル型出力信号を生成するように結合されている。また、トランジスタＭ１、Ｍ４のソースをグランドに接続する共通ノードから伸びる随意的な電流源３２が、図８に示されている。
図１１は、閉ループ回路２２と、選択性フィルタ３０を含むとともに調整可能帯域通過フィルタ３４を駆動する開ループ回路２４と、を具備するディファレンシャル型ＬＮＡ１４Ｚをより詳細に図示する別の回路図である。図１１の例では、ＬＮＡ１４ＡはトランジスタＭ１、Ｍ２、およびＭ３、抵抗器ＲＦ、ＲＤ１、およびキャパシタＣ１を含んでいる。ＬＮＡ１４ＢはトランジスタＭ４、Ｍ５、およびＭ６、抵抗器ＲＦ２、ＲＤ３、およびキャパシタＣ２を含んでいる。選択性フィルタ２４の一端は、トランジスタＭ１のドレインおよびトランジスタＭ２のソースに接続されている。選択性フィルタ２４の他端は、トランジスタＭ４のドレインおよびトランジスタＭ５のソースに接続されている。
選択性フィルタ２４は２つのトランジスタＭ７、Ｍ８、およびインダクタコイルＬ３乃至Ｌ６、およびキャパシタＣ５乃至Ｃ１６を具備する２本のＬＣタンク回路を備え得る。インダクタＬ３、Ｃ５は互いに並列接続され得る。Ｌ３とＣ５の並列結合の第１端は、キャパシタＣ６を介してグランドに共通に接続されているとともにトランジスタＭ３のドレインに共通に接続されている。Ｌ３とＣ５の並列結合の第２端は、キャパシタＣ８を介してグランドに共通に接続されているとともにトランジスタＭ７のソースに共通に接続されている。インダクタＬ４およびキャパシタＣ１０は同様に並列接続されている。Ｌ４とＣ１０の並列結合の第１端は、キャパシタＣ７を介してグランドに共通に接続されているとともにトランジスタＭ６のドレインに共通に接続されている。Ｌ４とＣ１０の第２端は、キャパシタＣ９を介してグランドに共通に接続されているとともにトランジスタＭ８のソースに共通に接続されている。電圧源の第２端へのキャパシタＣ７に直列に接続され得る。並列結合の第２端は、電圧源の第２端へのキャパシタＣ９に直列に接続され得る。
インダクタＬ５およびキャパシタＣ１１は互いに並列接続される。Ｌ５とＣ１１の並列結合の第１端は、キャパシタＣ１２を介してグランドに共通に接続されているとともにトランジスタＭ７のドレインに共通に接続され得る。Ｌ５とＣ１１の並列結合の第２端は、キャパシタＣ１４を介してグランドに共通に接続されているとともにトランジスタＭ１のソースおよびトランジスタＭ２のドレインに共通に接続されている。インダクタＬ６およびキャパシタＣ１６は互いに並列接続され得る。Ｌ６とＣ１６の並列結合の第１端は、キャパシタＣ１３を介してグランドに共通に接続されているとともにトランジスタＭ８のドレインに共通に接続されている。Ｌ６とＣ１６の並列結合の第２端は、キャパシタＣ１５を介してグランドに共通に接続されているとともにトランジスタＭ４のソースおよびトランジスタＭ５のドレインに共通に接続されている。
調整可能帯域通過フィルタ３４は２つのインダクタＬ１、Ｌ２、２つの可変キャパシタＣ３、Ｃ４、および２つのトランジスタＭ３、Ｍ６を具備し得る。可変キャパシタＣ３、Ｃ４は、調整可能帯域通過フィルタ３４を所望の帯域に合わせるために選択的に切り替えられることが可能なスイッチ・キャパシタ・ネットワークによって形成され得る。インダクタＬ１および可変キャパシタＣ３は並列接続されている。同様に、インダクタＬ２および可変キャパシタＣ４は並列接続されている。Ｌ１とＣ３の並列結合は、Ｌ２とＣ４の並列結合に電磁的に（electromagnetically）接続され得る。インダクタＬ２の中央タップは電圧源に接続され得る。Ｌ２とＣ４の並列結合の第１端は、トランジスタＭ３のドレインに接続され得る。Ｌ２とＣ４の並列結合の第２端は、トランジスタＭ６のドレインに接続され得る。トランジスタＭ３のソースは、選択性フィルタ３０のインダクタＬ３およびキャパシタＣ５の並列結合の第１端に接続され得る。トランジスタＭ６のソースは、選択性フィルタ３０のインダクタＬ４およびキャパシタＣ１０の並列結合の第１端に接続され得る。
選択性フィルタ３０は、事実上、ダブルカスケード型楕円排斥フィルタを形成する。該して、トランジスタＭ７およびＭ８のドレイン・ノードにおける帯域信号は低インピーダンスを経験し、他方、所定の帯域の外側の妨害信号は高インピーダンスを経験する。また、トランジスタＭ７およびＭ８のドレインから流れ出てキャパシタＣ１２およびＣ１３をまたぐ帯域信号は、高インピーダンスを経験し、他方、妨害信号は低インピーダンスを経験してグランドへ分路される。したがって、選択性フィルタ３０では、妨害信号が排斥される一方、所定の帯域内の信号は増幅される。高度の排斥のためには、フィルタについての高いＱが重要であり得る。また、インダクタＬ５とＬ６との間およびインダクタＬ３とＬ４との間の低いｋ（結合係数）は、インダクタＬ５とＬ６との間およびインダクタＬ３とＬ４との間の実質的な対称性と同様に重要であり得る。
図１１の例示的実現形態についての例示的回路要素の値は、以下のように提供され得る。
トランジスタＭ１：９７５ミクロン／０．１８ミクロン（ゲート幅／ゲート長）
トランジスタＭ２：１３２ミクロン／０．１８ミクロン
トランジスタＭ７：８１０ミクロン／０．１８ミクロン
抵抗器ＲＦ１：２．７ｋΩ
抵抗器ＲＤ１：１ｋΩ
キャパシタＣ１：２．５ｐＦ
インダクタＬ５：３ｎＨ
キャパシタＣ１１：３ｐＦ
キャパシタＣ１４：３ｐＦ
キャパシタＣ１２：８ｐＦ
インダクタＬ３：９ｎＨ
キャパシタＣ５：１ｐＦ
キャパシタＣ８：２ｐＦ
キャパシタＣ６：２ｐＦ
トランジスタＭ３：３６０ミクロン／０．２ミクロン
インダクタＬ１：１１ｎＨ
インダクタＬ２：１１ｎＨ
キャパシタＣ３：２３０ｆＦから３．５ｐＦまで調整可能。
同一の成分値が、本質的に上記の回路の半分の鏡像である、回路の残りの半分の要素に対して提供され得る。上記の回路要素の値は例および実例の目的にもたらされ、この開示に記述されている様々な例を制限すると考えられるべきでない。
様々な例が開示された。この開示に記述されている様々なトランジスタ、抵抗器、キャパシタおよびインダクタ、および他の要素は、様々な適切な技術および製造技術のうちのいずれによっても実現され得る。例えば、そのような要素は１つ以上の集積回路装置内に形成されるか、または集積回路部品とディスクリート部品の組合せによって形成されるか、完全にディスクリート部品によって形成され得る。トランジスタはＦＥＴまたは他の種類のトランジスタであり得る。適切な要素の値、物理的性質および特性が設計要件に従って選択され得る。この設計要件は、ＬＮＡの所望の周波数応答、利得および選択性を含んでいる。また、積分回路製造の目的のためには、様々なリソグラフィー技術のうちのいずれもが使用され得る。これらの例および他の例は次の請求項の範囲内である。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
［１］入力信号についてインピーダンス整合をもたらす閉ループ回路と、
閉ループ回路に接続され、前記インピーダンス整合された入力信号を増幅する開ループ回路と、
を具備する増幅器。
［２］前記閉ループ回路が入力トランジスタおよび帰還トランジスタを含み、前記開ループ利得増幅器回路が入力トランジスタおよび出力トランジスタを含んでいる、［１］の増幅器。
［３］前記入力トランジスタのゲートが前記入力信号を受け取り、前記帰還トランジスタのドレインが前記入力トランジスタのソースに接続され、前記出力トランジスタのドレインが前記入力トランジスタのソースに接続され、前記帰還トランジスタのソースが帰還ループを介して前記入力トランジスタのゲートに接続されている、［２］の増幅器。
［４］選択された帯域の外側の周波数を排斥する、開ループ回路内の選択性フィルタをさらに具備する、［１］の増幅器。
［５］前記選択性フィルタがノッチ・フィルタを具備する、［４］の増幅器。
［６］前記開ループ回路の出力に接続された帯域通過フィルタをさらに具備する、［４］の増幅器。
［７］前記帯域通過フィルタが調整可能型である、［６］の増幅器。
［８］前記開ループ回路の出力に接続された帯域通過フィルタをさらに具備する、［１］の増幅器。
［９］前記帯域通過フィルタが調整可能型である、［１］の増幅器。
［１０］前記増幅器がディファレンシャル型増幅器であり、前記閉ループ回路が、前記入力信号の正の成分にインピーダンス整合をもたらす第１閉ループ回路と前記入力信号の負の成分にインピーダンス整合をもたらす第２閉ループ回路とを含み、前記開ループ回路が前記入力信号の正の成分を増幅する第１の開ループ回路と前記入力信号の負の成分を増幅する第２開ループ回路とを含んでいる、［１］の増幅器。
［１１］前記閉ループ回路が、約４７０メガヘルツ乃至約８６２メガヘルツの周波数範囲にわたって前記入力信号にインピーダンス整合をもたらす、［１］の増幅器。
［１２］無線周波数（ＲＦ）アンテナと、
前記アンテナによって受け取られた入力信号にインピーダンス整合をもたらす閉ループ回路と、前記閉ループ回路に接続され、前記インピーダンス整合された入力信号を増幅する開ループ回路と、具備する増幅器と、
を具備する無線受信器。
［１３］前記閉ループ回路が入力トランジスタおよび帰還トランジスタを含み、前記開ループ利得増幅器回路が入力トランジスタおよび出力トランジスタを含んでいる、［１２］の受信器。
［１４］前記入力トランジスタのゲートが前記入力信号を受け取り、前記帰還トランジスタのドレインが前記入力トランジスタのソースに接続され、前記出力トランジスタのドレインが前記入力トランジスタのソースに接続され、前記帰還トランジスタのソースが帰還ループを介して前記入力トランジスタのゲートに接続されている、［１３］の受信器。
［１５］選択された帯域の外側の周波数を排斥する、開ループ回路内の選択性フィルタをさらに具備する、［１２］の受信器。
［１６］前記選択性フィルタがノッチ・フィルタを具備する、［１５］の受信器。
［１７］前記開ループ回路の出力に接続された帯域通過フィルタをさらに具備する、［１５］の受信器。
［１８］前記帯域通過フィルタが調整可能型である、［１５］の受信器。
［１９］前記開ループ回路の出力に接続された帯域通過フィルタをさらに具備する、［１２］の受信器。
［２０］前記帯域通過フィルタが調整可能型である、［１２］の受信器。
［２１］前記増幅器がディファレンシャル型増幅器であり、前記閉ループ回路が、前記入力信号の正の成分にインピーダンス整合をもたらす第１閉ループ回路と前記入力信号の負の成分にインピーダンス整合をもたらす第２閉ループ回路とを含み、前記開ループ回路が前記入力信号の正の成分を増幅する第１の開ループ回路と前記入力信号の負の成分を増幅する第２開ループ回路とを含んでいる、［１２］の受信器。
［２２］前記閉ループ回路が、約４７０メガヘルツ乃至約８６２メガヘルツの周波数範囲にわたって前記入力信号にインピーダンス整合をもたらす、［１］の受信器。
［２３］前記増幅器の出力に接続され且つ増幅された前記入力信号の周波数をベースバンド周波数へとダウンコンバートするダウン・ミキサと、前記ベースバンドへと変換された周波数入力信号をディジタル値へと変換するＡＤ変換器と、をさらに具備する、［１］の受信器。
［２４］閉ループ回路によって入力信号にインピーダンス整合をもたらし、
前記インピーダンス整合された入力信号を開ループ回路によって増幅する、
ことを具備し、
前記開ループ回路と前記閉ループ回路は、前記入力信号を受け取るために共通の入力トランジスタを共有する、
方法。
［２５］前記閉ループ回路が入力トランジスタおよび帰還トランジスタを含み、前記開ループ利得増幅器回路が入力トランジスタおよび出力トランジスタを含んでいる、［２４］の方法。
［２６］前記入力トランジスタのゲートが前記入力信号を受け取り、前記帰還トランジスタのドレインが前記入力トランジスタのソースに接続され、前記出力トランジスタのドレインが前記入力トランジスタのソースに接続され、前記帰還トランジスタのソースが帰還ループを介して前記入力トランジスタのゲートに接続されている、［２５］の方法。
［２７］前記増幅された入力信号中の選択された帯域の外側の周波数を前記開ループ回路内の選択性フィルタによって排斥することをさらに具備する、［２４］の方法。
［２８］前記選択性フィルタがノッチ・フィルタを具備する、［２７］の方法。
［２９］前記増幅された信号を前記開ループ回路の出力に接続された帯域通過フィルタによって帯域通過濾波することをさらに具備する、［２７］の方法。
［３０］前記増幅された信号を前記開ループ回路の出力に接続された帯域通過フィルタによって帯域通過濾波することをさらに具備する、［２４］の方法。
［３１］前記増幅器がディファレンシャル型増幅器であり、前記閉ループ回路が、前記入力信号の正の成分にインピーダンス整合をもたらす第１閉ループ回路と前記入力信号の負の成分にインピーダンス整合をもたらす第２閉ループ回路とを含み、前記開ループ回路が前記入力信号の正の成分を増幅する第１の開ループ回路と前記入力信号の負の成分を増幅する第２開ループ回路とを含んでいる、［２４］の方法。
［３２］前記閉ループ回路が、約４７０メガヘルツ乃至約８６２メガヘルツの周波数範囲にわたって前記入力信号にインピーダンス整合をもたらす、［２４］の方法。

Claims (18)

  1. 入力信号についてインピーダンス整合をもたらす閉ループ回路と、
    前記閉ループ回路に接続され、前記インピーダンス整合された入力信号を増幅する開ループ回路と、
    選択された帯域の外側の周波数を排斥する、前記開ループ回路内の選択性フィルタと、
    を具備し、
    前記閉ループ回路は入力トランジスタおよび帰還トランジスタを含み、前記開ループ回路は前記入力トランジスタおよび出力トランジスタを含み、
    前記入力トランジスタのゲートは前記入力信号を受け取り、前記帰還トランジスタのソースは前記入力トランジスタのドレインに接続され、前記出力トランジスタのソースは前記入力トランジスタのドレインに前記選択性フィルタを介して接続され、前記帰還トランジスタのドレインは帰還ループを介して前記入力トランジスタの前記ゲートに接続されている、
    増幅器。
  2. 前記選択性フィルタがノッチ・フィルタを具備する、請求項１の増幅器。
  3. 前記開ループ回路の出力に接続された帯域通過フィルタをさらに具備する、請求項１の増幅器。
  4. 前記帯域通過フィルタが調整可能型である、請求項３の増幅器。
  5. 前記増幅器がディファレンシャル型増幅器であり、前記閉ループ回路が、前記入力信号の正の成分にインピーダンス整合をもたらす第１閉ループ回路と前記入力信号の負の成分にインピーダンス整合をもたらす第２閉ループ回路とを含み、前記開ループ回路が前記入力信号の正の成分を増幅する第１の開ループ回路と前記入力信号の負の成分を増幅する第２開ループ回路とを含んでいる、請求項１の増幅器。
  6. 前記閉ループ回路が、約４７０メガヘルツ乃至約８６２メガヘルツの周波数範囲にわたって前記入力信号にインピーダンス整合をもたらす、請求項１の増幅器。
  7. 無線周波数（ＲＦ）アンテナと、
    前記アンテナによって受け取られた入力信号にインピーダンス整合をもたらす閉ループ回路と、前記閉ループ回路に接続され、前記インピーダンス整合された入力信号を増幅する開ループ回路と、選択された帯域の外側の周波数を排斥する、前記開ループ回路内の選択性フィルタと、を具備する増幅器と、
    を具備し、
    前記閉ループ回路は入力トランジスタおよび帰還トランジスタを含み、前記開ループ回路は前記入力トランジスタおよび出力トランジスタを含み、
    前記入力トランジスタのゲートは前記入力信号を受け取り、前記帰還トランジスタのソースは前記入力トランジスタのドレインに接続され、前記出力トランジスタのソースは前記入力トランジスタのドレインに前記選択性フィルタを介して接続され、前記帰還トランジスタのドレインは帰還ループを介して前記入力トランジスタのゲートに接続されている、
    無線受信器。
  8. 前記選択性フィルタがノッチ・フィルタを具備する、請求項７の受信器。
  9. 前記開ループ回路の出力に接続された帯域通過フィルタをさらに具備する、請求項７の受信器。
  10. 前記帯域通過フィルタが調整可能型である、請求項７の受信器。
  11. 前記増幅器がディファレンシャル型増幅器であり、前記閉ループ回路が、前記入力信号の正の成分にインピーダンス整合をもたらす第１閉ループ回路と前記入力信号の負の成分にインピーダンス整合をもたらす第２閉ループ回路とを含み、前記開ループ回路が前記入力信号の正の成分を増幅する第１の開ループ回路と前記入力信号の負の成分を増幅する第２開ループ回路とを含んでいる、請求項７の受信器。
  12. 前記閉ループ回路が、約４７０メガヘルツ乃至約８６２メガヘルツの周波数範囲にわたって前記入力信号にインピーダンス整合をもたらす、請求項７の受信器。
  13. 前記増幅器の出力に接続され且つ増幅された前記入力信号の周波数をベースバンド周波数へとダウンコンバートするダウン・ミキサと、前記ベースバンドへと変換された周波数入力信号をディジタル値へと変換するＡＤ変換器と、をさらに具備する、請求項７の受信器。
  14. 閉ループ回路によって入力信号にインピーダンス整合をもたらし、
    前記インピーダンス整合された入力信号を開ループ回路によって増幅し、
    前記増幅された入力信号中の選択された帯域の外側の周波数を前記開ループ回路内の選択性フィルタによって排斥する、
    ことを具備し、
    前記開ループ回路と前記閉ループ回路は、前記入力信号を受け取るための共通の入力トランジスタを共有し、
    前記閉ループ回路は入力トランジスタおよび帰還トランジスタを含み、前記開ループ回路は前記入力トランジスタおよび出力トランジスタを含み、
    前記入力トランジスタのゲートは前記入力信号を受け取り、前記帰還トランジスタのソースは前記入力トランジスタのドレインに接続され、前記出力トランジスタのソースは前記入力トランジスタのドレインに前記選択性フィルタを介して接続され、前記帰還トランジスタのドレインは帰還ループを介して前記入力トランジスタの前記ゲートに接続されている、
    方法。
  15. 前記選択性フィルタがノッチ・フィルタを具備する、請求項１４の方法。
  16. 前記増幅された信号を前記開ループ回路の出力に接続された帯域通過フィルタによって帯域通過濾波することをさらに具備する、請求項１４の方法。
  17. 前記増幅器がディファレンシャル型増幅器であり、前記閉ループ回路が、前記入力信号の正の成分にインピーダンス整合をもたらす第１閉ループ回路と前記入力信号の負の成分にインピーダンス整合をもたらす第２閉ループ回路とを含み、前記開ループ回路が前記入力信号の正の成分を増幅する第１の開ループ回路と前記入力信号の負の成分を増幅する第２開ループ回路とを含んでいる、請求項１４の方法。
  18. 前記閉ループ回路が、約４７０メガヘルツ乃至約８６２メガヘルツの周波数範囲にわたって前記入力信号にインピーダンス整合をもたらす、請求項１４の方法。
JP2009553711A 2007-03-09 2008-03-10 広帯域インピーダンスおよびノイズ整合を備えた周波数選択性増幅器 Expired - Fee Related JP5378237B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/684,120 2007-03-09
US11/684,120 US7949322B2 (en) 2007-03-09 2007-03-09 Frequency selective amplifier with wide-band impedance and noise matching
PCT/US2008/056366 WO2008112611A1 (en) 2007-03-09 2008-03-10 Frequency selective amplifier with wide-band impedance and noise matching

Publications (2)

Publication Number Publication Date
JP2010521127A JP2010521127A (ja) 2010-06-17
JP5378237B2 true JP5378237B2 (ja) 2013-12-25

Family

ID=39512602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009553711A Expired - Fee Related JP5378237B2 (ja) 2007-03-09 2008-03-10 広帯域インピーダンスおよびノイズ整合を備えた周波数選択性増幅器

Country Status (7)

Country Link
US (1) US7949322B2 (ja)
EP (1) EP2130297B1 (ja)
JP (1) JP5378237B2 (ja)
KR (1) KR101140188B1 (ja)
CN (2) CN101627535A (ja)
TW (1) TW200849805A (ja)
WO (1) WO2008112611A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764124B2 (en) * 2006-09-26 2010-07-27 Project Ft, Inc. Broadband low noise amplifier
US20080318544A1 (en) * 2007-06-20 2008-12-25 Hong Kong Applied Science and Technology Research Institute Company Limited Frequency mixer
US8018288B2 (en) * 2009-04-13 2011-09-13 Intel Corporation High-linearity low noise amplifier
US8428533B2 (en) * 2010-06-08 2013-04-23 Qualcomm, Incorporated Techniques for optimizing gain or noise figure of an RF receiver
US8244194B2 (en) * 2010-07-08 2012-08-14 Javelin Semiconductor, Inc. Narrow-band tunable radio frequency (RF) power amplifiers and related methods
EP2461479B1 (en) * 2010-12-01 2013-03-06 Nxp B.V. Radio frequency circuit with impedance matching
EP2506443B1 (en) 2011-03-31 2016-11-30 Nxp B.V. Receiver comprising amplifier with Miller effect feedback
US8941441B2 (en) * 2013-03-15 2015-01-27 Innophase Inc. LNA with linearized gain over extended dynamic range
US9264282B2 (en) 2013-03-15 2016-02-16 Innophase, Inc. Polar receiver signal processing apparatus and methods
US9312889B2 (en) * 2012-11-27 2016-04-12 Aviacomm Inc. Tunable wideband RF transmitter interface
US9035703B2 (en) 2012-12-17 2015-05-19 Qualcomm Incorporated Tunable wide band driver amplifier
US9685928B2 (en) 2013-08-01 2017-06-20 Qorvo Us, Inc. Interference rejection RF filters
US9825656B2 (en) * 2013-08-01 2017-11-21 Qorvo Us, Inc. Weakly coupled tunable RF transmitter architecture
US9742359B2 (en) 2013-03-15 2017-08-22 Qorvo International Pte. Ltd. Power amplifier with wide dynamic range am feedback linearization scheme
US9755671B2 (en) 2013-08-01 2017-09-05 Qorvo Us, Inc. VSWR detector for a tunable filter structure
US9628045B2 (en) 2013-08-01 2017-04-18 Qorvo Us, Inc. Cooperative tunable RF filters
US9444417B2 (en) 2013-03-15 2016-09-13 Qorvo Us, Inc. Weakly coupled RF network based power amplifier architecture
US9705478B2 (en) * 2013-08-01 2017-07-11 Qorvo Us, Inc. Weakly coupled tunable RF receiver architecture
US9774311B2 (en) 2013-03-15 2017-09-26 Qorvo Us, Inc. Filtering characteristic adjustments of weakly coupled tunable RF filters
US9780756B2 (en) 2013-08-01 2017-10-03 Qorvo Us, Inc. Calibration for a tunable RF filter structure
US9859863B2 (en) 2013-03-15 2018-01-02 Qorvo Us, Inc. RF filter structure for antenna diversity and beam forming
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9484879B2 (en) 2013-06-06 2016-11-01 Qorvo Us, Inc. Nonlinear capacitance linearization
US9871499B2 (en) 2013-03-15 2018-01-16 Qorvo Us, Inc. Multi-band impedance tuners using weakly-coupled LC resonators
US9083588B1 (en) 2013-03-15 2015-07-14 Innophase, Inc. Polar receiver with adjustable delay and signal processing metho
US9344124B2 (en) 2013-05-01 2016-05-17 Qualcomm Incorporated Jammer resistant noise cancelling receiver front end
US9780817B2 (en) 2013-06-06 2017-10-03 Qorvo Us, Inc. RX shunt switching element-based RF front-end circuit
US9800282B2 (en) 2013-06-06 2017-10-24 Qorvo Us, Inc. Passive voltage-gain network
US9966981B2 (en) 2013-06-06 2018-05-08 Qorvo Us, Inc. Passive acoustic resonator based RF receiver
US9705542B2 (en) 2013-06-06 2017-07-11 Qorvo Us, Inc. Reconfigurable RF filter
US9209910B2 (en) 2013-08-30 2015-12-08 Qualcomm Incorporated Blocker filtering for noise-cancelling receiver
US20150230185A1 (en) * 2014-02-12 2015-08-13 Qualcomm Incorporated Low Noise Amplifier Device with Auxiliary Gain Control
JP6251414B2 (ja) * 2014-02-20 2017-12-20 テレフオンアクチーボラゲット エルエム エリクソン（パブル） 調整可能なインピーダンスを提供するための回路及び方法
WO2015196160A1 (en) 2014-06-19 2015-12-23 Project Ft, Inc. Memoryless active device which traps even harmonic signals
US9369099B1 (en) 2014-12-10 2016-06-14 Qualcomm Incorporated Low power operational transconductance amplifier
US9497055B2 (en) 2015-02-27 2016-11-15 Innophase Inc. Method and apparatus for polar receiver with digital demodulation
US9444410B1 (en) 2015-05-19 2016-09-13 AltoBeam Inc. Wide-band single-ended-to-differential low-noise amplifier using complementary push-pull structure
US10796835B2 (en) 2015-08-24 2020-10-06 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
US10158509B2 (en) 2015-09-23 2018-12-18 Innophase Inc. Method and apparatus for polar receiver with phase-amplitude alignment
US9673828B1 (en) 2015-12-02 2017-06-06 Innophase, Inc. Wideband polar receiver architecture and signal processing methods
US9673829B1 (en) 2015-12-02 2017-06-06 Innophase, Inc. Wideband polar receiver architecture and signal processing methods
GB2545487A (en) * 2015-12-18 2017-06-21 Nordic Semiconductor Asa Radio frequency receiver
DK3678293T3 (da) 2016-05-02 2021-10-11 Ericsson Telefon Ab L M Forstærker
CN106452608B (zh) * 2016-10-31 2019-05-28 天津大学 采用陷波滤波器实现的用于无线人体局域网的射频收发器
US11139238B2 (en) 2016-12-07 2021-10-05 Qorvo Us, Inc. High Q factor inductor structure
US10193580B2 (en) * 2017-03-22 2019-01-29 Qualcomm Incorporated Multi-band radio-frequency reception
US10122397B2 (en) 2017-03-28 2018-11-06 Innophase, Inc. Polar receiver system and method for Bluetooth communications
US10108148B1 (en) 2017-04-14 2018-10-23 Innophase Inc. Time to digital converter with increased range and sensitivity
US10503122B2 (en) 2017-04-14 2019-12-10 Innophase, Inc. Time to digital converter with increased range and sensitivity
US11329620B2 (en) * 2018-02-14 2022-05-10 Cirrus Logic, Inc. Tracking and correcting gain of open-loop driver in a multi-path processing system
US10637423B2 (en) 2018-02-14 2020-04-28 Cirrus Logic, Inc. Tracking and correcting gain of open-loop driver in a multi-path processing system
US10622959B2 (en) 2018-09-07 2020-04-14 Innophase Inc. Multi-stage LNA with reduced mutual coupling
US11095296B2 (en) 2018-09-07 2021-08-17 Innophase, Inc. Phase modulator having fractional sample interval timing skew for frequency control input
US10840921B2 (en) 2018-09-07 2020-11-17 Innophase Inc. Frequency control word linearization for an oscillator
WO2020116708A1 (ko) * 2018-12-06 2020-06-11 엘지전자 주식회사 다중 대역에서 동작하는 전자 기기
US10728851B1 (en) 2019-01-07 2020-07-28 Innophase Inc. System and method for low-power wireless beacon monitor
US11070196B2 (en) 2019-01-07 2021-07-20 Innophase Inc. Using a multi-tone signal to tune a multi-stage low-noise amplifier
CN111740706B (zh) * 2020-08-17 2020-12-04 成都嘉纳海威科技有限责任公司 一种5g系统的宽带高线性度驱动放大器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760448B2 (ja) * 1990-02-07 1998-05-28 富士通株式会社 増幅回路
JPH04196703A (ja) * 1990-11-27 1992-07-16 Matsushita Electric Ind Co Ltd マイクロ波コンバータ
US5374966A (en) * 1993-04-15 1994-12-20 Westinghouse Electric Corporation Low noise impedance-matched video amplifier
JPH08130419A (ja) * 1994-11-01 1996-05-21 Fujitsu Ltd 増幅器並びにこれを有する受信機及び通信機
US5546050A (en) * 1995-03-14 1996-08-13 The Boeing Company Radio frequency bus leveling system
JP2853739B2 (ja) * 1996-09-30 1999-02-03 日本電気株式会社 負帰還増幅回路
JPH11214932A (ja) * 1998-01-21 1999-08-06 Mitsubishi Electric Corp 増幅回路およびこれを用いた携帯電話器
US6191656B1 (en) * 1999-07-23 2001-02-20 Rf Micro Devices, Inc. High efficiency, unilateral dual stage RF amplifier
GB2356307B (en) 1999-11-11 2002-04-10 Motorola Inc A low noise input matching method for R.F amplifiers
GB9928355D0 (en) * 1999-12-01 2000-01-26 Koninkl Philips Electronics Nv Amplifier
JP4389360B2 (ja) * 2000-06-23 2009-12-24 ソニー株式会社 利得制御装置
JP2002043866A (ja) * 2000-07-27 2002-02-08 Sanyo Electric Co Ltd 広帯域増幅回路
TW486861B (en) * 2001-07-04 2002-05-11 Ind Tech Res Inst Impedance matching circuit for a multi-band power amplifier
JP2004104339A (ja) * 2002-09-06 2004-04-02 Matsushita Electric Ind Co Ltd 負帰還増幅器
US6724251B1 (en) * 2002-09-12 2004-04-20 National Semiconductor Corp. Apparatus and method for employing gain dependent biasing to reduce offset and noise in a current conveyor type amplifier
JP4239546B2 (ja) * 2002-10-08 2009-03-18 日本電気株式会社 電子回路
JP2004214811A (ja) * 2002-12-27 2004-07-29 Mitsumi Electric Co Ltd 電流帰還回路
US7088179B2 (en) * 2003-09-15 2006-08-08 Analog Devices, Inc. Single-ended input, differential output low noise amplifier
US6946909B2 (en) * 2003-09-24 2005-09-20 Texas Instruments Incorporated Impedance matched low noise amplifier
JP2005175819A (ja) * 2003-12-10 2005-06-30 Sony Corp 増幅器並びに通信装置
KR100548130B1 (ko) * 2004-02-21 2006-02-02 삼성전자주식회사 광대역 튜너블 대역통과필터 및 이를 이용한 다중밴드광대역 튜너블 대역통과필터
US7151411B2 (en) * 2004-03-17 2006-12-19 Paratek Microwave, Inc. Amplifier system and method
JP2006013810A (ja) * 2004-06-24 2006-01-12 Sharp Corp 可変利得増幅回路
US7064575B2 (en) * 2004-08-31 2006-06-20 Semtech Corporation Method and system for adaptively controlling output driver impedance
FR2878665B1 (fr) * 2004-11-30 2007-05-25 St Microelectronics Rousset Circuit amplificateur a transconductance a gain negatif
GB2428147A (en) * 2005-07-07 2007-01-17 Agilent Technologies Inc Variable gain feedback amplifier for optical receiver
US7639079B2 (en) * 2007-02-09 2009-12-29 Agere Systems Inc. Techniques for designing wide band low noise amplifiers

Also Published As

Publication number Publication date
CN106656070A (zh) 2017-05-10
EP2130297A1 (en) 2009-12-09
JP2010521127A (ja) 2010-06-17
KR20090117816A (ko) 2009-11-12
EP2130297B1 (en) 2017-05-03
CN106656070B (zh) 2019-04-23
US7949322B2 (en) 2011-05-24
WO2008112611A1 (en) 2008-09-18
US20080220735A1 (en) 2008-09-11
TW200849805A (en) 2008-12-16
CN101627535A (zh) 2010-01-13
KR101140188B1 (ko) 2012-05-02

Similar Documents

Publication Publication Date Title
JP5378237B2 (ja) 広帯域インピーダンスおよびノイズ整合を備えた周波数選択性増幅器
US7697915B2 (en) Gain boosting RF gain stage with cross-coupled capacitors
US8081033B2 (en) Variable gain amplifier and high-frequency signal receiving apparatus comprising the same
US7649418B2 (en) Variable-gain amplifier
US7266360B2 (en) Low noise amplifier for wireless communications
US7676206B2 (en) Low noise, low distortion radio receiver front-end
US20060068723A1 (en) Linear high powered integrated circuit amplifier
US8120428B2 (en) Apparatus and method for low noise amplification
JP2009065511A (ja) 増幅回路及び通信機
US7317351B2 (en) Low noise amplifier
US7245187B2 (en) Multi-standard amplifier
KR102262208B1 (ko) 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기
Wang et al. A new CMOS wideband low noise amplifier with gain control
KR100828187B1 (ko) 공통 인덕터를 이용하는 증폭기
JP2015170892A (ja) 低雑音増幅回路
US7199659B2 (en) Non-match power amplifier and method for increased output 1 dB compression point
Koirala et al. A Compact Low Noise Amplifier with Integrated Notch Filter using CMOS Active Inductor for UWB Systems
JP2007189569A (ja) 増幅器およびこれを用いた無線通信機器
CN116169961A (zh) 一种低噪声放大器及相应的电子设备
Chen et al. A 0.18/spl mu/m cmos receiver for 3.1 to 10.6 ghz mb-ofdm uwb communication systems
Alzaher et al. Fully electronically programmable complex filter for multistandard applications
Dali et al. Entwicklung eines programmierbaren, rauscharmen Verstärkers für" Multistandard"-Empfänger in 65-nm-CMOS-Technologie
Dali et al. Design of a reconfigurable gain low noise amplifier for multistandard receivers in 65 nm technology.
JP2005072725A (ja) 通信機能回路
JP2009188672A (ja) 増幅器、半導体装置、および通信装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110509

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120622

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120713

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130925

R150 Certificate of patent or registration of utility model

Ref document number: 5378237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees