JP2009232626A - 基準信号生成回路、電源回路および電子機器 - Google Patents

Abstract

【課題】 論理回路を用いることなく、複数のスイッチングレギュレータのスイッチングタイミングをずらすための基準信号を生成することができる基準信号生成回路、電源回路および電子機器を提供する。
【解決手段】 基準信号発生回路２０は、コンデンサ２１４を充放電することによって三角波信号を生成し、ＳＷ電源１０およびＳＷ電源３０は、その三角波信号に基づいて異なるタイミングでスイッチングする。比較器２１８は、コンデンサ２１４の電位がピーク電位になるとフリップフロップ２２０をセットし、比較器２１９は、コンデンサ２１４の電位がボトム電位になるとフリップフロップ２２０をリセットする。スイッチ回路２１３は、フリップフロップ２２０の反転Ｑ端子がＬＯＷレベルでオンとなり、コンデンサ２１４を放電し、フリップフロップ２２０の反転Ｑ端子がＨＩＧＨレベルでオフとなり、コンデンサ２１４を充電する。
【選択図】 図３

Description

本発明は、複数のスイッチングレギュレータのスイッチングタイミングをずらすことができる基準信号生成回路、電源回路および電子機器に関する。

図１は、従来の技術による電源回路９の構成を示す図である。電源回路９は、２つのスイッチングレギュレータ（以下「ＳＷ電源」という）９３およびＳＷ電源９４を備えている。ＳＷ電源９３およびＳＷ電源９４は、入力コイル９２を介してバッテリなどの定電圧源９１に並列に接続されている。

ＳＷ電源９３は、従来の技術によるスイッチングレギュレータであり、電界効果トランジスタ（以下「ＦＥＴ」という）９３１、ダイオード９３３、抵抗９３４、コンデンサ９３５および出力端子９３６を備えている。コンデンサ９３５への充放電のタイミングを制御するタイミング制御信号がＦＥＴのゲート９３２に印加されている。ＳＷ電源９４は、従来の技術によるスイッチングレギュレータであり、ＳＷ電源９３と同様の回路構成である。

図２は、電源回路９の入力コイル９２に発生するノイズ電流の電流値の変化を示すタイムチャートである。電源回路９の入力コイル９２に発生するノイズ電流は、ＳＷ電源９３のタイミング制御信号がオフからオンに変化するタイミングと、ＳＷ電源９４のタイミング制御信号がオフからオンに変化するタイミングとが重なっているので、そのタイミングで大きい電流値になっている。

電源回路９は、たとえば車両に搭載される電子制御ユニット（以下「ＥＣＵ」という）に用いられる電源回路であり、図１では２つのＳＷ電源を用いる例を示したが、３つ以上のＳＷ電源を用いる場合もある。これらの複数のＳＷ電源は、同期がとられていないタイミングでスイッチングが行われるので、図２に示したように、タイミング制御信号がオンからオフに変化するタイミングが重なると、入力コイル９２に発生するノイズ電流の電流値が大きくなる。

複数のスイッチングレギュレータのスイッチングタイミングをずらすことによって、入力コイル９２に発生するノイズ電流の電流値を小さくする第１の従来の技術として、特許文献１に記載されているスイッチングレギュレータがある。このスイッチングレギュレータは、オン抵抗が互いに異なる複数の出力用スイッチングトランジスタを設け、オン動作のときにオン抵抗の大きいものから順に動作させることによって、急激な電流変化を抑えるものである。オン動作のタイミングは、遅延回路などを用いてタイミングをずらしている。

第２の従来の技術として、特許文献２に記載されているスイッチングレギュレータ回路がある。このスイッチングレギュレータ回路は、制御部が２分の１周期ずらしたタイミングで２つのスイッチ回路をスイッチングする。第３の従来の技術として、特許文献３に記載されている車両用灯具の点灯制御回路がある、この車両用灯具の点灯制御回路は、複数の補助スイッチを、マイクロコンピュータ（以下「マイコン」という）から出力されるタイミングで順次オンさせる。

再公表特許ＷＯ００／１３３１８号公報 特許第３４００９９０号公報 特開２００６−１７２８０３号公報

しかしながら、第１の従来の技術は、遅延回路を用いてタイミングをずらすものであり、第２および第３の従来の技術は、制御部あるいはマイコンによってタイミングをずらすものであり、遅延回路、制御部あるいはマイコンなどの論理回路が必要になるという問題がある。入力コイル９２に発生するノイズ電流を小さくするために、インダクタンスの大きいコイルを用いることも可能であるが、コイルの大きさが大きくなる。

本発明の目的は、論理回路を用いることなく、複数のスイッチングレギュレータのスイッチングタイミングをずらすための基準信号を生成することができる基準信号生成回路、電源回路および電子機器を提供することである。

本発明（１）は、定電圧源にコイルを介して並列に接続される複数のスイッチングレギュレータのうち第１のスイッチングレギュレータに設けられ、複数の前記スイッチングレギュレータのそれぞれの出力側に設けられる第１のコンデンサへの充放電を予め定める互いに異なるタイミングで行うための基準となる予め定める周期の基準信号を生成する基準信号生成回路であって、
第２のコンデンサと、前記第２のコンデンサへの充放電を制御して、前記予め定める周期と同じ周期の三角波信号を生成させる充放電制御部とを備えていることを特徴とする基準信号生成回路である。

また本発明（５）は、定電圧源にコイルを介して並列に接続される第１および第２のスイッチングレギュレータであって、
予め定める周期の三角波信号を生成する基準信号生成回路と、前記第１のスイッチングレギュレータの出力側に設けられる第１のコンデンサと、前記基準信号生成回路が生成する三角波信号に基づいて、前記第１のコンデンサへの充放電を行うタイミングを決める第１のタイミング制御信号を生成する第１の比較器とを有している前記第１のスイッチングレギュレータと、
前記第２のスイッチングレギュレータの出力側に設けられる第２のコンデンサと、前記基準信号生成回路が生成する三角波信号に基づいて、前記第２のコンデンサへの充放電を行うタイミングを決める第２のタイミング制御信号を生成する第２の比較器とを有している前記第２のスイッチングレギュレータとを備え、
前記基準信号生成回路が生成する三角波信号は、前記第１の比較器の非反転入力端子に入力され、かつ前記第２の比較器の反転入力端子に入力されることを特徴とする電源回路である。

また本発明（６）は、定電圧源にコイルを介して並列に接続される第１および第２のスイッチングレギュレータであって、
請求項４に記載の基準信号生成回路と、出力に接続される負荷回路の動作を停止する停止信号を生成する停止信号生成回路とを有している前記第１のスイッチングレギュレータと、
出力側に設けられる第３のコンデンサと、前記基準信号生成回路が生成する三角波信号と同じ周期で発振する第２の三角波信号を生成する第１の三角波信号生成回路と、前記基準信号生成回路が生成する基準信号に基づいて前記基準信号生成回路が生成する三角波信号と同じ周期で発振する第３の三角波信号を生成する第２の三角波信号生成回路と、前記停止信号生成回路が生成する停止信号によって決まるタイミングで、前記第３のコンデンサへの充放電を行うタイミングを決めるタイミング制御信号の基準となる信号を、第１の三角波信号生成回路が生成する第２の三角波信号から、第２の三角波信号生成回路が生成する第３の三角波信号に切り換える基準信号切換回路とを有している前記第２のスイッチングレギュレータとを備えることを特徴とする電源回路である。

また本発明（１０）は、前記基準信号生成回路または前記電源回路を備えることを特徴とする電子機器である。

本発明（１）によれば、定電圧源にコイルを介して並列に接続される複数のスイッチングレギュレータのうち第１のスイッチングレギュレータに設けられ、複数の前記スイッチングレギュレータのそれぞれの出力側に設けられる第１のコンデンサへの充放電を予め定める互いに異なるタイミングで行うための基準となる予め定める周期の基準信号を生成するにあたって、充放電制御部によって、前記第２のコンデンサへの充放電が制御されて、前記予め定める周期と同じ周期の三角波信号が生成される。

したがって、複数のスイッチングレギュレータのスイッチングタイミングをずらすための基準信号を生成することができるので、入力コイルに発生するノイズを小さくすることができ、入力コイルの大きさを小さくすることができる。

また本発明（５）によれば、第１および第２のスイッチングレギュレータは、定電圧源にコイルを介して並列に接続され、前記第１のスイッチングレギュレータによって、予め定める周期の三角波信号を生成する基準信号生成回路と、前記第１のスイッチングレギュレータの出力側に設けられる第１のコンデンサと、前記基準信号生成回路が生成する三角波信号に基づいて、前記第１のコンデンサへの充放電を行うタイミングを決める第１のタイミング制御信号を生成する第１の比較器とが備えられる。

そして、前記第２のスイッチングレギュレータによって、前記第２のスイッチングレギュレータの出力側に設けられる第２のコンデンサと、前記基準信号生成回路が生成する三角波信号に基づいて、前記第２のコンデンサへの充放電を行うタイミングを決める第２のタイミング制御信号を生成する第２の比較器とが備えられ、前記基準信号生成回路が生成する三角波信号は、前記第１の比較器の非反転入力端子に入力され、かつ前記第２の比較器の反転入力端子に入力される。

したがって、第２のスイッチングレギュレータに三角波信号を生成するための回路を設ける必要がなく、半周期ずれたタイミングでスイッチングさせることができる。

また本発明（６）によれば、第１および第２のスイッチングレギュレータは、定電圧源にコイルを介して並列に接続され、前記第１のスイッチングレギュレータによって、請求項４に記載の基準信号生成回路と、出力に接続される負荷回路の動作を停止する停止信号を生成する停止信号生成回路とが備えられる。

前記第２のスイッチングレギュレータによって、出力側に設けられる第３のコンデンサと、前記基準信号生成回路が生成する三角波信号と同じ周期で発振する第２の三角波信号を生成する第１の三角波信号生成回路と、前記基準信号生成回路が生成する基準信号に基づいて前記基準信号生成回路が生成する三角波信号と同じ周期で発振する第３の三角波信号を生成する第２の三角波信号生成回路と、前記停止信号生成回路が生成する停止信号によって決まるタイミングで、前記第３のコンデンサへの充放電を行うタイミングを決めるタイミング制御信号の基準となる信号を、第１の三角波信号生成回路が生成する第２の三角波信号から、第２の三角波信号生成回路が生成する第３の三角波信号に切り換える基準信号切換回路とが備えられる。

したがって、第２のスイッチングレギュレータは、ＲＥＳＥＴ信号が解除され、第１のスイッチングレギュレータの基準信号が安定してから、第１のスイッチングレギュレータから供給される基準信号に基づいてスイッチングすることができる。

また本発明（１０）によれば、前記基準信号生成回路または前記電源回路を備えるので、基準信号によって、複数のスイッチングレギュレータのスイッチングタイミングをずらすことができ、電子機器のノイズを低減することができる。

図３は、本発明の実施の一形態である基準信号生成回路２０を用いるスイッチングレギュレータ１０の回路構成を示す図である。スイッチングレギュレータ（以下「ＳＷ電源」という）１０は、基準信号生成回路２０、比較器１０１、ドライバ１０２、電界効果トランジスタ（以下「ＦＥＴ」という）１０３、ダイオード１０４、コイル１０５、コンデンサ１０６、出力端子１０７、抵抗素子１０８，１０９、誤差増幅器１１０、抵抗素子１１１および基準電圧入力端子１１２を備えている。

比較器１０１は、非反転入力端子が基準信号生成回路２０の三角波出力端子２２に接続され、反転入力端子が誤差増幅器１１０の出力に接続され、出力がドライバ１０２に接続されている。比較器１０１は、三角波出力端子２２からの三角波信号の電位が、誤差増幅器１１０が出力する電位よりも高くなると出力する。ドライバ１０２は、比較器１０１が出力したときＦＥＴ１０３を導通状態とし、比較器１０１が出力していないときＦＥＴ１０３を遮断状態とするドライバである。ＦＥＴ１０３、ダイオード１０４、コイル１０５および第１のコンデンサであるコンデンサ１０６は、従来の技術で用いられるＳＷ電源と同じ回路構成であり、詳細な説明は省略する。

誤差増幅器１１０は、非反転入力端子が基準電圧入力端子１１２に接続され、反転入力端子が抵抗素子１０８と抵抗素子１０９との接続点および抵抗素子１１１の一端に接続され、出力が抵抗素子１１１の他端および比較器１０１の反転入力端子に接続されている。誤差増幅器１１０は、出力端子１０７から出力される出力電圧、すなわちコンデンサ１０６の電圧を抵抗素子１０８および抵抗素子１０９で分圧した電圧と、基準電圧入力端子１１２から入力される基準電圧との差を増幅する回路である。

図４は、三角波発振回路２０の回路構成を示す図である。基準信号生成回路２０は、三角波発振回路２１、三角波出力端子２２および充放電切換信号出力端子２３を備えている。三角波発振回路２１は、予め定める周期、たとえば４００ＫＨｚの周期で発信する三角波信号を生成する回路であり、定電流源２１１，２１２、スイッチ回路２１３、コンデンサ２１４、抵抗素子２１５〜２１７、比較器２１８，２１９、フリップフロップ２２０を備えている。

定電流源２１１は、一端が出力電圧Ｖｃｃの定電圧源たとえば図１に示した定電圧源９１に、入力コイルたとえば図１に示した入力コイル９２を介して接続され、他端が定電流源２１２に接続される。定電流源２１１と定電流源２１１との接続点は、一端がグランドに接続される第２のコンデンサであるコンデンサ２１４の他端、三角波出力端子２２、比較器２１８の非反転入力端子および比較器２１９の反転入力端子に接続されている。定電流源２１２は、定電流源２１１の２倍の電流を流す定電流源であり、一端が定電流源２１１に接続され、他端がスイッチ回路２１３に接続される。コンデンサ２１４は、スイッチ回路２１３がオフのとき、定電流源２１１からの電流が流れ込み、電位が上昇し、スイッチ回路２１３がオンのとき、定電流源２１２によって電流が流れ出し、電位が下降し、三角波信号を生成する。

抵抗素子２１５〜２１７は、直列に接続され、定電圧源からの出力電圧Ｖｃｃを分圧している。比較器２１８は、反転入力端子が抵抗素子２１５と抵抗素子２１６との接続点に接続され、非反転入力端子が三角波出力端子２２に接続され、出力がフリップフロップ２２０のＳ入力端子に接続されている。比較器２１９は、反転入力端子が三角波出力端子２２に接続され、非反転入力端子が抵抗素子２１６と抵抗素子２１７との接続点に接続され、出力がフリップフロップ２２０のＲ入力端子に接続されている。抵抗素子２１５と抵抗素子２１６との接続点の電位は、三角波出力端子２２から出力される三角波信号の最大の電位（以下「ピーク電位」という）を決める電位であり、抵抗素子２１６と抵抗素子２１７との接続点の電位は、三角波出力端子２２から出力される三角波信号の最小の電位（以下「ボトム電位」という）を決める電位である。

フリップフロップ２２０は、Ｓ入力端子が比較器２１８の出力に接続され、Ｒ入力端子が比較器２１９の出力に接続され、反転Ｑ端子がスイッチ回路２１３および充放電切換信号出力端子２３に接続されている。フリップフロップ２２０は、比較器２１８が出力すると、反転Ｑ端子をＬＯＷレベルとし、比較器２１９が出力すると、反転Ｑ端子をＨＩＧＨレベルとする。フリップフロップ２２０の反転Ｑ端子から出力される信号は、充放電切換信号である。スイッチ回路２１３は、充放電切換信号がＨＩＧＨレベルになると、オフとなり、充放電切換信号がＬＯＷレベルになると、オンとなる。

充放電切換信号出力端子２３は、ＳＷ電源１０以外の他のＳＷ電源に接続され、他のＳＷ電源が三角波信号を生成する基準信号となる。他のＳＷ電源には、充放電切換信号を生成するための回路、具体的には、抵抗素子２１５〜２１７、比較器２１８，２１９およびフリップフロップ２２０によって構成される回路に相当する回路は不要であるが、電流源２１１，２１２、スイッチ回路２１３およびコンデンサ２１４によって構成される回路に相当する回路が必要であり、充放電切換信号出力端子２３は、スイッチ回路２１３に相当するスイッチ回路に接続される。定電流源２１１，２１２、スイッチ回路２１３、抵抗素子２１５〜２１７、比較器２１８，２１９およびフリップフロップ２２０は、充放電制御部である。

このように、定電圧源にコイルを介して並列に接続される複数のスイッチングレギュレータのうちＳＷ電源１０に設けられ、複数のＳＷ電源のそれぞれの出力側に設けられる第１のコンデンサ、たとえばコンデンサ１０６への充放電を予め定める互いに異なるタイミングで行うための基準となる予め定める周期の基準信号を生成するにあたって、定電流源２１１，２１２、スイッチ回路２１３、抵抗素子２１５〜２１７、比較器２１８，２１９およびフリップフロップ２２０によって、コンデンサ２１４への充放電が制御され、前記予め定める周期と同じ周期で発振する三角波信号が生成される。

したがって、複数のスイッチングレギュレータのスイッチングタイミングをずらすための基準信号を生成することができるので、入力コイルに発生するノイズを小さくすることができ、入力コイルの大きさを小さくすることができる。

さらに、定電流源２１１，２１２、スイッチ回路２１３、抵抗素子２１５〜２１７、比較器２１８，２１９およびフリップフロップ２２０によって、コンデンサ２１４への充放電のタイミングを決める充放電切換信号が生成され、前記基準信号は、定電流源２１１，２１２、スイッチ回路２１３、抵抗素子２１５〜２１７、比較器２１８，２１９およびフリップフロップ２２０によって生成される充放電切換信号である。したがって、三角波信号の基準になる矩形波を他のスイッチングレギュレータに供給するので、ノイズによる影響を受けにくい。

上述した実施の形態では、充放電切換信号をＳＷ電源１０から他のＳＷ電源に出力したが、充放電切換信号の代わりに、比較器１０１の出力信号を他のＳＷ電源に出力してもよい。比較器１０１の出力信号は、タイミング制御信号である。タイミング制御信号は、三角波信号が誤差増幅器１１０の出力よりも大きいか否かできまるので、充放電切換信号と約１／４周期ずれた信号である。

このように、ＳＷ電源１０に含まれる比較器１０１によって、基準信号生成回路２０によって生成される三角波信号に基づいて、ＳＷ電源１０に設けられるコンデンサ１０６への充放電を行うタイミングを決めるタイミング制御信号が生成され、ＳＷ電源１０によって、比較器１０１によって生成されるタイミング制御信号が前記基準信号として、複数のＳＷ電源のうちＳＷ電源１０を除く残余のＳＷ電源に出力される。したがって、三角波信号から生成された矩形波を、三角波信号の基準になる信号として他のスイッチングレギュレータに供給するので、ノイズによる影響を受けにくい。

図５は、本発明の実施の他の形態である電源回路１の回路構成の一例を示す図である。電源回路１は、第１のスイッチングレギュレータであるＳＷ電源１０および第１のスイッチングレギュレータを除く残余のスイッチングレギュレータの１つであるＳＷ電源３０を備えている。ＳＷ電源１０は、図３に示したＳＷ電源であり、三角波発振回路２０を備えている。ＳＷ電源３０は、ＳＷ電源１０から基準信号発生回路２０を除いた構成と同じ構成であり、比較器３０１、ドライバ３０２、ＦＥＴ３０３、ダイオード３０４、コイル３０５、コンデンサ３０６、出力端子３０７、抵抗素子３０８，３０９、誤差増幅器３１０、抵抗素子３１１および基準電圧入力端子３１２を含んで構成される。

ＳＷ電源３０の構成要素、すなわち比較器３０１、ドライバ３０２、ＦＥＴ３０３、ダイオード３０４、コイル３０５、コンデンサ３０６、出力端子３０７、抵抗素子３０８，３０９、誤差増幅器３１０、抵抗素子３１１および基準電圧入力端子３１２は、それぞれ図３に示した比較器１０１、ドライバ１０２、ＦＥＴ１０３、ダイオード１０４、コイル１０５、コンデンサ１０６、出力端子１０７、抵抗素子１０８，１０９、誤差増幅器１１０、抵抗素子１１１および基準電圧入力端子１１２と同じである。

構成要素間の接続については、比較器３０１の反転入力端子および非反転入力端子の接続は、比較器１０１の反転入力端子および非反転入力端子の接続と逆に接続され、誤差増幅器３１０の反転入力端子および非反転入力端子の接続は、誤差増幅器１１０の反転入力端子および非反転入力端子の接続と逆に接続されていることを除いて、他の接続は同じであり、重複を避けるために説明は省略する。

基準信号発生回路２０の三角波出力端子２２は、ＳＷ電源１０の比較器１０１の非反転入力端子に接続され、ＳＷ電源３０の比較器３０１の反転入力端子に接続されている。したがって、ＳＷ電源１０とＳＷ電源３０とは、半周期ずれたタイミングでスイッチングする。

図６は、電源回路１の入力コイルに発生するノイズ電流の電流値の変化を示すタイムチャートである。従来の技術では、図２に示したように２つのＳＷ電源がオフからオンに変化するタイミングが重なることがあり、重なったときに入力コイル９２の電流値が大きくなっているが、図５に示した電源回路１では、ＳＷ電源１０がオフからオンに変化するタイミングと、ＳＷ電源３０がオフからオンに変化するタイミングとが半周期ずれているので、入力コイル９２のノイズが大きくなることはない。

また本発明によれば、ＳＷ電源１０およびＳＷ電源３０は、定電圧源にコイルを介して並列に接続され、前記第１のスイッチングレギュレータによって、予め定める周期の三角波信号を生成する基準信号生成回路と、ＳＷ電源１０の出力側に設けられるコンデンサ１０６と、基準信号生成回路２０が生成する三角波信号に基づいて、コンデンサ１０６への充放電を行うタイミングを決めるタイミング制御信号を生成する比較器１０１とが備えられる。

そして、ＳＷ電源３０によって、ＳＷ電源３０の出力側に設けられるコンデンサ３０６と、前記基準信号生成回路が生成する三角波信号に基づいて、コンデンサ３０６への充放電を行うタイミングを決めるタイミング制御信号を生成する比較器３０１とが備えられ、基準信号生成回路２０が生成する三角波信号は、比較器１０１の非反転入力端子に入力され、かつ比較器３０１の反転入力端子に入力される。

したがって、ＳＷ電源３０に三角波信号を生成するための回路を設ける必要がなく、半周期ずれたタイミングでスイッチングさせることができる。

図７は、基準信号生成回路２０の代わりに用いられる基準信号生成回路２９の構成を示す図である。三角波発振回路２９は、図４に示した基準信号生成回路２０の代わりに用いられ、三角波発振回路２１、三角波出力端子２２、トランジスタ２４および出力端子２５を備えている。図７に示した構成要素のうち、図４に示した構成要素と同じものは、同じ参照符号を付して同じであることを示している。図７に示した構成要素のうち、三角波発振回路２１および三角波出力端子２２は、図４に示した構成要素と同じである。

トランジスタ２４は、ＮＰＮ型のトランジスタであり、ベースがフリップフロップ２２０の反転Ｑ端子に接続され、エミッタがグランドに接続され、コレクタが出力端子２５に接続されている。すなわち、フリップフロップ２２０の反転Ｑ端子の出力信号、すなわち充放電切換信号は、トランジスタ２４によってＨＩＧＨレベルとＬＯＷレベルとが反転されて、オープンコレクタとして他のＳＷ電源に供給される。

図７に示した基準信号生成回路２９では、出力段にトランジスタ２４を用いたが、トランジスタ２４の代わりにＦＥＴを用いてもよい。この場合、ＦＥＴは、ゲートがフリップフロップ２２０の反転Ｑ端子に接続され、ソースがグランドに接続され、ドレインが出力端子２５に接続される。

このように、定電流源２１１，２１２、スイッチ回路２１３、抵抗素子２１５〜２１７、比較器２１８，２１９およびフリップフロップ２２０によって、コンデンサ２１４への充放電のタイミングを決める充放電切換信号が生成され、基準信号生成回路２０によって、ベースにフリップフロップ２２０によって生成される充放電切換信号が入力され、エミッタがグランドに接続され、コレクタを出力とするＮＰＮ型のトランジスタ２４、またはゲートにフリップフロップ２２０によって生成される充放電切換信号が入力され、ソースがグランドに接続され、ドレインを出力とする電界効果トランジスタとがさらに備えられ、前記基準信号は、前記コレクタまたは前記ドレインから出力される信号である。

したがって、オープンコレクタまたはオープンドレインの出力を他のスイッチングレギュレータに供給するので、スイッチングレギュレータ間で電位差があっても、ＳＷ電源１０から供給される基準信号を利用することができる。

図８は、三角波発振回路２９を用いる電源回路２の回路構成の一部を示す図である。電源回路２は、第１のスイッチングレギュレータ（以下「第１のＳＷ電源」という）および第２のスイッチングレギュレータ（以下「第２のＳＷ電源」という）を含み、第１のＳＷ電源は、たとえば三角波発振回路２９を用いるＳＷ電源１０であり、第２のＳＷ電源は、たとえば三角波発振回路３５を備え、ＳＷ電源３０の比較器３０１の反転入力端子に入力されるＳＷ電源１０からの三角波信号の代わりに、三角波発振回路３５から出力される三角波信号を用いるＳＷ電源３０である。図８には、ＳＷ電源１０に備えられる図７に示した三角波発振回路２９と、三角波発振回路３５とを示している。

三角波発振回路３５は、自励発振回路３２、入力端子３５１、抵抗素子３５２、パルス発生回路３５３、スイッチ回路３５４，３５５、ＲＥＳＥＴ入力端子３４１、ＡＮＤ回路３４２、リセット入力端子３４３、フリップフロップ３４５、トランジスタ３４６、スイッチ回路３４７および三角波出力端子３４８を備えている。

自励発振回路３２は、三角波発振回路２１が生成する三角波信号と同じ周期で発振する三角波信号を生成する回路であり、抵抗素子３２１〜３２３、比較器３２４，３２５、フリップフロップ３２６、トランジスタ３２７，３２８、定電流源３２９，３３０、トランジスタ３３１およびコンデンサ３３２を備えている。

抵抗素子３２１〜３２３は、直列に接続され、定電圧源からの出力電圧Ｖｃｃを分圧している。定電圧源は、たとえば図１に示した定電圧源９１である。比較器３２４は、反転入力端子が抵抗素子３２１と抵抗素子３２２との接続点に接続され、非反転入力端子が三角波出力端子３４８に接続され、出力がフリップフロップ３２６のＳ入力端子に接続されている。比較器３２５は、反転入力端子が三角波出力端子３４８に接続され、非反転入力端子が抵抗素子３２２と抵抗素子３２３との接続点に接続され、出力がフリップフロップ３２６のＲ入力端子に接続されている。抵抗素子３２１と抵抗素子３２２との接続点の電位は、三角波出力端子３４８から出力される三角波信号のピーク電位であり、抵抗素子３２２と抵抗素子３２３との接続点の電位は、三角波出力端子３４８から出力される三角波信号のボトム電位である。

フリップフロップ３２６は、Ｓ入力端子が比較器３２４の出力に接続され、Ｒ入力端子が比較器３２５の出力に接続され、反転Ｑ端子がスイッチ回路３４７を介して、ＮＰＮトランジスタであるトランジスタ３２７のベースに接続されている。フリップフロップ３２６は、比較器３２４が出力すると、反転Ｑ端子をＬＯＷレベルとし、比較器３２５が出力すると、反転Ｑ端子をＨＩＧＨレベルとする。

スイッチ回路３４７がオンであると、フリップフロップ３２６の反転Ｑ端子の出力がそのままトランジスタ３２７のベースに入力される。フリップフロップ３２６の反転Ｑ端子の出力がＨＩＧＨレベルであると、トランジスタ３２７は導通状態となり、ＮＰＮトランジスタであるトランジスタ３２８，３３１および定電流源３２９，３３０によって構成されるカレントミラー回路のトランジスタ３２８，３３１に電流は流れず、定電流源３３０からの電流がコンデンサ３４８に流れ、コンデンサ３４８の電位は上昇する。フリップフロップ３２６の反転Ｑ端子の出力がＬＯＷレベルであると、トランジスタ３２７は遮断状態となり、カレントミラー回路のトランジスタ３２８，３３１に電流が流れ、コンデンサ３４８の電位は下降する。

入力端子３５１は、基準信号生成回路２９の出力端子２５に接続され、さらに電源電圧Ｖｃｃと接続されるプルアップ抵抗である抵抗素子３５２、パルス生成回路３５３、ＡＮＤ回路３４２の入力端子、およびＮＰＮトランジスタであるトランジスタ３４６のベースに接続される。パルス発生回路３５３は、基準信号生成回路２９の出力端子２５から供給される同期信号の立ち下がり、つまりＨＩＧＨレベルからＬＯＷレベルに変化するタイミングでのワンショットパルスを出力するＳ１出力端子と、その同期信号の立ち上がり、つまりＬＯＷレベルからＨＩＧＨレベルに変化するタイミングでのワンショットパルスを出力するＳ２出力端子とを備えている。

図９は、パルス生成回路３５３の出力信号のタイムチャートである。Ｓ１出力端子から出力される信号は、同期信号の立ち下がりでのワンショットパルスを出力する信号であり、Ｓ２出力端子から出力される信号は、同期信号の立ち上がりでのワンショットパルスを出力する信号である。

スイッチ回路３５４は、パルス生成回路３５３のＳ１出力端子からワンショットパルが出力されると、コンデンサ３４８の電位を、コンデンサ３４８で生成される三角波信号のピーク電位とする。スイッチ回路３５５は、パルス生成回路３５３のＳ２出力端子からワンショットパルが出力されると、コンデンサ３４８の電位を、コンデンサ３４８で生成される三角波信号のボトム電位とする。

図１０は、ＲＥＳＥＴ生成回路４０の回路構成の一例を示す図である。ＲＥＳＥＴ生成回路４０は、ＳＷ電源１０に設けられ、ＳＷ電源１０の出力に接続される負荷回路の動作を停止するＲＥＳＥＴ信号を生成する回路である。ＲＥＳＥＴ生成回路４０は、抵抗素子４１，４２、基準電圧源４３、比較器４４およびＲＥＳＥＴ出力端子４５を備えている。

抵抗素子４１は、一端がＳＷ電源１０の出力端子１０７に接続され、他端が抵抗素子４２および比較器４４の非反転入力端子に接続される。比較器４４は、非反転入力端子が抵抗素子４１と抵抗素子４２との接続点に接続され、反転入力端子が基準電圧源４３に接続され、出力がＲＥＳＥＴ出力端子４５に接続されている。したがって、比較器４４は、ＳＷ電源１０の出力電圧を抵抗素子４１と抵抗素子４２とで分圧した電圧が、基準電圧源４３が出力する電圧以上になると、ＲＥＳＥＴ信号をＨＩＧＨレベルとし、基準電圧源４３が出力する電圧未満になると、ＲＥＳＥＴ信号をＬＯＷレベルとする。ＲＥＳＥＴ信号は、ＬＯＷレベルのときに動作を停止することを指示する信号であり、ＨＩＧＨレベルで動作の停止を解除する信号である。

ＲＥＳＥＴ入力端子３４１は、たとえば図１０に示したＲＥＳＥＴ生成回路４０のＲＥＳＥＴ出力端子４５に接続されるが、ＲＥＳＥＴ出力端子４５から出力される停止信号であるＲＥＳＥＴ信号をそのまま入力する代わりに、ＲＥＳＥＴ出力端子４５から出力されるＲＥＳＥＴ信号を予め定める時間、たとえば１０ミリ秒遅らせた信号を入力してもよい。

ＡＮＤ回路３４２は、入力端子がＲＥＳＥＴ入力端子３４１と入力端子３５１とに接続され、出力がフリップフロップ３４５のＲ入力端子に接続される。ＡＮＤ回路３４２は、ＲＥＳＥＴ入力端子３４１から入力されるＲＥＳＥＴ信号と、入力端子３５１から入力される同期信号との論理積を、フリップフロップ３４５のＲ入力端子に入力する。

フリップフロップ３４５は、Ｓ入力端子がリセット入力端子３４３に接続され、Ｒ入力端子がＡＮＤ回路３４２の出力に接続され、反転Ｑ端子がスイッチ回路３４７に接続される。リセット入力端子３４３は、フリップフロップ３４５をリセットするための信号を入力するための端子であり、電源回路２の内部で生成される信号、あるいは電源回路２の外部で生成される信号を入力して、リセットすることができる。フリップフロップ３４５が、リセットされると、フリップフロップ３４５の反転Ｑ端子がＬＯＷレベルとなり、スイッチ回路３４７がオンとなる。

ラッチ回路であるフリップフロップ３４５は、Ｓ入力端子がＬＯＷレベルからＨＩＧＨレベルに変化すると、反転Ｑ端子をＬＯＷレベルとし、Ｒ入力端子がＬＯＷレベルからＨＩＧＨレベルに変化すると、反転Ｑ端子をＨＩＧＨレベルとする。スイッチ回路３４７は、入力がＨＩＧＨレベルのときオフであり、入力がＬＯＷレベルのときオンである。

すなわち、リセット入力端子３４３からリセットが指示されると、反転Ｑ端子はＬＯＷレベルを出力し、スイッチ回路３４７がオンとなり、自励発振回路３２は、自励発振する。ＲＥＳＥＴ入力端子３４１に入力されているＲＥＳＥＴ信号が解除された後、つまりＲＥＳＥＴ信号がＬＯＷレベルからＨＩＧＨレベルに変化した後、入力端子３５１から入力される同期信号に同期して、反転Ｑ端子はＨＩＧＨレベルとなる。反転Ｑ端子がＨＩＧＨレベルとなると、スイッチ回路３４７がオフとなり、自励発振回路３２は、自励発振を停止する。ＡＮＤ回路３４２、フリップフロップ３４５およびスイッチ回路３４７は、基準信号切換回路である。

トランジスタ３４６は、入力端子３５１から入力される同期信号によってオンオフを繰り返し、カレントミラー回路をオフオンすることによって、コンデンサ３４８の充放電を繰り返す。コンデンサ３４８の充放電の充放電によって、三角波信号が三角波出力端子３４８から出力され、三角波発振回路３５は、入力端子３５１から入力される同期信号に基づいて他励発振を行う。

入力端子３５１から入力される同期信号は、トランジスタ２４によって、フリップフロップ２２０からの反転Ｑ端子から出力される充放電切換信号と、半周期ずれた信号である。すなわち、ＳＷ電源１０とＳＷ電源３０とスイッチングのタイミングは、半周期ずれている。したがって、電源回路１と同様に、図６に示した効果と同じ効果を有する。トランジスタ３２７，３２８、定電流源３２９，３３０、トランジスタ３３１、第３および第４のコンデンサであるコンデンサ３３２、トランジスタ３４６および三角波出力端子３４８は、第２の三角波信号生成回路である。

このように、ＳＷ電源１０およびＳＷ電源３０は、定電圧源にコイルを介して並列に接続され、ＳＷ電源１０によって、基準信号生成回路２９と、出力に接続される負荷回路の動作を停止するＲＥＳＥＴ信号を生成するＲＥＳＥＴ生成回路４０とが備えられる。

ＳＷ電源３０によって、出力側に設けられるコンデンサ３０６と、基準信号生成回路２９が生成する三角波信号と同じ周期で発振する三角波信号を生成する自励発振回路３２と、基準信号生成回路２９が生成する基準信号に基づいて基準信号生成回路２９が生成する三角波信号と同じ周期で発振する三角波信号を生成するランジスタ３２７，３２８、定電流源３２９，３３０、トランジスタ３３１、コンデンサ３３２、トランジスタ３４６および三角波出力端子３４８と、ＲＥＳＥＴ生成回路４０が生成するＲＥＳＥＴ信号によって決まるタイミングで、コンデンサ３０６への充放電を行うタイミングを決めるタイミング制御信号の基準となる信号を、自励発振回路３２が生成する三角波信号から、ランジスタ３２７，３２８、定電流源３２９，３３０、トランジスタ３３１、コンデンサ３３２、トランジスタ３４６および三角波出力端子３４８が生成する三角波信号に切り換えるＡＮＤ回路３４２、フリップフロップ３４５およびスイッチ回路３４７とが備えられる。

したがって、ＳＷ電源３０は、ＲＥＳＥＴ信号が解除され、ＳＷ電源１０の基準信号が安定してから、ＳＷ電源１０から供給される基準信号に基づいてスイッチングすることができる。

さらに、ＳＷ電源３０に備えられるパルス生成回路３５３によって、基準信号生成回路２９が生成する基準信号の立ち下がりまたは立ち上がりでワンショットパルスが生成され、自励発振回路３２によって、パルス生成回路３５３が基準信号の立ち下がりで生成するワンショットパルスが出力されるとき、三角波信号を生成するコンデンサ３４８の電位が三角波信号のピーク電位とされ、またはパルス生成回路３５３が基準信号の立ち上がりで生成するワンショットパルスが出力されるとき、三角波信号を生成するコンデンサ３４８の電位が三角波信号のボトム電位とされる。

ＳＷ電源１０の充放電切換信号と、基準信号とが半周期ずれており、基準信号の立ち上がりで、ＳＷ電源３０の三角波信号をボトム電位とし、または基準信号の立ち下がりで、ＳＷ電源３０の三角波信号をピーク電位とするので、三角波信号の周期を半周期ずらすことができる。

さらに、フリップフロップ３４５によって、ＲＥＳＥＴ生成回路４０によって生成されるＲＥＳＥＴ信号によって決まるタイミングが生成され、ＲＥＳＥＴ生成回路４０によって生成されるＲＥＳＥＴ信号と基準信号生成回路２９が生成する基準信号とに基づいてラッチされるので、ＳＷ電源１０からの基準信号に切り換えた後、その状態を保持することができる。

さらに、フリップフロップ３４５は、リセット可能であるので、外部あるいは内部の信号によって自励発振に戻すことができる。

図１１は、三角波発振回路３５に用いる回路構成の一部の他の例を示す図である。図８に示した三角波発振回路３５では、ＡＮＤ回路３４２の入力として、入力端子３５１からの同期信号をそのまま用いたが、図１１に示す例では、同期信号の代わりに同期信号を、インバータ３４４によって反転させた反転同期信号をＡＮＤ回路３４２の入力として用いるものである。

図８に示した回路構成の場合は、ＲＥＳＥＴ信号が解除された後、入力端子３５１からの同期信号の立ち上がりで、フリップフロップ３４５の反転Ｑ端子がＨＩＧＨレベルになり、三角波発振回路３５は、自励発振から他励発振に切り換わる。そのとき、パルス発生回路３５３のＳ２出力端子からワンショットパルスが出力されるので、三角波出力端子３４８から出力される信号は、三角波信号のボトム電位となり、そのボトム電位から他励発振による三角波信号の発信が開始される。

図１１に示した回路を用いる場合は、ＲＥＳＥＴ信号が解除された後、入力端子３５１からの同期信号の立ち下がりで、フリップフロップ３４５の反転Ｑ端子がＨＩＧＨレベルになり、三角波発振回路３５は、自励発振から他励発振に切り換わる。そのとき、パルス発生回路３５３のＳ１出力端子からワンショットパルスが出力されるので、三角波出力端子３４８から出力される信号は、三角波信号のピーク電位となり、そのピーク電位から他励発振による三角波信号の発信が開始される。

図１２は、自励発振から他励発振に切り換わるときの三角波出力端子３４８の出力信号の例を示すタイムチャートである。横軸は、時間軸である。信号ａは、自励発振時の三角波出力端子３４８から出力される三角波信号であり、信号ｂは、自励発振時のフリップフロップ３２６の反転Ｑ端子の出力信号である。信号ｂがＨＩＧＨレベルのとき、トランジスタ３３１が遮断状態になるので、コンデンサ３３２の電位は上昇し、信号ｂがＬＯＷレベルのとき、トランジスタ３３１が導通状態になるので、コンデンサ３３２の電位は下降し、三角波出力端子３４８から信号ａの三角波信号が出力される。

信号ｄおよび信号ｅは、図８の回路構成の場合に、自励発振から他励発振に切り換わるときのタイムチャートであり、信号ｆおよび信号ｇは、図１１の回路を用いた場合に、自励発振から他励発振に切り換わるときのタイムチャートである。信号ｃは、ＲＥＳＥＴ入力端子３４１から入力されるＲＥＳＥＴ信号であり、信号ｄおよび信号ｆは、入力端子３５１から入力される同期信号であり、信号ｅおよび信号ｇは、三角波出力端子３４８から出力される三角波信号である。

図８の回路構成の場合、時刻ｔ０にＲＥＳＥＴ信号が解除された後、つまりＬＯＷレベルからＨＩＧＨレベルに変化した後、時刻ｔ１に入力端子３５１からの同期信号がＬＯＷレベルからＨＩＧＨレベルに変化すると、ＡＮＤ回路３４２の出力は、ＬＯＷレベルからＨＩＧＨレベルに変化し、フリップフロップ３４５の反転Ｑ端子は、ＬＯＷレベルからＨＩＧＨレベルに変化する。フリップフロップ３４５の反転Ｑ端子がＬＯＷレベルからＨＩＧＨレベルに変化すると、スイッチ回路３４７がオフとなり、自励発振から他励発振に切り換わる。そのとき、つまり時刻ｔ１にパルス発生回路３５３のＳ２出力端子からワンショットパルスが出力されるので、スイッチ回路３５５がオンとなり、三角波出力端子３４８の電位は、三角波信号のボトム電位となり、そのボトム電位から他励発振が開始される。

図１１の回路を用いる場合、時刻ｔ０にＲＥＳＥＴ信号が解除された後、つまりＬＯＷレベルからＨＩＧＨレベルに変化した後、時刻ｔ２に入力端子３５１からの同期信号がＨＩＧＨレベルからＬＯＷレベルに変化すると、インバータ３４４の出力は、ＬＯＷレベルからＨＩＧＨレベルに変化する。インバータ３４４の出力がＬＯＷレベルからＨＩＧＨレベルに変化すると、ＡＮＤ回路３４２の出力は、ＬＯＷレベルからＨＩＧＨレベルに変化し、フリップフロップ３４５の反転Ｑ端子は、ＬＯＷレベルからＨＩＧＨレベルに変化する。フリップフロップ３４５の反転Ｑ端子がＬＯＷレベルからＨＩＧＨレベルに変化すると、スイッチ回路３４７がオフとなり、自励発振から他励発振に切り換わる。そのとき、つまり時刻ｔ２にパルス発生回路３５３のＳ１出力端子からワンショットパルスが出力されるので、スイッチ回路３５４がオンとなり、三角波出力端子３４８の電位は、三角波信号のピーク電位となり、そのピーク電位から他励発振が開始される。

このように、フリップフロップ３４５によって、ＲＥＳＥＴ生成回路４０によって生成されるＲＥＳＥＴ信号を予め定める時間遅延させた信号と、基準信号生成回路２９が生成する基準信号またはその基準信号の反転信号との論理積が１になったときにラッチされるので、ＲＥＳＥＴ信号が解除された後、基準信号が立ち上がるときまたは立ち下がるときに、自励発振から他励発振に切り換わり、そのときワンショットパルスが出力されるので、コンデンサの電位がボトム電位またはピーク電位となり、他励発振を充電から開始、または放電から開始することができる。

基準回路生成回路２０もしくは基準回路生成回路２９、ＳＷ電源１０、または電源回路１もしくは電源回路２は、電子機器、たとえば車両に搭載されるナビゲーション装置あるいはオーディオ装置などの機器に適用することができる。

このように、基準回路生成回路２０もしくは基準回路生成回路２９、ＳＷ電源１０、または電源回路１もしくは電源回路２を備えるので、複数のスイッチングレギュレータのスイッチングタイミングをずらすための基準信号を生成することができ、電子機器のノイズを低減することができる。

従来の技術による電源回路９の構成を示す図である。 電源回路９の入力コイル９２に発生するノイズ電流の電流値の変化を示すタイムチャートである。 本発明の実施の一形態である基準信号生成回路２０を用いるスイッチングレギュレータ１０の回路構成を示す図である。 三角波発振回路２０の回路構成を示す図である。 本発明の実施の他の形態である電源回路１の回路構成の一例を示す図である。 電源回路１の入力コイルに発生するノイズ電流の電流値の変化を示すタイムチャートである。 基準信号生成回路２０の代わりに用いられる基準信号生成回路２９の構成を示す図である。 三角波発振回路２９を用いる電源回路２の回路構成の一部を示す図である。 パルス生成回路３５３の出力信号のタイムチャートである。 ＲＥＳＥＴ生成回路４０の回路構成の一例を示す図である。 三角波発振回路３５に用いる回路構成の一部の他の例を示す図である。 自励発振から他励発振に切り換わるときの三角波出力端子３４８の出力信号の例を示すタイムチャートである。

符号の説明

１，２，９ 電源回路
１０，３０ ＳＷ電源
２０，２９ 基準信号生成回路
２１，３５ 三角波発振回路
２２，３４８ 三角波出力端子
２３ 充放電切換信号出力端子
２４，３２７，３２８，３３１，３４６ ＮＰＮトランジスタ
２５，１０７，３０７，９３６，９４６ 出力端子
３２ 自励発振回路
４０ ＲＥＳＥＴ信号生成回路
４１，４２，１０８，１０９，１１１，２１５〜２１７，３０８，３０９，３１１，３２１〜３２３，３５２ 抵抗素子
４３ 基準電圧源
４４，１０１，２１８，２１９，３０１，３２４，３２５ 比較器
４５ ＲＥＳＥＴ出力端子
９１ 定電圧源
９２ 入力コイル
９３，９４ ＳＷ電源
１０２，３０２ ドライバ
１０３，３０３，９３１，９４１ 電界効果トランジスタ
１０４，３０４，９３３，９４３ ダイオード
１０５，３０５，９３４，９４４ コイル
１０６，２１４，３０６，３３２，９３５，９４５ コンデンサ
１１０，３１０ 誤差増幅器
１１２，３１２ 基準電圧入力端子
２１１，２１２，３２９，３３０ 定電流源
２２０，３２６，３４５ フリップフロップ
２１３，３４７，３５４，３５５ スイッチ回路
３４１ ＲＥＳＥＴ入力端子
３４２ ＡＮＤ回路
３４３ リセット入力端子
３５１ 入力端子
３５３ パルス発生回路

Claims (10)

1. 定電圧源にコイルを介して並列に接続される複数のスイッチングレギュレータのうち第１のスイッチングレギュレータに設けられ、複数の前記スイッチングレギュレータのそれぞれの出力側に設けられる第１のコンデンサへの充放電を予め定める互いに異なるタイミングで行うための基準となる予め定める周期の基準信号を生成する基準信号生成回路であって、
   第２のコンデンサと、前記第２のコンデンサへの充放電を制御して、前記予め定める周期と同じ周期の三角波信号を生成させる充放電制御部とを備えていることを特徴とする基準信号生成回路。
2. 前記充放電制御部は、前記第２のコンデンサへの充放電のタイミングを決める充放電切換信号を生成し、
   前記基準信号は、前記充放電制御部によって生成される充放電切換信号であることを特徴とする請求項１に記載の基準信号生成回路。
3. 前記第１のスイッチングレギュレータは、前記三角波信号に基づいて、前記第１のスイッチングレギュレータに設けられる第１のコンデンサへの充放電を行うタイミングを決めるタイミング制御信号を生成する比較器を含み、前記比較器によって生成されるタイミング制御信号を前記基準信号として、複数の前記スイッチングレギュレータのうち前記第１のスイッチングレギュレータを除く残余のスイッチングレギュレータに出力することを特徴とする請求項１に記載の基準信号生成回路。
4. 前記充放電制御部は、前記第２のコンデンサへの充放電のタイミングを決める充放電切換信号を生成し、
   前記基準信号生成回路は、ベースに前記充放電制御部によって生成される充放電切換信号が入力され、エミッタがグランドに接続され、コレクタを出力とするＮＰＮ型のトランジスタ、またはゲートに前記充放電制御部によって生成される充放電切換信号が入力され、ソースがグランドに接続され、ドレインを出力とする電界効果トランジスタをさらに備え、
   前記基準信号は、前記コレクタまたは前記ドレインから出力される信号であることを特徴とする請求項１に記載の基準信号生成回路。
5. 定電圧源にコイルを介して並列に接続される第１および第２のスイッチングレギュレータであって、
   予め定める周期の三角波信号を生成する基準信号生成回路と、前記第１のスイッチングレギュレータの出力側に設けられる第１のコンデンサと、前記基準信号生成回路が生成する三角波信号に基づいて、前記第１のコンデンサへの充放電を行うタイミングを決める第１のタイミング制御信号を生成する第１の比較器とを有している前記第１のスイッチングレギュレータと、
   前記第２のスイッチングレギュレータの出力側に設けられる第２のコンデンサと、前記基準信号生成回路が生成する三角波信号に基づいて、前記第２のコンデンサへの充放電を行うタイミングを決める第２のタイミング制御信号を生成する第２の比較器とを有している前記第２のスイッチングレギュレータとを備え、
   前記基準信号生成回路が生成する三角波信号は、前記第１の比較器の非反転入力端子に入力され、かつ前記第２の比較器の反転入力端子に入力されることを特徴とする電源回路。
6. 定電圧源にコイルを介して並列に接続される第１および第２のスイッチングレギュレータであって、
   請求項４に記載の基準信号生成回路と、出力に接続される負荷回路の動作を停止する停止信号を生成する停止信号生成回路とを有している前記第１のスイッチングレギュレータと、
   出力側に設けられる第３のコンデンサと、前記基準信号生成回路が生成する三角波信号と同じ周期で発振する第２の三角波信号を生成する第１の三角波信号生成回路と、前記基準信号生成回路が生成する基準信号に基づいて前記基準信号生成回路が生成する三角波信号と同じ周期で発振する第３の三角波信号を生成する第２の三角波信号生成回路と、前記停止信号生成回路が生成する停止信号によって決まるタイミングで、前記第３のコンデンサへの充放電を行うタイミングを決めるタイミング制御信号の基準となる信号を、第１の三角波信号生成回路が生成する第２の三角波信号から、第２の三角波信号生成回路が生成する第３の三角波信号に切り換える基準信号切換回路とを有している前記第２のスイッチングレギュレータとを備えることを特徴とする電源回路。
7. 前記第２のスイッチングレギュレータは、前記基準信号生成回路が生成する基準信号の立ち下がりまたは立ち上がりでワンショットパルスを生成するパルス生成回路をさらに備え、
   前記第１の三角波信号生成回路は、前記第２の三角波信号を生成する第４のコンデンサを備え、前記パルス生成回路が前記基準信号の立ち下がりで生成するワンショットパルスが出力されるとき、前記第４のコンデンサの電位を前記第２の三角波信号の最大の電位とし、または前記パルス生成回路が前記基準信号の立ち上がりで生成するワンショットパルスが出力されるとき、前記第４のコンデンサの電位を前記第２の三角波信号の最小の電位とすることを特徴とする請求項６に記載の電源回路。
8. 前記基準信号切換回路は、前記停止信号生成回路によって生成される停止信号によって決まるタイミングを生成するラッチ回路を備え、
   前記ラッチ回路は、前記停止信号生成回路によって生成される停止信号と前記基準信号生成回路が生成する基準信号とに基づいてラッチすることを特徴とする請求項６または７に記載の電源回路。
9. 前記ラッチ回路は、前記停止信号生成回路によって生成される停止信号を予め定める時間遅延させた信号と、前記基準信号生成回路が生成する基準信号またはその基準信号の反転信号との論理積が１になったときにラッチすることを特徴とする請求項７に係る請求項８に記載の電源回路。
10. 請求項１〜４のいずれか１つに記載の基準信号生成回路または請求項５〜９のいずれか１つに記載の電源回路を備えることを特徴とする電子機器。

Images