JP2009225469A - 低ノイズ且つ高安定性を実現するクリスタルオシレータ - Google Patents

Abstract

【課題】振幅が制御された差分信号を出力すると共にＤＣレベルを制御する、低ノイズ且つ高安定なクリスタルオシレータを実現する回路、方法および装置を提供する。
【解決手段】クリスタルオシレータ回路であって、フィードバックループを２つ有する。一方はクリスタルオシレータ信号のＤＣレベルを設定するために用いられ、他方はクリスタルオシレータ信号の振幅を調整するために使用される。ＤＣレベル設定フィードバックループは、オシレータ信号のＤＣ成分を２つの供給電圧の間に収まるように設定することができる。振幅制御ループは、クリスタルオシレータの出力信号の振幅を一定の範囲内に収める。振幅は、供給電圧をクリッピングすることなく安定性を高めジッタを低減することができる範囲内でスイングが最大となるように設定することができる。振幅制御回路は、ノイズ性能を改善するべくデジタル回路としてもよい。上記２つのループの時定数は、不安定化を避けるために分離してもよい。
【選択図】図１

Description

本発明は、クリスタルオシレータに関するもので、特に低ノイズ且つ高安定性を実現するクリスタルオシレータに関する。本願は、米国仮出願第６０／７０４，５２５号（出願日：２００５年８月１日）、および米国仮出願第６０／７２２，７３４号（出願日：２００５年９月３０日）の恩恵を請求する。当該仮出願に記載された内容はすべて参照により本願に組み込まれる。本願はまた、米国出願第１１／２４２，６２１号（出願日：２００５年１０月３日）の恩恵を請求し、当該出願に記載された内容はすべて参照により本願に組み込まれる。

クリスタルオシレータは有用性が非常に高い回路である。電気通信や有線／無線ネットワークを初めとした多数の電子技術分野において、クロックなどの周期信号の供給源として利用されている。一般的な例を挙げると、集積回路間で行われるデータ転送のタイミングを設定するために用いられる。このように使用されるクリスタルオシレータには、位相ノイズや位相ジッタが発生すると性能が低下、データ通信エラーが発生、データスループットが限られてしまうという問題がある。このため、低ノイズ且つ高安定性を実現するクリスタルオシレータの開発が期待されている。

クリスタルオシレータの信号ノイズ（Ｓ／Ｎ）比は、信号強度を上げることによって改善することができる。信号強度／振幅を大きくする方法の１つとして、シングルエンド信号ではなく差分信号を生成する方法が挙げられる。差分信号の場合、シングルエンド信号に比べると名目上の振幅が倍になるだけでなく、共通モードの除去率が一定の水準を達成することができるため、ノイズをさらに減少させることができる。また、このように振幅が大きいオシレータ信号を受信するバッファは、ゲインが小さくても動作することができ、ノイズを低減することができる。

しかし、クリスタルオシレータ信号の振幅が過度に大きくすると、オシレータ回路においてジッタの発生または回路の不安定化などの問題が生じる。振幅が過度に大きくなると、クリスタルオシレータに印加される一対の供給電圧のうち片方あるいは両方によって信号が制限されてしまう可能性がある。具体的には、供給電圧に対する静電放電（ＥＳＤ）ダイオードが電流を通せるようになるので、オシレータ信号がクリッピングされ、本来ならシングルトーン信号である信号に対して高調波／不要波周波数成分が加わってしまう。このような高調波によってオシレータの動作周波数が移動／シフトし、中心周波数が正確でなくなってしまう。

また、クリスタルオシレータ信号は通常、当該オシレータを使用する集積回路に対してＡＣ接続しなければならない。クリスタルオシレータ信号のＤＣレベルを適切に制御することができれば、入力バッファは、ＡＣ接続コンデンサを用いることなくクリスタルに直接接続が可能な構成とすることができる。このようにすることで、部品数の低減、ボードスペースの節約およびコスト削減を達成できる。さらに、ＥＳＤダイオードによるオシレータ信号のクリッピングを減らすこともできる。

以上より、振幅が大きく且つ制御された差分信号を出力し、出力信号のＤＣレベルを制御する機構を備えるクリスタルオシレータを提供する回路、方法および装置の開発が期待されている。

上述の目的を実現するため、本発明の実施形態は、振幅が大きい差分信号を出力しＤＣレベルの制御を行う低ノイズ且つ高安定なクリスタルオシレータを提供する回路、方法および装置を提供する。本発明の一実施形態の例を挙げると、フィードバックループを２つ有するクリスタルオシレータを提供する。このうち一方のフィードバックループは、クリスタルオシレータ信号のＤＣレベルを設定するためのもので、他方は該信号の振幅を調整するためのものである。本発明のさまざまな実施形態は、上記のフィードバックループのうち一方もしくは両方を備え、以下で説明する特徴の一部またはすべてを含んでもよい。

本発明の一実施形態によると、クリスタルオシレータ信号のＤＣレベルを制御するフィードバックループを提供する。ＤＣレベルは、２つの供給電圧の間に収まるように設定してもよいし、参照電圧もしくはその他適切な電圧に一致するように設定してもよい。例えば、オシレータ回路に対する最小供給電圧の２分の１に等しいグラウンド参照電圧に一致するようにＤＣレベルを設定してもよい。また、電源もしくは温度など別の条件の関数である電圧に一致させてもよいし、上述のパラメータとは無関係に設定してもよい。

上記の実施形態はさらに、振幅を制御するフィードバックループを提供する。このフィードバックループは、クリスタルオシレータ出力信号の振幅を一定の範囲内となるように設定する。この振幅は、供給電圧をクリッピングすることなく安定性を高め且つジッタを低減することができる範囲内でスイングが最大となるように設定してもよい。このような振幅制御回路は、ノイズ性能を改善すべくデジタル形式であってもよい。振幅制御ループがデジタル形式の場合、起動回路を備えるとしてもよい。一実施形態によると、このような起動回路はアナログ制御ループで、クリスタルオシレータ回路が起動すると、デジタル制御ループに取って代わられて無効となる。

上述の２つのループの時定数および帯域幅は、不安定化を防ぐために互いに分離してもよい。具体的に言うと、振幅制御ループの帯域幅をＤＣレベル制御ループの帯域幅より大幅に小さく設定し、ループ間の相互作用を最低限とする。

本発明の実施形態は例えば、集積回路を提供する。当該集積回路は、共振素子を駆動して第１オシレータ信号を生成する手段、第１オシレータ信号のＤＣレベルを調整する手段、ならびに第１オシレータ信号の振幅を調整する手段を備える。

上記またはほかの実施形態によると、共振素子に駆動信号を供給することによって共振素子を駆動する手段を備え、駆動信号は共振素子に基づいて決まるとしてもよい。上記またはほかの実施形態によると、駆動信号をゲイン回路に供給する手段をさらに備えてもよい。上記またはほかの実施形態によると、ゲイン回路はＭＯＳトランジスタであってもよい。上記またはほかの実施形態によると、第１オシレータ信号とバイアス電圧を比較し、比較の結果に基づいて出力を行うことによって、第１オシレータ信号のＤＣレベルを調整する手段をさらに備えてもよい。上記またはほかの実施形態によると、ゲイン素子は、増幅器の出力を受信するＭＯＳトランジスタであってもよい。上記またはほかの実施形態によると、第１オシレータ信号のＤＣレベルを調整して、集積回路が受信する２つの供給電圧の間に収まるようにする手段をさらに備えてもよい。上記またはほかの実施形態によると、第１オシレータ信号の振幅を測定する手段および第１オシレータ信号の振幅の測定値を供給する手段をさらに備えてもよい。上記またはほかの実施形態によると、ピーク検出器を用いて第１オシレータ信号の振幅を測定する手段をさらに備えてもよい。上記またはほかの実施形態によると、第１オシレータ信号の振幅はダイオードおよびキャパシタンスを用いて測定してもよい。上記またはほかの実施形態によると、第１オシレータ信号の振幅の測定値を高しきい値および低しきい値と比較する手段および比較の結果に応じた信号を供給する手段をさらに備えてもよい。上記またはほかの実施形態によると、第１オシレータ信号の振幅が高しきい値よりも大きい場合出力値を減少させる手段、第１オシレータ信号の振幅が高しきい値未満で低しきい値より大きい場合出力値をそのままとする手段、および第１オシレータ信号の振幅が低しきい値未満の場合、出力値を増加させる手段をさらに備えてもよい。上記またはほかの実施形態によると、出力値に応じてバイアス電流を生成する手段をさらに備えてもよい。上記またはほかの実施形態によると、バイアス電流を、共振素子を駆動するゲイン回路に供給する手段をさらに備えてもよい。上記またはほかの実施形態によると、第１オシレータ信号のＤＣレベルに基づき第２オシレータ信号のＤＣレベルを設定する手段をさらに含んでもよい。上記またはほかの実施形態によると、第１オシレータ信号のＤＣレベルをＤＣ接続して第２オシレータ信号のＤＣレベルを生成する手段をさらに含んでもよい。

本発明の内容および効果については、添付の図面を参照して以下で詳細に説明する。

本発明の一実施形態に係る、低ノイズ且つ高安定を実現するクリスタルオシレータを示すブロック図である。

本発明の一実施形態に係る、低ノイズ且つ高安定を実現するピアス型クリスタルオシレータを示すブロック図である。

本発明の一実施形態に係る、クリスタルオシレータのＤＣバイアスループを示す概略図である。

ＤＣバイアスループ、例えば図３に示したＤＣバイアスループの動作を説明するフローチャートである。

本発明の一実施形態に係る、クリスタルオシレータのデジタル振幅制御ループを示す概略図である。

振幅制御ループ、例えば図５に示した振幅制御ループの動作を説明するフローチャートである。

本発明の一実施形態に係る、クリスタルオシレータを起動するために用いられるアナログ振幅制御ループを示す概略図である。

本発明の実施形態の一例を示す。

本発明の実施形態の一例を示す。

本発明の実施形態の一例を示す。

本発明の実施形態の一例を示す。

本発明の実施形態の一例を示す。

本発明の実施形態の一例を示す。

本発明の実施形態の一例を示す。

本発明の実施形態の一例を示す。

図１は、本発明の一実施形態に係る、低ノイズ且つ高安定を実現するクリスタルオシレータを示すブロック図である。同図には、クリスタルＸ１ １１０、ゲイン素子Ａ１ １２０、増幅器Ａ２ １３０、振幅検出回路１４０、レジスタＲ１ １５０およびＲ２ １６０、ならびにコンデンサＣ１ １７０を示す。本明細書に添付された図面は当図も含め、説明のために用いられ、本発明の実施可能な実施形態または請求項を限定するものではない。

クリスタルＸ１ １１０は、ゲイン素子Ａ１ １２０によって駆動される。本発明の実施形態において、クリスタルＸ１ １１０はクリスタルであってもよいし、その他の共振素子または共振回路であってもよい。例えば、ＬＣタンク回路であってもよい。ゲイン素子Ａ１ １２０は実質的に反転処理を行い、単一のトランジスタから成る単純な構成としてもよい。または、実質的に信号の反転を行う限り、直列に接続されたインバータまたはバッファで構成してもよい。ゲイン素子Ａ１ １２０は、クリスタルＸ１ １１０を駆動するために必要なゲインを供給する。

動作を説明すると、ライン１１４の信号Ｖ２、つまりゲイン素子Ａ１ １２０の出力端末は、ＤＣ電圧の上下にまたがって発振する。このＤＣ電圧はライン１１４の信号Ｖ２のＤＣ成分で、発振はＡＣ成分である。レジスタＲ１ １５０は、ライン１１２の信号Ｖ１のＤＣ成分とライン１１４の信号Ｖ２のＤＣ成分を均一にするために用いられる。ライン１１２の信号Ｖ１とライン１１４の信号Ｖ２は、名目上位相が１８０度ずれており、基本的には理想的な正弦波を描く。

増幅器Ａ２ １３０は、ライン１１４の信号Ｖ２のＤＣ成分とライン１３２のバイアス電圧を比較する。実施形態によって、ライン１３２のバイアス電圧と比較する電圧を変えてもよい。例えば、ライン１１２の信号Ｖ１のＤＣ成分を比較対象としてもよい。これ以外の実施形態においては、レジスタＲ１ １５０が直列に接続された複数のレジスタから構成されるとし、これらのレジスタのうち２つの間にあるノードの電圧をライン１３２のバイアス電圧と比較してもよい。本発明の一実施形態によると、ライン１３２のバイアス電圧は、オシレータに対する最小供給電圧の２分の１に等しいグラウンド参照電圧と等しくなるように設定される。本発明の別の実施形態によると、このバイアス電圧は参照電圧と等しくなるように設定してもよい。例えば、バンドギャップ電圧と等しくなるように設定してもよい。ほかの実施形態においては、ＶＣＣや温度といった条件の関数としてもよいし、このようなパラメータとは無関係に変化させてもよい。

増幅器Ａ２ １３０は、ライン１１４の信号Ｖ２を受信し、この信号Ｖ２のＤＣ成分とライン１３２のバイアス電圧を比較する。比較の結果に基づいて増幅器Ａ２ １３０の出力信号が生成され、この電圧に基づいてライン１１２の信号Ｖ１のＤＣ成分を設定する。

ＤＣ成分制御フィードバックループの動作を以下に説明する。ライン１１４の信号Ｖ２のＤＣ成分が増加すると、増幅器Ａ２ １３０が出力する電圧を下げる。この結果、ライン１１２の信号Ｖ１のＤＣ成分が減少する。ここで、ライン１１４の信号Ｖ２とライン１１２の信号Ｖ１はＤＣ接続されているので、ライン１１４の信号Ｖ２のＤＣ成分も同様に減少する。このようにして、最初の増加分が補正される。

振幅検出回路１４０は、ライン１１２の信号Ｖ１を受信し、ゲイン素子Ａ１ １２０に対してバイアス電流またはバイアス電圧を供給する。振幅検出回路１４０はライン１１２の信号Ｖ１の発振振幅をしきい値と比較する。ライン１１２の信号Ｖ１の振幅が増加すると、振幅検出回路１４０はゲイン素子Ａ１ １２０のゲインを減少させ、クリスタルＸ１ １１０に対する駆動信号を減少させる。この結果、ライン１１４の信号Ｖ２の電圧スイングの振幅が小さくなる。逆に、ライン１１２の信号Ｖ１の振幅が減少すると、振幅検出回路１４０はゲイン素子Ａ１ １２０のゲインを増加させる。この結果、ライン１１４の信号Ｖ２の振幅が大きくなる。このようにフィードバックが行われ、ライン１１４の信号Ｖ２の振幅が一定レベルに維持される（実施例によっては、一定範囲内に維持される）。

上述したが、本発明の実施形態によると、ゲイン素子Ａ１ １２０はトランジスタ１つから成る単純な構成としてもよい。ゲイン素子Ａ１ １２０が１つのトランジスタ、例えばＭＯＳトランジスタによって構成されるオシレータを、ピアス（Ｐｉｅｒｃｅ）型オシレータと呼んでもよい。このような構成の場合、クリスタルＸ１ １１０は並列共振モードで発振を行う。本発明の実施形態を用いて、上記以外のオシレータ、例えばピアス型、Ｃｏｌｐｉｔｔｓ型、Ｈａｒｔｌｅｙ型、Ａｒｍｓｔｒｏｎｇ型、Ｃｌａｐｐ型などのオシレータを改良してもよい。ピアス型オシレータの例を、次の図２に示す。

図２は、本発明の一実施形態に係る、低ノイズ且つ高安定を実現するピアス型クリスタルオシレータを示すブロック図である。同図には、クリスタルＸ１ ２１０、トランジスタＭ１ ２２０、バイアス電流源２３０、増幅器Ａ１ ２４０、振幅検出回路２５０、レジスタＲ１ ２４５およびＲ２ ２１５、コンデンサＣ１ ２２５、Ｃ２ ２５５およびＣ３ ２４７を示す。

図２に示す構成によると、トランジスタＭ１ ２２０はクリスタルＸ１ ２１０を駆動するために必要なゲインを供給する。クリスタルＸ１ ２１０は、コンデンサＣ１ ２２５を介してトランジスタＭ１ ２２０のベースにＡＣ接続されている。このような構成とすることで、ライン２２２のクリスタルオシレータ信号Ｖ１のＤＣ成分とトランジスタＭ１ ２２０のゲートにおけるバイアス電圧が分離される。レジスタＲ２ ２１５は供給する抵抗が大きく、ライン２２４の信号Ｖ２のＤＣ電圧と等しくなるようにライン２２２の信号Ｖ１のＤＣ電圧をバイアスする。レジスタＲ２ ２１５が供給する抵抗が大きいため、例えば、コンデンサＣ１ ２２５やその他の見やすくするために図２には示していないコンデンサを用いるなどして、リーク電流が発生しないように注意する必要がある。

増幅器Ａ１ ２４０は、ライン２２４の信号Ｖ２のＤＣ成分とライン２４２のバイアス電圧を比較する。上述したが、ライン２４２のバイアス電圧と比較する電圧はほかの電圧であってもよい。例えば、レジスタＲ２ ２１５が直列に接続された複数のレジスタから成る構成として、これらのレジスタのうち２つの間にあるノードの電圧をライン２４２のバイアス電圧と比較してもよい。増幅器Ａ１ ２４０は、コンデンサＣ３ ２４７全体に対して電圧を出力する。コンデンサＣ３ ２４７はレジスタＲ１ ２４５を介してトランジスタＭ１ ２２０のゲートに接続されている。一実施形態によると、増幅器Ａ１ ２４０は、コンデンサＣ３ ２４７全体に対して電圧を生成する電流を供給する、相互コンダクタンス（ｇｍ）増幅器である。この出力電圧によってトランジスタＭ１ ２２０の動作基点が決まり、結果としてライン２２４の信号Ｖ２のＤＣ成分が設定される。レジスタＲ１ ２４５とコンデンサＣ３ ２４７によって、増幅器Ａ１ ２４０の出力は、トランジスタＭ１ ２２０のゲートにおけるＡＣの大きいスイングから逆隔離される。

具体的には、ライン２２４の信号Ｖ２のＤＣ成分がライン２４２のバイアス信号のレベルより高い場合、増幅器Ａ１ ２４０の出力電圧は下げられる。この結果、トランジスタＭ１ ２２０のゲート−ソース間電圧が減少し、ライン２２４の信号Ｖ２のＤＣ電圧が増加する。

ライン２２２の信号Ｖ１は、コンデンサＣ２ ２５５を介して振幅検出回路２５０にＡＣ接続されている。ここで、振幅検出回路２５０は電流源ＩＢＩＡＳ２３０が供給するバイアス電流を調整する。ライン２２２の信号Ｖ１の振幅が増加すると、バイアス電流源２３０が供給する電流は減らされ、ライン２２４の信号Ｖ２およびライン２２２の信号Ｖ１の振幅が小さくなる。逆に、ライン２２２の信号Ｖ１の振幅が減少すると、バイアス電流源２３０が供給する電流は増やされ、ライン２２４の信号Ｖ２とライン２２２の信号Ｖ１の振幅は増加する。

オシレータの電圧信号のＤＣ成分を設定または制御する方法は数多くある。このＤＣ成分制御動作をフィードバックループを用いて行う場合、フィードバックループはアナログ、デジタル、またはその組み合わせのうちどれであってもよい。次の図３に示すアナログ回路を、ＤＣ成分制御動作に使用してもよい。図４には、ＤＣ成分を設定する方法を示す。この方法はアナログ形式またはデジタル形式のどちらを用いて行ってもよい。

図３は、本発明の一実施形態に係る、クリスタルオシレータのＤＣバイアスループを示す概略図である。同図には、クリスタルＸ１ ３１０、トランジスタＭ１ ３２０、電流源ＩＢＩＡＳ３３０、増幅器Ａ１ ３４０、レジスタＲ１ ３１５、Ｒ２ ３１７およびＲ３ ３５０ならびにコンデンサＣ１ ３６０、Ｃ２ ３６５、Ｃ３ ３７０、Ｃ４ ３４５およびＣ５ ３７５を示す。振幅検出回路を用いて電流源ＩＢＩＡＳ３３０が供給する電流を調整してもよいが、図を見やすくするために図示は省略している。

クリスタルＸ１ ３１０はトランジスタＭ１ ３２０によって駆動される。ライン３２２の信号Ｖ１は、コンデンサＣ１ ３６０を介してトランジスタＭ１ ３２０のゲートにＡＣ接続されている。直列に接続されているレジスタＲ１ ３１５およびＲ２ ３１７によって、ライン３４４の信号Ｖ４のＤＣレベルと等しくなるように、ライン３２２の信号Ｖ１とライン３２４の信号Ｖ２のＤＣレベルを設定する。コンデンサＣ３ ３７０とＣ５ ３７５は、クリスタルの周波数を調整するために使用される。本発明の実施形態によると、コンデンサＣ３ ３７０とＣ５ ３７５は、スイッチングが可能なコンデンサアレイを備えることによって、例えばＦＭ変調器の一部として構成され、クリスタルの周波数を調整または変調してもよい。

トランジスタＭ１ ３２０はクリスタルＸ１ ３１０に対して駆動電流を供給する。ここで、トランジスタＭ１ ３２０は、ゲート電圧が増大するとドレイン電流が急増する構成となっている。このため、トランジスタＭ１ ３２０のＤＣバイアス電圧は通常ほぼグラウンドで、トランジスタＭ１ ３２０のしきい値未満となるようにバイアスされ、通常はオフになっている。発振周期毎にトランジスタＭ１ ３２０はオン状態になり、電流を１パルス分クリスタルＸ１ ３１０に供給する。

ライン３２２の信号Ｖ１の振幅は大きくするのが望ましい。しかし、そのように大きな振幅を持つ信号をトランジスタＭ１ ３２０のゲートに直接ＡＣ接続すると、トランジスタＭ１ ３２０のゲートのＤＣバイアス電圧は、クリスタルＸ１ ３１０に供給される駆動電流が大きくなり過ぎないように、グラウンドより低くしなければならない。しかし、増幅器Ａ１ ３４０はグラウンドより低い電圧では動作できない。この問題を解決するため、例えば、電荷ポンプなどを用いて増幅器Ａ１ ３４０に印加する供給電圧を不電圧とすることが挙げられる。この方法によれば、素晴らしいノイズ性能を実現することができる。別の方法としては、ライン３２２の信号Ｖ１の振幅を小さくすることが挙げられる。

以上の問題を鑑み、この実施形態においては、コンデンサＣ２ ３６５がトランジスタＭ１ ３２０のゲートとグラウンドの間に接続されている。このような構成とすることによって、コンデンサＣ１ ３６０およびＣ２ ３６５は容量分圧器を構成し、トランジスタＭ１ ３２０のゲートから見た信号の振幅を小さくする。この結果、トランジスタＭ１ ３２０のゲートのＤＣバイアス電圧はグラウンドより高くなる。具体的な実施例を挙げると、トランジスタＭ１ ３２０のゲートのＤＣバイアス電圧は約２００ｍＶとなり、このＤＣバイアス電圧は増幅器Ａ１ ３４０が供給することができる。このため、増幅器Ａ１ ３４０に負電圧を供給する必要はない。

ライン３４４の信号Ｖ４のＤＣ成分は、増幅器Ａ１ ３４０、レジスタＲ３ ３５０およびトランジスタＭ１ ３２０から構成されるフィードバックループによって設定される。具体的に言うと、増幅器Ａ１ ３４０がライン３４４の電圧信号Ｖ４とライン３４２で受信するバイアス信号を比較する。ここで、ライン３２４の信号Ｖ２とライン３２２の信号Ｖ１は各々振幅が大きい発振信号で、位相が互いに１８０度ずれている。このため、レジスタＲ１ ３１５およびＲ２ ３１７が等しいと仮定すると、ライン３４４の信号Ｖ４のＤＣレベルはライン３２２の信号Ｖ１とライン３２４の信号Ｖ２のＤＣレベルとほぼ同じとなる一方、ＡＣ成分はほとんどまたは全く持っていない。従って、増幅器Ａ１ ３４０がライン３４２のバイアス電圧と比較するものとして、ライン３４４の信号Ｖ４は望ましい。

増幅器Ａ１ ３４０はコンデンサＣ４ ３４５全体に対して電圧を出力する。コンデンサＣ４ ３４５は、上記ループの帯域幅、時定数または周波数応答を限定するために用いることができる。具体的に実施例を挙げると、増幅器Ａ１ ３４０は電流を出力し、コンデンサＣ４ ３４５がこの電流を電圧に変換する。増幅器Ａ１ ３４０の出力電圧によって、トランジスタＭ１ ３２０のＤＣバイアス電圧が決まる。トランジスタＭ１ ３２０のゲート−ソース間電圧によって、トランジスタＭ１ ３２０の動作基点であるドレイン電圧、つまりライン３２４の信号Ｖ２などが決まる。

図４は、ＤＣバイアスループ、例えば図３に示したＤＣバイアスループの動作を説明するフローチャートである。同図に示した方法によると、オシレータが出力する信号とバイアス電圧が比較される。この比較の結果に基づき、トランジスタに対するバイアス条件を決定する。そして、トランジスタによってオシレータ信号のＤＣレベルが決まる。

具体的に説明する。動作４１０で、クリスタルから第１信号を受信する。動作４２０で、クリスタル信号のＤＣレベルまたはＤＣ成分をバイアスレベルと比較する。同じ説明の繰り返しになるが、バイアスレベルは、２つの供給電圧の間に収まるように設定されてもよいし、バンドギャップ電圧などほかのバイアス電圧に設定してもよい。また、供給電圧、温度や処理といった条件に応じて変化してもよいし、無関係としてもよい。例えば、オシレータ回路に対する最小供給電圧の約２分の１であるグラウンド参照電圧としてもよい。または、上述したパラメータの一部またはすべてとは無関係に設定してもよい。

動作４３０で、比較の結果に基づき訂正信号が生成される。この訂正信号に基づき、第１クリスタル信号のＤＣレベルを設定する。このようなＤＣレベル制御処理を実施する方法は数多くあり、使用回路のトポロジーに応じて選んでもよい。例を挙げると、比較処理はデジタル形式に準拠して行ってもよい。この場合、第１クリスタル信号はフィルタ処理およびデジタル化の後、第２デジタル値と比較される。本発明のほかの実施形態によれば、このループはアナログ形式である。

図４に示す具体例においては、動作４４０で、訂正信号に基づきトランジスタのバイアス電圧を設定する。動作４５０で、トランジスタを用いて第１クリスタル信号のＤＣレベルを設定する。動作４６０で、レジスタを用いて第２クリスタル信号のＤＣレベルを設定する。さらに、別のレジスタを用いて、上記以外のクリスタル信号の設定を行うこともできる。

本発明の実施形態は振幅検出回路を備えるとしてもよい。振幅検出回路を用いて、クリスタルオシレータ回路のクリスタルにゲインを供給するトランジスタなどの回路に対する駆動信号のレベルを設定することができる。このループはアナログ形式でもデジタル形式でもよいし、両者の組み合わせであってもよい。上記で説明したが、ＤＣレベル制御ループとの間で相互作用が発生しないように、振幅検出回路の帯域幅をＤＣレベル制御ループの帯域幅より低く設定してもよい。ほかの実施形態では上記以外の構成としてもよい。例えば、振幅検出回路の帯域幅をＤＣレベル制御ループの帯域幅より高く設定してもよい。具体的な実施例を挙げると、振幅検出回路はほぼデジタルで、ループの帯域幅は加算器またはカウンタの値が測定または更新される周波数によって決まる。振幅を検出して検出した振幅を基に振幅のレベルを調整する回路の具体例を次の図５に示し、図６に振幅検出方法の具体例を示す。

図５は、本発明の一実施形態に係る、クリスタルオシレータのデジタル振幅制御ループを示す概略図である。デジタル振幅制御ループは、ＡＣ接続コンデンサＣ１ ５１０、ＤＣ回復レジスタ５１５、ダイオードＤ１ ５２０およびコンデンサＣ２ ５３０から構成される負ピーク検出器、ウィンドウ比較器５４０、加算器５５０、電流デジタル／アナログコンバータ（ＤＡＣ）５６０、およびローパスフィルタ５７０を含む。ＡＣ接続コンデンサＣ１ ５１０がライン５１２でオシレータ信号Ｖ１を受信する。電流ＤＡＣ５６０はバイアス電流を生成し、このバイアス電流はローパスフィルタ５７０でフィルタにかけられ、ライン５６２で電流ＩＢＩＡＳとして供給される。具体的な実施例を挙げると、ライン５６２のバイアス電流はトランジスタ、例えば図３のトランジスタＭ１ ３２０に対して電流を供給する。

ＡＣ接続コンデンサＣ１ ５１０は、オシレータ信号Ｖ１をライン５１２で受信し、ライン５１７で信号Ｖ２としてＡＣ接続する。ライン５１２の入力信号Ｖ１は、少なくとも２つの信号のうちの１つ、例えば図３に示したライン３２２の信号Ｖ１またはライン３２４の信号Ｖ２に対応してもよい。ライン５１２の信号Ｖ１の振幅を検出することによって、振幅検出器への入力とライン５６２で出力される電流ＩＢＩＡＳを分離することができる。コンデンサＣ１ ５１０のサイズは、容量分圧器が原因となる信号損失が生じないようにするために、ダイオードＤ１ ５２０およびレジスタＲ１ ５１５の寄生容量に対して、大きく設定する必要がある。レジスタＲ１ ５１５は、ライン５１７の信号Ｖ２のＤＣ成分を適切なバイアス電圧、本例ではライン５１６のＢＩＡＳに設定する。本発明の一実施形態において、レジスタＲ１ ５１５は、ＶＣＣとグラウンドのように２つの供給電圧の中間に位置するバイアスラインに接続されるとしてもよい。本発明の実施形態において、レジスタＲ１ ５１５は、図３のライン３４２のＢＩＡＳ電圧と同じまたは類似のバイアスラインに接続される。

ライン５１７の信号Ｖ２の負ピークがダイオードＤ１ ５２０およびコンデンサＣ２ ５３０によって検出され、ライン５３２のピーク検出済出力信号Ｖ３が生成される。別の実施形態では、例えばダイオードＤ１ ５２０を反転させることによって、正ピーク検出器を使用してもよいし、上記以外のピーク検出器またはエンベロープ検出器を使用してもよい。ライン５１７の信号Ｖ２の電圧が下降すると、ライン５３２の信号Ｖ３の電圧も同じく下降する。ライン５１７の信号Ｖ２の電圧が最小値またはピークに至ると、ライン５３２の信号Ｖ３の電圧は、ダイオードＤ１ ５２０によって生じたダイオードドロップを加味した対応するレベルとなる。本発明の実施形態によると、このようなダイオードドロップを相殺するまたは含まないピーク検出器が使用される。ライン５１７の信号Ｖ２のレベルが上昇すると、ダイオードＤ１ ５２０は逆バイアスをかけ、コンデンサＣ２ ５３０から切り離される。この結果、コンデンサＣ２ ５３０は負ピーク電圧を保持する。

ウィンドウ比較器５４０は、ライン５３２の信号Ｖ３を２つのしきい値、つまり高しきい値および低しきい値と比較する。ライン５３２の信号Ｖ３の電圧が低しきい値未満であれば、ライン５４６の信号ＶＬがアクティブとなる。ライン５３２の信号Ｖ３の電圧が高しきい値と低しきい値の間にあれば、ライン５４４の信号ＶＭがアクティブとなる。ライン５３２の信号Ｖ３の電圧が高しきい値より高ければ、ライン５４２の信号ＶＨがアクティブとなる。本発明の実施形態において、ライン５４４の信号ＶＭは必要とされない。また実施形態によっては、ウィンドウ比較器５４０は２つの比較器であってもよい。この場合、一方がライン５３２の信号Ｖ３と高しきい値を比較し、他方がライン５３２の信号Ｖ３と低しきい値を比較する。

加算器５５０は、値を増加／減少させていくカウンタであってもよい。加算器５５０は電流ＤＡＣ５６０に対してデジタル形式のワードを供給する。ライン５４６の信号ＶＬがアクティブの場合、加算器５５０は１ビット単位で値を減らしていく。ライン５４２の信号ＶＨがアクティブの場合、加算器５５０は１ビット単位で値を増やしていく。ライン５４４の信号ＶＭがアクティブの場合、加算器５５０の値は変化しない。別の実施形態においては、ピーク検出器、加算器５５０およびＤＡＣ５６０が共にオシレータ信号の振幅を適切に制御するために動作する限り、加算器５５０が用いる計算方法は上記以外であってもよい。

加算器５５０の計時は、加算器の出力状態が変化する速度を制御する信号によって行ってもよい。このようなクロック信号の周波数によって、振幅検出回路の帯域幅を制御する。本発明の一実施形態によると、ＤＣレベル制御ループとの間で相互作用が生じないように、振幅検出回路の帯域幅はＤＣレベル制御ループの帯域幅より小さく設定される。加算器５５０は、フラッシュコンバータのようなＡ／Ｄコンバータによって構成してもよい。また、上述した内容より複雑な機能を実現してもよい。例えば、振幅検出回路の周波数応答をより正確に設定するために、ポールおよびゼロを備える転送機能を実現してもよい。このようなポールおよびゼロの位置は、プログラム可能または調整可能であってもよい。

電流ＤＡＣ５６０は、加算器５５０からデジタル形式のワードを受信する。このワードは２進法に従って重み付けされていてもよいし、熱的にデコードされてもよい。重み付け方法は、２進法以外であってもよいし、複数の方法の組み合わせによって行ってもよい。電流ＤＡＣ５６０は通常複数のスイッチから構成され、各スイッチは電流源のオン／オフを切り替えることができる。電流ＤＡＣ５６０が生成する電流はフィルタにかけられた後、ゲイン素子またはトランジスタ、例えば図３のトランジスタＭ１ ３２０に供給される。この実施例の場合、フィルタ処理はローパスフィルタ５７０によって行われる。ローパスフィルタ５７０によって、電流ＤＡＣ５６０の出力から高周波数成分が除去される。このようにして、過渡電流からオシレータのゲイン素子を保護する。電流源は供給電圧、温度、処理とは無関係に動作してもよい。本発明の一実施形態においては、デジタル形式のワードの値が増加すれば、電流ＤＡＣ５６０もゲイン素子に供給する電流を増加させる。別の実施形態においては、デジタル形式のワードの値が増加すると、電流ＤＡＣ５６０は供給する電流を減少させてもよい。

別の実施形態によると、ライン５３２の信号Ｖ３の電圧と比較されるしきい値は１つだけである。この場合、ライン５３２の信号Ｖ３の電圧としきい値の大小関係を示す出力は１つだけである。このような構成の場合、動作中に比較の結果を示す信号がある状態と別の状態の間で交互に切り替わることが多い。すると、加算器５５０の値が２つのレベルの間で切り替わり、電流ＤＡＣ５６０が２つのバイアス電流レベルの間で切り替わることになる。この結果、オシレータ回路でデジタルスイッチングノイズが生じる可能性がある。しきい値を２つ使用することによって、オシレータ回路の動作中に、加算器５５０の出力やひいては電流ＤＡＣ５６０が供給するバイアス電流レベルを変更しないウィンドウを提供することができる。

図６は、振幅制御ループ、例えば図５に示した振幅制御ループの動作を説明するフローチャートである。同図に示した本発明の実施形態によると、クリスタルから出力される発振信号は、ピークが検出され、高しきい値および低しきい値と比較される。比較の結果に基づいて加算器を制御し、この結果得られる出力はバイアス電流に変換される。バイアス電流を用いてオシレータのゲイン素子またはゲイン回路を駆動する。ここでは検出するピークを正ピークとするが、代わりに負ピークを検出してもよい。

以下で具体的に説明する。動作６１０で、クリスタルから発振信号を受信する。動作６２０で、発振信号をＡＣ接続してＤＣ成分を除去する。動作６３０で、発振信号のＤＣ成分のピークを検出する。

動作６４０で、検出したピークを高しきい値および低しきい値と比較する。動作６５０で、ピークレベルが高しきい値より大きいかどうか確認する。高い場合は、動作６６０で加算器の値を減らす。ピークレベルが高しきい値以下である場合は、動作６７０で、低しきい値より小さいかどうか確認する。小さい場合は、動作６８０で、加算器の値を増やす。ピークレベルが高しきい値より小さく低しきい値より大きい場合は、動作６９０で、加算器の値をそのままとする。本発明のさまざまな実施形態においては、加算器の値の増減方法は実施例に応じて変えてもよい。

動作６９５で、加算器が示す値を電流に変換する。上述したが、この電流を用いて、発振信号を生成するクリスタルに対してゲインを供給するトランジスタなどの回路を駆動してもよい。

既述の図に示した振幅検出回路には、クリスタルが発振していない、または図５の加算器５５０を適切に計時する為に必要な振幅を持つ出力信号を供給していないという定常状態があってもよい。上述したオシレータは通常ノイズがあることによって起動されるが、起動処理を確実且つ迅速に行うために、アナログ振幅検出回路を使用してもよい。このようなアナログ振幅検出回路は、オシレータが動作し始めると、無効となりデジタル振幅検出回路、例えば図５に示した回路に取って代わられる。起動時に用いられるアナログ振幅制御回路を次の図７に示す。

図７は、本発明の一実施形態に係る、クリスタルオシレータを起動するために用いられるアナログ振幅制御ループを示す概略図である。同図には、ｇｍ増幅器７１０およびＰチャネルカレントミラーを示す。Ｐチャネルカレントミラーは、トランジスタＭ１ ７２０およびＭ２ ７３０ならびに分離コンデンサＣ３ ７２５を備える。

ｇｍ増幅器７１０は、ライン７０２で入力信号Ｖ１を受信する。ｇｍ増幅器７１０は電流を出力し、この出力電流はＰチャネルカレントミラーのトランジスタＭ１ ７２０およびＭ２ ７３０によって同じものが供給される。トランジスタＭ２ ７３０は、デジタル振幅検出回路の電流ＤＡＣと並列に接続されてもよい。具体的な実施例を挙げると、ライン７０２の信号Ｖ１は、図５に示すライン５３２の負ピーク検出済み信号Ｖ３であるが、実施形態によっては別の信号としてもよい。クリスタルオシレータ信号の振幅が大きくなると、ライン７０２の電圧Ｖ１は低下し、ｇｍ増幅器７１０がＰチャネルカレントミラーに供給する電流も減少する。

上述したが、オシレータが動作を開始すると、図７に例示した振幅検出回路は無効にされ、図５に示した振幅検出回路または本発明の実施形態に係る別の振幅検出回路に取って代わられてもよい。クリスタルオシレータ信号の振幅が加算器回路を適切に計時するために十分な大きさになると、図７の回路は無効とされてデジタル振幅検出回路に取って代わられてもよい。また、振幅制御回路のオン／オフ状態が何度も切り替わらないように、ヒステリシス機能を備えるとしてもよい。

上述したさまざまな実施例で使用したトランジスタはＭＯＳトランジスタである。本発明の別の実施形態において使用するトランジスタは、バイポーラ型、ＨＢＴ，ＭＥＳＦＥＴおよびＨＦＥＴなどであってもよい。使用したコンデンサは、金属同士のコンタクトを持つコンデンサや薄膜酸化コンデンサなどであってもよいし、ＭＯＳトランジスタのゲートであってもよい。使用したレジスタは、ポリシリコンレジスタ、ベースレジスタまたは埋め込みレジスタなどであってもよい。使用したクリスタルは、並列共振モードまたは直列共振モードで動作するクリスタルであってもよいし、これ以外の共振デバイスであってもよい。

図８Ａから図８Ｇに本発明のさまざまな実施例を示す。図８Ａに示すように、本発明の実施形態はハードディスクドライブ（ＨＤＤ）８００の一部であってもよい。本発明の実施例は、図８Ａにまとめて参照番号８０２で示す信号処理回路および制御回路の一方または両方としてもよい。実施例によっては、ＨＤＤ８００の信号処理回路および／または制御回路８０２および／またはほかの回路（不図示）は、データ処理、符号化および／または暗号化、演算などを行ったり、磁気記録媒体８０６との間で入出力が行われるデータをフォーマットしてもよい。

ＨＤＤ８００は、有線／無線通信リンク８０８を介して、コンピュータ、携帯情報端末（ＰＤＡ）などの携帯コンピュータデバイス、携帯電話、メディアプレーヤー、ＭＰ３プレーヤーを初めとするホストデバイス（不図示）と通信を行ってもよい。ＨＤＤ８００は、メモリ８０９に接続されるとしてもよい。メモリ１００９の例としては、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリなどの低レイテンシ型不揮発性メモリ、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）といった電子データストレージが挙げられる。

図８Ｂに示すように、本発明の実施形態はＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）ドライブ８１０の一部であってもよい。本発明の実施例は、図８Ｂにまとめて参照番号８１２で示す信号処理回路および制御回路の一方または両方、および／またはＤＶＤドライブ８１０の大容量データストレージ８１８であってもよい。実施例によっては、ＤＶＤ８１０の信号処理回路および／または制御回路８１２および／またはほかの回路（不図示）は、データ処理、符号化および／または暗号化、演算などを行ったり、光学記録媒体８１６との間で読み書きされるデータをフォーマットしてもよい。ＤＶＤ８１０の信号処理回路および／または制御回路８１２やほかの回路（不図示）は、上記以外の機能、例えば、符号化および／または復号化を初めとするＤＶＤドライブに関連した信号処理機能も有してもよい。

ＤＶＤドライブ８１０は、有線／無線通信リンク８１７を介して、コンピュータやテレビなどの出力デバイス（不図示）と通信を行ってもよい。また、ＤＶＤドライブ８１０は、不揮発性メモリである大容量データストレージ８１８と通信を行ってもよい。大容量データストレージ８１８は、図８Ａに示したようなＨＤＤを含んでもよい。そのようなＨＤＤは、直径が約１．８インチ未満のプラッタから成るミニＨＤＤであってもよい。ＤＶＤ８１０は、メモリ８１９に接続されるとしてもよい。メモリ１０１９の例としては、ＲＡＭ、フラッシュメモリなどの低レイテンシ型不揮発性メモリ、ＲＯＭといった電子データストレージが挙げられる。

図８Ｃに示すように、本発明の実施形態はＨＤＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ）８２０の一部であってもよい。本発明の実施例は、図８Ｃにまとめて参照番号８２２で示す信号処理回路および制御回路の一方または両方、ＨＤＴＶ８２０のＷＬＡＮインターフェースおよび／または大容量データストレージであってもよい。ＨＤＴＶ８２０は、有線／無線形式に従って、ＨＤＴＶ入力信号を受信し、ディスプレイ８２６用にＨＤＴＶ出力信号を生成する。実施例によっては、ＨＤＴＶ８２０の信号処理回路および／または制御回路８２２および／またはほかの回路（不図示）は、データ処理、符号化および／または暗号化、演算、データのフォーマットなどの必要とされるＨＤＴＶ関連処理を行ってもよい。

ＨＤＴＶ８２０は、光学および／または磁気記録装置などの不揮発性メモリである大容量データストレージ８２７と通信を行ってもよい。少なくとも１つのＨＤＤは図８Ａに示す構成を持ち、および／または、少なくとも１つのＤＶＤは図８Ｂに示す構成を持つとしてもよい。ＨＤＤは、直径が約１．８インチ未満のプラッタから成るミニＨＤＤであってもよい。ＨＤＴＶ８２０は、メモリ８２８に接続されるとしてもよい。メモリ８２８の例としては、ＲＡＭ、フラッシュメモリなどの低レイテンシ型不揮発性メモリ、ＲＯＭといった電子データストレージが挙げられる。ＨＤＴＶ８２０はまた、ＷＬＡＮネットワークインターフェース８２９を介してＷＬＡＮとの接続を支持してもよい。

図８Ｄに示すように、本発明の実施例は、車両８３０の制御システム、車両制御システムのＷＬＡＮインターフェースおよび／または大容量データストレージであってもよい。本発明の実施例は、温度センサ、圧力センサ、回転センサ、気流センサといったセンサから入力を受信、および／または、エンジン動作パラメータ、トランスミッション動作パラメータなどの出力制御信号を生成するパワートレイン制御システム８３２である。

本発明の実施形態はまた、車両８３０内の別の制御システム８４０の一部であってもよい。制御システム８４０も同様に、入力センサ８４２から信号を受信、および／または、出力デバイス８４４に制御信号を出力してもよい。実施例によっては、制御システム８４０は、ＡＢＳ（アンチロックブレーキングシステム）、ナビゲーションシステム、テレマティクスシステム、車両用テレマティクスシステム、車線逸脱対策システム、適応走行制御システム、ステレオやＤＶＤ、ＣＤなどの車内エンターテインメントシステムの一部であってもよい。このほかにもさまざまな実施例が可能である。

パワートレイン制御システム８３２は、不揮発性メモリである大容量データストレージ８４６と通信を行ってもよい。大容量データストレージ８４６は、光学および／または磁気記録装置、例えばＨＤＤおよび／またはＤＶＤであってもよい。少なくとも１つのＨＤＤは図８Ａに示す構成を持ち、および／または、少なくとも１つのＤＶＤは図８Ｂに示す構成を持つとしてもよい。ＨＤＤは、直径が約１．８インチ未満のプラッタから成るミニＨＤＤであってもよい。パワートレイン制御システム８３２は、メモリ８４７に接続されるとしてもよい。メモリ８４７の例としては、ＲＡＭ、フラッシュメモリなどの低レイテンシ型不揮発性メモリ、ＲＯＭといった電子データストレージが挙げられる。パワートレイン制御システム８３２はまた、ＷＬＡＮネットワークインターフェース８４８を介してＷＬＡＮとの接続を支持してもよい。制御システム８４０もまた、大容量データストレージ、メモリおよび／またはＷＬＡＮインターフェース（すべて不図示）を含んでもよい。

図８Ｅに示すように、本発明の実施形態は携帯電話用アンテナ８５１を有する携帯電話８５０の一部であってもよい。本発明の実施例は、図８Ｅにまとめて参照番号８５２で示す信号処理回路および制御回路の一方または両方、携帯電話８５０のＷＬＡＮインターフェースおよび／または大容量データストレージであってもよい。実施例によっては、携帯電話８５０は、マイクロフォン８５６、スピーカーおよび／または音声出力ジャックといった音声出力部８５８、ディスプレイ８６０および／またはキーパッド、ポインティングデバイス、音声駆動装置などの入力装置８６２から構成されるとしてもよい。携帯電話８５０の信号処理回路および／または制御回路８５２やほかの回路（不図示）は、データ処理、符号化および／または暗号化、演算、データのフォーマットやその他携帯電話に関連する処理を行ってもよい。

携帯電話８５０は、不揮発性メモリである大容量データストレージ８６４と通信を行ってもよい。大容量データストレージ８６４は、光学および／または磁気記録憶装置、例えばＨＤＤおよび／またはＤＶＤであってもよい。少なくとも１つのＨＤＤは図８Ａに示す構成を持ち、および／または、少なくとも１つのＤＶＤは図８Ｂに示す構成を持つとしてもよい。ＨＤＤは、直径が約１．８インチ未満のプラッタから成るミニＨＤＤであってもよい。携帯電話８５０は、メモリ８６６に接続されるとしてもよい。メモリ８６６の例としては、ＲＡＭ、フラッシュメモリなどの低レイテンシ型不揮発性メモリ、ＲＯＭといった電子データストレージが挙げられる。また、携帯電話８５０は、ＷＬＡＮネットワークインターフェース８６８を介してＷＬＡＮとの接続を支持してもよい。

図８Ｆに示すように、本発明の実施形態はセットトップボックス８８０の一部であってもよい。本発明の実施例は、図８Ｆにまとめて参照番号８８４で示す信号処理回路および制御回路の一方または両方、セットトップボックス８８０のＷＬＡＮインターフェースおよび／または大容量データストレージであってもよい。セットトップボックス８８０は、ブロードバンドを一例とするソースから信号を受信し、ディスプレイ８８８に適切な標準および／または高精細な音声／動画信号を出力する。ディスプレイ８８８の例は、テレビ、モニタなどの動画および／または音声出力装置である。セットトップボックス８８０の信号処理回路および／または制御回路８８４やほかの回路（不図示）は、データ処理、符号化および／または暗号化、演算、データのフォーマットやその他のセットトップボックスに関連した処理を行ってもよい。

セットトップボックス８８０は、不揮発性メモリである大容量データストレージ８９０と通信を行ってもよい。大容量データストレージ８９０は、光学および／または磁気記録装置、例えばＨＤＤおよび／またはＤＶＤであってもよい。少なくとも１つのＨＤＤは図８Ａに示す構成を持ち、および／または、少なくとも１つのＤＶＤは図８Ｂに示す構成を持つとしてもよい。ＨＤＤは、直径が約１．８インチ未満のプラッタから成るミニＨＤＤであってもよい。セットトップボックス８８０は、メモリ８９４に接続されるとしてもよい。メモリ８９４の例としては、ＲＡＭ、フラッシュメモリなどの低レイテンシ型不揮発性メモリ、ＲＯＭといった電子データストレージが挙げられる。セットトップボックス８８０はまた、ＷＬＡＮネットワークインターフェース８９６を介してＷＬＡＮとの接続を支持してもよい。

図８Ｇに示すように、本発明の実施形態はメディアプレーヤー８７２の一部であってもよい。本発明の実施例は、図８Ｇにまとめて参照番号８７１で示す信号処理回路および制御回路の一方または両方、メディアプレーヤー８７２のＷＬＡＮインターフェースおよび／または大容量データストレージであってもよい。実施例によっては、メディアプレーヤー８７２は、ディスプレイ８７６および／またはキーパッドやタッチパッドといったユーザ入力部８７７を備えるとしてもよい。実施例によっては、メディアプレーヤー８７２は、ディスプレイ８７６および／またはユーザ入力部８７７を介して、メニュー、ドロップダウンメニュー、アイコンおよび／またはポイントアンドクリックのインターフェースを利用するＧＵＩ（グラフィカル・ユーザ・インターフェース）を用いてもよい。メディアプレーヤー８７２はさらに、スピーカーおよび／または音声出力ジャックなどの音声出力部８７５を含む。メディアプレーヤー８７２の信号処理回路および／または制御回路８７１やほかの回路（不図示）は、データ処理、符号化および／または暗号化、演算、データのフォーマットやその他のメディアプレーヤーに関連した処理を行ってもよい。

メディアプレーヤー８７２は、大容量データストレージ８７０と通信を行ってもよい。大容量データストレージ８７０は、圧縮された音声および／または動画コンテンツなどのデータを格納する不揮発性メモリである。実施例によっては、圧縮音声ファイルは、ＭＰ３フォーマットなどの適切な音声および／または動画圧縮フォーマットに準拠したファイルであってもよい。大容量データストレージは、光学および／または磁気記録装置、例えばＨＤＤおよび／またはＤＶＤであってもよい。少なくとも１つのＨＤＤは図８Ａに示す構成を持ち、および／または、少なくとも１つのＤＶＤは図８Ｂに示す構成を持つとしてもよい。ＨＤＤは、直径が約１．８インチ未満のプラッタから成るミニＨＤＤであってもよい。メディアプレーヤー８７２は、メモリ８７３に接続されるとしてもよい。メモリ８７３の例としては、ＲＡＭ、フラッシュメモリなどの低レイテンシ型不揮発性メモリ、ＲＯＭといった電子データストレージが挙げられる。また、メディアプレーヤー８７２は、ＷＬＡＮネットワークインターフェース８７４を介してＷＬＡＮとの接続を支持してもよい。

図８Ｈに示すように、本発明の実施形態はアンテナ８３９を備えたＶｏＩＰ（Ｖｏｉｃｅ ｏｖｅｒ Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）フォン８８３の一部であってもよい。本発明の実施例は、図８Ｈにまとめて参照番号８８２で示す信号処理回路および制御回路の一方または両方、ＶｏＩＰフォン８８３の無線インターフェースおよび／または大容量データストレージであってもよい。実施例によっては、ＶｏＩＰフォン８８３は、マイクロフォン８８７、スピーカーおよび／または音声出力ジャックなどの音声出力部８８９、ディスプレイモニタ８９１、キーパッド、ポインティングデバイス、音声駆動システムなどの入力デバイス８９２およびＷｉ−Ｆｉ（Ｗｉｒｅｌｅｓｓ Ｆｉｄｅｌｉｔｙ）通信モジュール８８６を備える。ＶｏＩＰフォン８８３の信号処理回路および／または制御回路８８２やほかの回路（不図示）は、データ処理、符号化および／または暗号化、演算、データのフォーマットやその他のＶｏＩＰフォンに関連した処理を行ってもよい。

ＶｏＩＰフォン８８３は、不揮発性メモリである大容量データストレージ８８１と通信を行ってもよい。大容量データストレージ８８１は、光学および／または磁気記録装置、例えばＨＤＤおよび／またはＤＶＤであってもよい。少なくとも１つのＨＤＤは図８Ａに示す構成を持ち、および／または、少なくとも１つのＤＶＤは図８Ｂに示す構成を持つとしてもよい。ＨＤＤは、直径が約１．８インチ未満のプラッタから成るミニＨＤＤであってもよい。ＶｏＩＰフォン８８３は、メモリ８８５に接続されるとしてもよい。メモリ８８５の例としては、ＲＡＭ、フラッシュメモリなどの低レイテンシ型不揮発性メモリ、ＲＯＭといった電子データストレージが挙げられる。また、ＶｏＩＰフォン８８３は、Ｗｉ−Ｆｉ通信モジュール８８６を介して、ＶｏＩＰネットワーク（不図示）と通信リンクを確立する。上記以外の実施例も可能である。

以上に本発明の実施形態を挙げたが、説明のための例にすぎない。上述の説明はすべての実施形態を網羅しているわけではなく、説明した実施形態に本発明を限定するものでもない。上記教示内容を基に多くの変形例を実施することができる。また、例として挙げた実施形態は本発明の内容を説明する上で最適なものが選ばれ、上記実施形態を実際に利用することによって、当業者は本発明の最良の実施形態および変形例を達成し、所望の方法で利用することができる。

Claims (22)

1. 集積回路であって、
   クリスタルを駆動するゲイン素子、
   前記ゲイン素子の出力部における信号のＤＣレベルを調整するＤＣ制御ループ、
   前記ゲイン素子の前記出力部における前記信号の振幅を調整する振幅制御ループ
   を含む集積回路。
2. 前記ゲイン素子の入力部は前記クリスタルの第１ノードに応答し、前記クリスタルの第２ノードは前記ゲイン素子の前記出力部に応答する
   請求項１に記載の集積回路。
3. 前記ＤＣ制御ループは増幅器を有し、当該増幅器は前記ゲイン素子の前記出力部が生成する信号とバイアス電圧を比較し、前記比較の結果に基づいて出力を行う
   請求項１に記載の集積回路。
4. 前記ゲイン素子の前記出力部における前記信号の前記ＤＣレベルは、当該集積回路が受信する２つの供給電圧の間に収まるように調整される
   請求項３に記載の集積回路。
5. 前記振幅制御ループは振幅測定回路を備え、当該振幅測定回路は前記ゲイン素子の前記入力部での前記信号の振幅を測定する
   請求項１に記載の集積回路。
6. 前記振幅制御ループはさらに比較器を備え、当該比較器は前記ゲイン素子の前記出力部における前記信号の前記振幅の前記測定結果と高しきい値および低しきい値を比較し、当該比較の結果に応じた信号を供給する
   請求項５に記載の集積回路。
7. 前記振幅制御ループはさらにカウンタを備え、当該カウンタは前記比較器が供給する前記信号に応じて出力値を増加、減少または維持する
   請求項６に記載の集積回路。
8. 前記ゲイン素子の前記出力部が生成する信号の前記ＤＣレベルに基づいて、前記ゲイン素子の入力部における信号のＤＣレベルが決まる
   請求項１に記載の集積回路。
9. 前記ゲイン素子の前記出力部における前記信号の前記ＤＣレベルは、少なくとも１つのレジスタを用いて前記ゲイン素子の前記入力部にＤＣ接続されている
   請求項８に記載の集積回路。
10. 第１オシレータ信号を生成する方法であって、
    共振素子を駆動して前記第１オシレータ信号を生成すること、
    前記第１オシレータ信号のＤＣレベルを調整すること、
    前記第１オシレータ信号の振幅を調整すること
    を含む方法。
11. 前記共振素子に駆動信号を供給することによって前記共振素子を駆動し、当該駆動信号は前記共振素子に基づいて決まる
    請求項１０に記載の方法。
12. 前記駆動信号をゲイン回路に供給すること
    をさらに含む請求項１１に記載の方法。
13. 前記第１オシレータ信号とバイアス電圧を比較し、前記比較の結果に基づいて出力を行うことによって、前記第１オシレータ信号の前記ＤＣレベルを調整すること
    をさらに含む請求項１０に記載の方法。
14. 前記第１オシレータ信号の前記ＤＣレベルを調整して、前記集積回路が受信する２つの供給電圧の間に収まるようにすること
    をさらに含む請求項１３に記載の方法。
15. 第２オシレータ信号の振幅を測定すること、
    前記第２オシレータ信号の前記振幅の測定値を供給すること
    をさらに含む請求項１０に記載の方法。
16. 前記第２オシレータ信号の前記振幅の前記測定値を高しきい値および低しきい値と比較すること、
    前記比較の結果に応じた信号を供給すること
    をさらに含む請求項１５に記載の方法。
17. 前記第２オシレータ信号の前記振幅が前記高しきい値よりも大きい場合、出力値を減少させること、
    前記第２オシレータ信号の前記振幅が前記高しきい値未満且つ前記低しきい値より大きい場合、前記出力値を維持すること、
    前記第２オシレータ信号の前記振幅が前記低しきい値未満の場合、前記出力値を増加させること
    をさらに含む請求項１６に記載の方法。
18. 前記出力値に応じてバイアス電流を生成すること
    をさらに含む請求項１７に記載の方法。
19. 前記バイアス電流を、前記共振素子を駆動するゲイン回路に供給すること
    をさらに含む請求項１８に記載の方法。
20. 前記第１オシレータ信号の前記ＤＣレベルに基づき、前記第２オシレータ信号の前記ＤＣレベルを設定すること
    をさらに含む請求項１０に記載の方法。
21. 前記第１オシレータ信号の前記ＤＣレベルをＤＣ接続して前記第２オシレータ信号の前記ＤＣレベルを生成すること
    をさらに含む請求項２０に記載の方法。
22. 集積回路であって、
    共振素子を駆動するゲイン素子、
    前記ゲイン素子の出力部における信号のＤＣレベルを調整するＤＣ制御ループ、
    前記ゲイン素子の前記出力部における前記信号の振幅を調整する振幅制御ループ
    を備える集積回路。

Images