JP2009224657A - 半導体装置のはんだリフロー方法 - Google Patents

半導体装置のはんだリフロー方法 Download PDF

Info

Publication number
JP2009224657A
JP2009224657A JP2008069105A JP2008069105A JP2009224657A JP 2009224657 A JP2009224657 A JP 2009224657A JP 2008069105 A JP2008069105 A JP 2008069105A JP 2008069105 A JP2008069105 A JP 2008069105A JP 2009224657 A JP2009224657 A JP 2009224657A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
semiconductor element
guide member
solder reflow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008069105A
Other languages
English (en)
Inventor
Shoichi Ogasawara
翔一 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marelli Corp
Original Assignee
Calsonic Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calsonic Kansei Corp filed Critical Calsonic Kansei Corp
Priority to JP2008069105A priority Critical patent/JP2009224657A/ja
Publication of JP2009224657A publication Critical patent/JP2009224657A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75305—Shape of the pressing surface comprising protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 厚いはんだ層を形成でき、接合寿命の向上を図ることができる半導体装置のはんだリフロー方法を提供する。
【解決手段】 はんだ材３'を絶縁基板２上に供給し、その上に少なくとも半導体素子４を含む表面実装部品を位置決めして加熱する半導体装置１のはんだリフロー方法において、半導体素子４の全周に密着し、かつ、はんだ材３'の外周を囲繞するガイド部材５を絶縁基板２上にセットした状態ではんだ溶融を行う。
【選択図】 図３

Description

本発明は、半導体装置のはんだリフロー方法の技術分野に属する。
特許文献１には、絶縁基板とヒートスプレッダとの間、およびヒートスプレッダと半導体との間にそれぞれはんだ層を設けた半導体装置が開示されている。
特開２００３−１２４４３８号公報
しかしながら、上記特許文献１に記載された技術にあっては、はんだリフロー時のはんだの濡れ広がり（はんだ流れ）により、厚いはんだ層を形成できないため、接合寿命（熱疲労寿命）の向上を図ることができない。
本発明の目的は、厚いはんだ層を形成でき、接合寿命の向上を図ることができる半導体装置のはんだリフロー方法を提供することにある。
上記目的を達成するため、本発明の半導体装置のはんだリフロー方法では、表面実装部品の全周に密着し、かつ、はんだの外周を囲繞するガイド部材を基板上にセットした状態ではんだ溶融を行うことを特徴とする。
よって、本発明のにあっては、ガイド部材によりはんだの濡れ広がりを阻止しつつはんだリフローを行うことができるため、厚いはんだ層を形成でき、接合寿命の向上を図ることができる。
以下、本発明の半導体装置のはんだリフロー方法を実現するための最良の形態を、実施例に基づいて説明する。
図１は、実施例１の半導体装置のはんだリフロー方法を用いて製造した半導体装置１の側面図である。
実施例１の半導体装置１は、任意幅に構成された絶縁基板（基板）２と、はんだ層３と、平面視矩形の板状に形成された半導体素子（表面実装部品）４とを有している。絶縁基板２は、いわゆるリードフレーム材料の金属部材である。はんだ層３は、半導体素子４と絶縁基板２とを電気的に接続し、かつ、半導体素子４を絶縁基板２上に位置固定している。
はんだ層３は、例えば、鉛フリーはんだ、共晶はんだ等、シート状のはんだ材を用い、４つの側面（端面）に形成されたフィレット３１により、上方（半導体素子４）側から下方（絶縁基板２）側へ向かって徐々に幅広となる切頭四角錐状をなしている。はんだ層３の半導体素子４と接する上面３２の平面視形状は、半導体素子４の平面視形状と同一である。また、フィレット３１の高さ方向長さは、はんだ層３の高さ方向長さ（上面３２から下面３３までの距離）と同一である。
半導体素子４は、所定の矩形板状にダイシングされたもので、例えば、MOSFETをゲート部に組み込んだIGBT（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）を用いている。なお、半導体素子４は、下面の全面と上面の複数の所定位置とに電極を設定している。
図２は、はんだリフロー工程で半導体素子４の位置固定およびフィレット３１の成形に用いるガイド部材５の要部を示す断面図である。
ガイド部材５は、図３(b)に示すように、下方側が開口した断面コ字状に形成している。このガイド部材５の内周面５１の形状は、半導体素子４を内部に挿入した状態で、半導体素子４の外周面４１と全周に亘って密着するよう、半導体素子４の外形と略同一に形成している。
ガイド部材５の先端部分は、三角形状とし、はんだリフロー工程でガイド部材５を絶縁基板２上にセットしたとき、ガイド部材５の内周面５１とはんだ材との間には、三角形のフィレット成形用空隙部６が形成される。このフィレット成形用空隙部６の高さ方向長さは、はんだリフロー工程後のはんだ層３の高さ方向長さと同一、かつ、フィレット成形用空隙部６の水平方向長さ以上となるように設定している。
次に、実施例１の半導体装置１のはんだリフロー方法を説明する。
はんだリフロー工程に先立ち、はんだ供給工程と部品搭載工程を行う。はんだ供給工程とは、図３(a)のように絶縁基板２上の半導体素子４の固定位置に、シート状のはんだ材３'を供給する工程をいう。このはんだ供給工程は、例えば、自動ディスペンサまたは多軸ディスペンスロボットと自動クリームはんだ印刷機を用いることができる。
また、部品搭載工程とは、はんだ材３'の上に半導体素子４を載置させる工程をいう。この部品搭載工程は、例えば、自動部品搭載機や自動チップマウンタを用いることができる。
はんだリフロー工程では、まず、絶縁基板２の一方側からガイド部材５を近づけ、図３(b)に示すように、半導体素子４を内部に挿入し、先端部を絶縁基板２と当接させる。このとき、ガイド部材５の内周面５１は、半導体素子４の外周面４１と全周に亘って密着した状態となる。
次に、絶縁基板２上にはんだ材３'を介して位置決め搭載した半導体素子４を高温炉（リフロー炉）にて加熱し、絶縁基板２と半導体素子４とをはんだ付けする。このとき、溶融したはんだ材３'の一部が半導体素子４の外側へと移動するが、はんだ材３'の濡れ広がりは、ガイド部材５により規制され、はんだ材３'がフィレット成形用空隙部６に充填された時点で終了する。また、半導体素子４の外周面４１とガイド部材５の内周面５１とは全周に亘って密着しているため、溶融したはんだ材３'が半導体素子４の下面よりも上方へ移動する、いわゆるはんだのぬれ上がりが発生しない。
このため、図３(c)のはんだリフロー工程終了時には、はんだ層３の厚さを所望の厚さとすることができる。
図４は、実施例１の比較例として、ガイド部材５を用いないではんだリフロー工程を実施した場合のフィレット形状を示す斜視図であり、この場合、はんだ材の濡れ広がりが制限されないため、フィレットは、高さ方向長さよりも水平方向長さの方が長くなる。よって、はんだ層をより厚くするためにはんだ材の供給量を増加させたとしても、フィレットが水平方向に広がってしまうため、はんだ層を狙った厚みに形成できず、接合寿命の向上を図ることができない。
これに対し、実施例１では、ガイド部材５によりフィレット３１の濡れ広がりをフィレット成形用空隙部６内に抑えることができるため、図５に示すように、フィレット３１の高さ方向長さを水平方向以上とすることが可能である。よって、はんだ層３を狙った厚みに形成でき、接合寿命の向上を図ることができる。
また、実施例１では、フィレット３１は、フィレット成形用空隙部６の形状に応じた形状となるため、はんだ層３の端面形状を整えることができる。さらに、はんだリフロー工程において、半導体素子４はガイド部材５により基板平面方向の移動を規制されるため、はんだ材３'の溶融に伴う半導体素子４の位置ずれを防止でき、加工精度の向上を図ることができる。
すなわち、実施例１の半導体装置１の製造方法では、ガイド部材５により、はんだリフロー工程における、はんだ材３'の濡れ広がり抑制、はんだ層３の端面成形性の向上および半導体素子４の位置ずれ防止を同時に実現できる。
次に、効果を説明する。
実施例１の半導体装置１の製造方法にあっては、下記に列挙する効果を奏する。
(1) はんだ材３'を絶縁基板２上に供給し、その上に少なくとも半導体素子４を含む表面実装部品を位置決めして加熱する半導体装置１のはんだリフロー方法において、半導体素子４の全周に密着し、かつ、はんだ材３'の外周を囲繞するガイド部材５を絶縁基板２上にセットした状態ではんだ溶融を行う。これにより、厚いはんだ層を形成でき、接合寿命の向上を図ることができる。また、半導体素子４の位置ずれを防止できる。
(2) ガイド部材５は、はんだ材３'とガイド部材５との間に、フィレット成形用空隙部６を設定したため、はんだ層３の端面形状を、フィレット成形用空隙部６に応じた所望の形状に整えることができる。
まず、構成を説明する。
図６は、実施例２の半導体装置１０の製造方法を示す図である。
実施例２では、図６(c)に示すように、絶縁基板２と第１はんだ層１１を介して接続されるヒートスプレッダ１２と、このヒートスプレッダ１２と第２はんだ層１３を介して接合される半導体素子１４とから表面実装部品１９を構成している。ヒートスプレッダ１２は、半導体素子１４からの発熱を効果的に拡散させるために設けられるもので、半導体素子１４よりも大きな平面視矩形状に形成している。第１はんだ層１１の４つの側面（端面）には、フィレット１１１を形成し、第２はんだ層１３の４つの側面（端面）には、フィレット１３１を形成している。
実施例２のガイド部材１５では、表面実装部品１９の形状に対応して、ヒートスプレッダ１２の全周に密着し、かつ、第１はんだ層１１の外周を囲繞する第１ガイド部１６と、半導体素子１４の全周に密着し、かつ、第２はんだ層１３の外周を囲繞する第２ガイド部１７とを備える。
第１ガイド部１６および第２ガイド部１７の先端部の形状は、実施例１のガイド部材５と同様、三角形状とし、はんだリフロー工程でガイド部材１５を絶縁基板２上にセットしたとき、ガイド部１６の内周面１６１と第１はんだ材との間には、三角形のフィレット成形用空隙部２０が形成される。このフィレット成形用空隙部２０の高さ方向長さは、はんだリフロー工程後の第１はんだ層１１の高さ方向長さと同一、かつ、フィレット成形用空隙部２０の水平方向長さ以上となるように設定している。
また、ガイド部材１７の内周面１７１と第２はんだ材との間には、三角形のフィレット成形用空隙部２１が形成される。このフィレット成形用空隙部２１の高さ方向長さは、はんだリフロー工程後の第２はんだ層１３の高さ方向長さと同一、かつ、フィレット成形用空隙部２１の水平方向長さ以上となるように設定している。
次に、実施例２の半導体装置１０の製造方法を説明する。
実施例２では、はんだ供給工程→部品搭載工程を２回繰り返す。すなわち、１回目のはんだ供給工程では、絶縁基板２上のヒートスプレッダ１２の固定位置に、シート状の第１はんだ材１１'を供給する。１回目の部品搭載工程では、第１はんだ材１１'の上にヒートスプレッダ１２を載置させる。２回目のはんだ供給工程では、ヒートスプレッダ１２上の半導体素子１４の固定位置に、シート状の第２はんだ材１３'を供給する。２回目の部品搭載工程では、第２はんだ材１３'の上に半導体素子１４を載置させる。ここで、第１はんだ材１１'および第２はんだ材１３'は、同一のはんだ材または融点の等しいはんだ材としている。
図６(a)は、２回目の部品搭載工程が完了した状態である。
はんだリフロー工程では、まず、絶縁基板２の一方側からガイド部材１５を近づけ、図６(b)に示すように、第２ガイド部１７の内部に半導体素子４を挿入すると共に、第１ガイド部１６の内部にヒートスプレッダ１２を挿入し、第２ガイド部１７の先端部を絶縁基板２と当接させる。このとき、第１ガイド部１６の内周面１６１は、ヒートスプレッダ１２の外周面１２１と全周に亘って密着した状態となる。また、第２ガイド部１７の内周面１７１は、半導体素子１４の外周面１４１と全周に亘って密着した状態となる。
次に、絶縁基板２上に第１はんだ材１１'を介して位置決め搭載した表面実装部品１９を高温炉（リフロー炉）にて加熱し、絶縁基板２とヒートスプレッダ１２、ヒートスプレッダ１２と半導体素子１４とをそれぞれはんだ付けする。このとき、溶融した第１はんだ材１１'の一部がヒートスプレッダ１２の外側へと移動するが、第１はんだ材１１'の濡れ広がりは、ガイド部材１５の第１ガイド部１６により規制され、第１はんだ材１１'がフィレット成形用空隙部２０に充填された時点で終了する。
また、溶融した第２はんだ材１３'の一部が半導体素子１４の外側へと移動するが、第２はんだ材１３'の濡れ広がりは、ガイド部材１５の第２ガイド部１７により規制され、第２はんだ材１３'がフィレット成形用空隙部２１に充填された時点で終了する。
そして、ヒートスプレッダ１２の外周面１２１と第１ガイド部１６の内周面１６１とは全周に亘って密着しているため、溶融した第１はんだ材１１'がヒートスプレッダ１２の下面よりも上方へ移動する、いわゆるはんだのぬれ上がりが発生しない。また、半導体素子１４の外周面４１と第２ガイド部１６の内周面１６１とは全周に亘って密着しているため、溶融したはんだ材１３'が半導体素子１４の下面よりも上方へ移動する、いわゆるはんだのぬれ上がりが発生しない。
このため、図６(c)のはんだリフロー工程終了時には、第１および第２はんだ層１１，１３の厚さを共に所望の厚さとすることができ、はんだリフロー工程における、第１および第２はんだ材１１',１３'の濡れ広がり抑制、第１および第２はんだ層１１，１３の端面（フィレット１１１，１３１）の成形性の向上およびヒートスプレッダ１２、半導体素子１４の位置ずれ防止を同時に実現できる。
次に、効果を説明する。
実施例２の半導体装置１０の製造方法にあっては、実施例１の効果(1),(2)に加え、以下の効果を奏する。
(3) ガイド部材１５は、ヒートスプレッダ１２の全周に密着し、かつ、第１はんだ層１１の外周を囲繞する第１ガイド部１６と、半導体素子１４の全周に密着し、かつ、第２はんだ層１３の外周を囲繞する第２ガイド部１７と、を備える。これにより、２つのはんだ層１１，１３を有する半導体装置１０において、両はんだ層１１，１３を厚く成形でき、接合寿命の向上を図ることができる。
（他の実施例）
以上、本発明を実施するための最良の形態を、各実施例に基づき説明したが、本発明の具体的な構成については、各実施例の構成に限らず、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計変更や追加等は許容される。
例えば、実施例では、はんだ材として鉛フリーはんだ、共晶はんだ等を用いると説明したが、本発明は任意のはんだに適用できる。
また、実施例では、ガイド部材の先端を三角形状とすることにより、はんだリフロー工程の際、はんだ材とガイド部材との間にフィレット成形用空隙部を形成する例を示したが、ガイド部材の先端部分をはんだ材と反対方向に曲げ加工することでフィレット成形用空隙部を形成する構成としてもよい。
実施例１の半導体装置のはんだリフロー方法を用いて製造した半導体装置１の側面図である。 はんだリフロー工程で半導体素子４の位置固定およびフィレット３１の成形に用いるガイド部材５の要部を示す断面図である。 実施例１の半導体装置１の製造方法を示す図である。 ガイド部材５を用いないではんだリフロー工程を実施した場合のフィレット形状を示す斜視図である。 実施例１の作用を示す図である。 実施例２の半導体装置１０の製造方法を示す図である。
符号の説明
１ 半導体装置
２ 絶縁基板
３' はんだ材
３ はんだ層
４ 半導体素子
５ ガイド部材

Claims (3)

  1. はんだを基板上に供給し、その上に少なくとも半導体素子を含む表面実装部品を位置決めして加熱する半導体装置のはんだリフロー方法において、
    前記表面実装部品の全周に密着し、かつ、前記はんだの外周を囲繞するガイド部材を前記基板上にセットした状態ではんだ溶融を行うことを特徴とする半導体装置のはんだリフロー方法。
  2. 請求項１に記載の半導体装置のはんだリフロー方法において、
    前記ガイド部材は、前記はんだと前記ガイド部材との間に、フィレット成形用の空隙部を設定したことを特徴とする半導体装置のはんだリフロー方法。
  3. 請求項１または請求項２に記載の半導体装置のはんだリフロー方法において、
    前記表面実装部品は、前記基板と第１はんだ層を介して接合されるヒートスプレッダと、このヒートスプレッダよりも小さく、ヒートスプレッダと第２はんだ層を介して接合される半導体素子とを有し、
    前記ガイド部材は、前記ヒートスプレッダの全周に密着し、かつ、前記第１はんだ層の外周を囲繞する第１ガイド部と、前記半導体素子の全周に密着し、かつ、前記第２はんだ層の外周を囲繞する第２ガイド部と、を備えることを特徴とする半導体素子の製造方法。
JP2008069105A 2008-03-18 2008-03-18 半導体装置のはんだリフロー方法 Pending JP2009224657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008069105A JP2009224657A (ja) 2008-03-18 2008-03-18 半導体装置のはんだリフロー方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008069105A JP2009224657A (ja) 2008-03-18 2008-03-18 半導体装置のはんだリフロー方法

Publications (1)

Publication Number Publication Date
JP2009224657A true JP2009224657A (ja) 2009-10-01

Family

ID=41241110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008069105A Pending JP2009224657A (ja) 2008-03-18 2008-03-18 半導体装置のはんだリフロー方法

Country Status (1)

Country Link
JP (1) JP2009224657A (ja)

Similar Documents

Publication Publication Date Title
JP5056325B2 (ja) 半導体装置の製造方法および半田ペースト塗布用のメタルマスク
JP5800778B2 (ja) 接合方法および半導体装置の製造方法
JP2012125786A (ja) 半導体装置
WO2014203798A1 (ja) 半導体装置
JP2008181908A (ja) 半導体装置及び半導体装置用リードフレーム
JP2015023128A (ja) 半導体モジュール及びその製造方法
JP5261982B2 (ja) 半導体装置及び半導体装置の製造方法
JP6008750B2 (ja) 半導体装置
JP2008294172A (ja) リードフレームおよび半導体装置ならびに半導体装置の製造方法
JP2015032765A (ja) 半導体装置
JP2006303173A (ja) 回路基板デバイスおよびその製造方法
US10224261B2 (en) Electronic component mounting structure
JP2007005607A (ja) 半導体装置
JP2009224657A (ja) 半導体装置のはんだリフロー方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP5889160B2 (ja) 電子機器の製造方法
JP2007258448A (ja) 半導体装置
JP2012084588A (ja) 電子部品における電極の接続構造
JP2020191417A (ja) 半導体装置
JP2021158158A (ja) はんだ付け方法、はんだ付け装置およびシートはんだ
JP2021167004A (ja) シートはんだ、およびはんだ付け方法
JP2016203215A (ja) 接合方法
JP2007227510A (ja) 半導体装置
CN114556534A (zh) 半导体装置及半导体装置的制造方法
JP6619119B1 (ja) 半導体装置