JP2009218483A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2009218483A
JP2009218483A JP2008062611A JP2008062611A JP2009218483A JP 2009218483 A JP2009218483 A JP 2009218483A JP 2008062611 A JP2008062611 A JP 2008062611A JP 2008062611 A JP2008062611 A JP 2008062611A JP 2009218483 A JP2009218483 A JP 2009218483A
Authority
JP
Japan
Prior art keywords
light emitting
layer
electrode
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008062611A
Other languages
English (en)
Other versions
JP2009218483A5 (ja
JP5047013B2 (ja
Inventor
Hiroshi Katsuno
弘 勝野
Yasuo Oba
康夫 大場
Katsura Kaneko
桂 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008062611A priority Critical patent/JP5047013B2/ja
Priority to US12/401,473 priority patent/US8017970B2/en
Priority to EP09250663.3A priority patent/EP2101363B1/en
Publication of JP2009218483A publication Critical patent/JP2009218483A/ja
Priority to US12/929,365 priority patent/US8377724B2/en
Publication of JP2009218483A5 publication Critical patent/JP2009218483A5/ja
Application granted granted Critical
Publication of JP5047013B2 publication Critical patent/JP5047013B2/ja
Priority to US13/744,437 priority patent/US8729594B2/en
Priority to US14/244,915 priority patent/US9373752B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】光取り出し効率の高い半導体発光素子及びその製造方法を提供する。
【解決手段】第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた発光層と、前記第1の半導体層に接続された第1の電極と、前記第2の半導体層の上に設けられ、前記第2の半導体層に対向する側が銀及び銀合金の少なくともいずれかからなり、前記第2の半導体層に対向する面に、前記発光層の発光波長以下の幅の空隙を有する第2の電極と、を備えたことを特徴とする半導体発光素子が提供される。
【選択図】図1

Description

本発明は、半導体発光素子及びその製造方法に関する。
半導体発光素子の輝度を向上させるために、光取り出し効率の改善は重要である。半導体発光素子において、高い放熱性と高い光取り出し効率が期待される構造の一例として、ウェーハの発光層側をヒートシンク側に接触させ、発光した光を直接または反射膜で反射させて基板側から取り出すフリップチップ型の構造がある。
半導体発光素子内で発光した光は、屈折率差のある界面に対する入射角度に応じて光路を変える。光の入射角度が界面に対して垂直に近いような深い入射角度の場合は、半導体素子の外に取り出され、浅い入射角度の場合は、全反射し半導体発光素子内部に戻る。
フリップチップ型の半導体発光素子の場合、光取り出し効率を改善するため、基板の光取り出し面をドーム状に加工したり、回折機能を持つナノ凹凸構造を形成したりすることが考えられる。しかしながら、例えばサファイア基板上に窒化物半導体を形成した半導体発光素子の場合、基板と半導体層の屈折率差が大きいため、半導体層で発光した光がその界面で反射されて、半導体層内に閉じ込められ易い構造となっている。このため、基板の光取り出し面に工夫をしても、光取り出し効率の向上には改善の余地がある。
光取り出し効率の改善のため、例えば、半導体層を形成する基板表面を加工したり、半導体層内に平坦でない層を形成したり、反射膜を形成する半導体層の表面を加工することによって、凹凸構造を形成することも考えられる。しかし、いずれの方法も高度な技術が必要である上に、凹凸構造を形成するための結晶成長条件と半導体発光素子の特性を向上させるための結晶成長条件とが高度に両立しないおそれがある。すなわち、凹凸構造を形成することによって結晶品質が低下し、これによる電気特性や光学特性の劣化が懸念される。
特許文献1には、高効率反射膜の機能を兼用する電極が、発光層からの放射光の波長の1/2以下の幅の領域を有する構造が提案されている。
特開2007−5591号公報
本発明は、光取り出し効率の高い半導体発光素子及びその製造方法を提供する。
本発明の一態様によれば、第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた発光層と、前記第1の半導体層に接続された第1の電極と、前記第2の半導体層の上に設けられ、前記第2の半導体層に対向する側が銀及び銀合金の少なくともいずれかからなり、前記第2の半導体層に対向する面に、前記発光層の発光波長以下の幅の空隙を有する第2の電極と、を備えたことを特徴とする半導体発光素子が提供される。
本発明の別の一態様によれば、第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた発光層と、前記第1の半導体層に接続された第1の電極と、前記第2の半導体層の上に設けられ前記第2の半導体層に対向する側が銀及び銀合金の少なくともいずれかからなる第2の電極と、を有する半導体発光素子の製造方法であって、前記第2の半導体層の上に、前記第2の電極となる導電膜を形成し、前記導電膜に、水及びイオン化物質のうち少なくともいずれかを付着させ、前記導電膜を熱処理して前記導電膜の粒界に隙間を作ることによって、前記導電膜の前記第2の半導体層に対向する面に、前記発光層の発光波長以下の幅の空隙を形成することを特徴とする半導体発光素子の製造方法が提供される。
本発明によれば、光取り出し効率の高い半導体発光素子及びその製造方法が提供される。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
(第1の実施の形態)
図1は、本発明の第1の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、図1(b)は、本発明の第1の実施形態に係る半導体発光素子の構成を例示する平面模式図であり、図1(a)は、図1(b)のA−A’線断面模式図である。
図1(a)、(b)に表したように、本発明の第1の実施形態に係る半導体発光素子10は、第1の半導体層120と、第2の半導体層140と、第1の半導体層120と第2の半導体層140との間に設けられた発光層130と、第1の半導体層120の上に設けられた第1の電極160と、第2の半導体層140の上に設けられた第2の電極150と、を備える。
すなわち、本実施形態に係る半導体発光素子10は、第1の半導体層120と、第2の半導体層140と、これらに挟まれた発光層130を含む半導体層148を備える。この半導体層148には、例えば、AlGa1−x−yInN(x≧0、y≧0、x+y≦1)等の窒化物半導体を用いることができる。ただし、本発明はこれには限定されない。
そして、第1の半導体層120にはn型の導電型を有する半導体を用い、第2の半導体層140にはp型の導電性を有する半導体を用いることができる。
また、図1に表したように、半導体層148(第1の半導体層120、発光層130、第2の半導体層140)は、基板110の上に形成することができる。この際、半導体層148の形成方法は、特に限定されるものではないが、例えば、有機金属気相成長法や分子線エピタキシャル成長法等などの技術を用いることができる。
また、この基板110には、例えば、サファイア、SiC、GaN、GaAs、Siなどの材料を用いることができる。サファイアのように、発光層130から放出される光を透過する材料を用いた場合、基板110を介して光を取り出すことができる。一方、発光層130から放出される光を透過しない材料により基板110を形成した場合は、半導体層148と基板110との界面で光を反射させ、外部に取り出すことも可能である。なお、基板110は、半導体発光素子の製作途中または製作後に、取り除いても良い。その場合には、発光層130から放出された光を半導体層148の下面(図1(a)において下側の面)から取り出すことができる。
そして、第2の電極150には、例えば、銀及び銀合金の少なくともいずれかを用いることができる。ただし、本発明はこれに限らず、第2の電極150は、少なくとも第2の半導体層140に対向する側が、銀及び銀合金の少なくともいずれかからなれば良い。
第1の電極150となる導電膜の材料は、銀単層膜でも良く、銀と、銀以外の金属と、を含む銀合金層であっても良い。銀以外の多くの金属単層膜の可視光帯域に対する反射効率は、400nm以下の紫外域では波長が短くなるほど低下する傾向にあるが、銀は370nm〜400nmの紫外帯域の光に対しても高い反射効率特性を有する。このため、銀や銀合金を第2の電極150に用いることにより、発光層130で生じた光、特に紫外帯域の光を高効率に反射させ、高輝度の半導体発光素子10を実現することができる。
そして、紫外発光の半導体発光素子において、第2の電極150となる導電膜が銀合金で形成される場合には、導電膜の第2の半導体層140側は、その他の部分に比べて銀の成分比が高い方が好ましい。第2の電極150となる導電膜の膜厚は、光に対する反射効率を確保するため、銀の吸収係数の逆数よりも厚いほうが好ましく、100nm以上であるほうがさらに好ましい。
さらに、第2の電極150は、第2の半導体層140に対向する面に、発光層130の光波長以下の幅の空隙210を有する。
後述するように、この空隙210によって、発光層130で発生した光の光路を変えることができ、屈折率差のある界面における全反射による光閉じ込め効果を抑制し、光取り出し効率の高い半導体発光素子を提供することができる。
また、空隙210は、第2の電極150の少なくとも第2の半導体層140との界面側に設けられれば良く、空隙210は、第2の電極150の第2の半導体層140との界面に設けられるのと同時に、第2の電極150の第2の半導体層140とは反対側の界面にも設けられても良い。また、空隙210は、第2の電極150の第2の半導体層140との界面に設けられるのと同時に、第2の電極150の層中にも設けられても良い。さらには、空隙210は、第2の電極150の厚み方向を貫通して設けられても良い。すなわち、空隙210は、少なくとも、半導体層148からの光が入射する第2の電極150の第2の半導体層140側の界面に、設けられれば良い。
また、この第2の電極150の空隙210は、高温熱処理による銀のマイグレーションによる自己組織化によって形成することができる。
なお、第1の電極160の材料は、第1の半導体層120のオーミック電極として用いることができる導電性の各種の単層膜または多層膜を第1の電極160の材料として用いることができる。第1の電極160の形成方法も、特に限定されるものではなく、例えば、電子ビーム蒸着法にて多層構造を形成した後に、シンター処理を行っても良い。シンター処理をする場合は、ボンダビリティ向上のため、第1の電極160にパッドを別途設けることが好ましい。
なお、ワイヤーボンディングのボンダビリティの向上、ボールボンダーによる金バンプ形成時のダイシェア強度の向上、及び、フリップチップマウントへの適用化等のために、第2の電極150にパッドを別途設けても良い。パッドの膜厚は、例えば100nmから10000nmの間で選ぶことができる。
図2は、本発明の第1の実施形態に係る半導体発光素子の要部の構造を例示する拡大模式図である。
なお、本願明細書と図2以降の各図については、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図2に表したように、本発明の第1の実施形態に係る半導体発光素子10においては、発光層130から第2の電極150へ向かって発光した光のうち、空隙210以外の部分に入射した光は、光Lのように幾何光学に従って鏡面反射する。一方、空隙210に入射した光は、空隙210の幅が発光波長より小さいため、散乱や回折等の波動光学で説明される挙動を示す。その結果、散乱反射された、例えば、光X1、X2、X3が生じる。
このように、本実施形態に係る半導体発光素子10では、第2の電極150に、波長以下の幅の空隙210を設けることにより、第2の電極150と第2の半導体層140との界面に、散乱特性(拡散反射特性)の領域を形成することができる。これにより、各種の角度の光(例えば、光X1、X2、X3)を発生させ、屈折率差のある界面(例えば半導体層148と基板との界面)に対する入射角度が浅く半導体発光素子10の内部に閉じ込められていた一部の光の入射角度を変えることができ、効果的に光を外に取り出すことができる。
これにより、本実施形態に係る半導体発光素子10によって、光取り出し効率の高い半導体発光素子が提供できる。
なお、一般的には、空隙210の幅が発光波長と比べて小さくなるほど、光の波動性が高まり、散乱反射する光の成分が増加する。その結果として、半導体発光素子10の光取り出し効率が向上する。
ここで、「鏡面反射」とは、幾何光学によって説明される光の入射角と反射角が等しい反射のことであり、「拡散反射」とは、波動光学によって説明される、光が全方向に散乱される反射のことである。
サファイア基板を用いた半導体発光素子の場合、基板110と半導体層148の屈折率差が大きいため、発光した光の多くの部分はその界面で反射されて、半導体層148の内部に閉じ込められ易い。これに対して、本実施形態に係る半導体発光素子10によれば、発光した光を拡散反射させることで、効果的に光を半導体層148の外部へ取り出すことができるため、光取り出し効率が改善される。このように、本実施形態に係る半導体発光素子10を、サファイア基板を用いた半導体発光素子に応用すると効果的である。
図3は、本発明の第1の実施形態に係る半導体発光素子の空隙を例示する模式図である。
すなわち、図3(a)、(b)は、空隙が、それぞれ楕円形状及び楕円形状以外の形状である場合の空隙の大きさ(幅)を例示している。
図3に表したように、第1の実施形態に係る半導体発光素子10において、空隙210の幅とは、空隙210の第2の半導体層140との界面における空隙210の断面形状が、楕円形状(図3(a))の場合は長径Sを指し、それ以外の場合(図3(b))は、最も長い空隙210内の直線距離Tを指す。
そして、空隙210の幅は、第2の電極150の第2の半導体層140に対向する面の断面における空隙210の平面形状において、上記の長径Sまたは直線距離Tとなる。
空隙210の幅は、発光波長以下にすることが好ましい。半導体発光素子10の発光スペクトルは、半値幅が数十nm程度の幅を持つが、発光波長とは規定の動作電流で光出力が最大値となるピーク発光波長を指す。
空隙210などの作用体が、光の波長に比べて十分に大きい場合には、光は直進する光束として扱われ、スネルの法則をはじめとする幾何光学により光の振る舞いが説明される。一方、作用体が光の波長と同程度のサイズになると、光は波動性を増し、幾何光学では説明できない現象を生じる。光が曲がるのも、回折や散乱という波動性に起因する。この波動性は、作用体のサイズが波長以下の領域で顕著に表れる。なお、この領域においては、光の挙動を電磁気学に基づいて厳密に計算することはできない。
なお、一般の半導体発光素子において、光取り出し効率改善のため、基板表面や半導体層内及び反射膜と接する半導体層の表面を加工して、平坦でない面(凹凸構造)を形成する方法があるが、これらの方法で形成される表面は、光の波長より大きい桁のサイズの凹凸構造であり、微視的にみれば幾何光学に従う鏡面反射特性を有している。これに対して、本実施形態に係る半導体発光素子10では、空隙210のサイズは光の波長以下であり、上記のように幾何光学で説明されない波動性の特性を有している。これにより、他の方法では得られない光取り出し効率の高い半導体発光素子が提供できる。
なお、第2電極150の第2の半導体層140との界面における、空隙210の密度や面積比が高いほど、光取り出し効率が高まる。ただし、空隙210の密度や面積比が高くなりすぎると、第2の電極150と第2の半導体層140とのコンタクト面積が小さくなり、動作電圧が高くなることがある。
この時、図1に例示した半導体発光素子10のように、第2の電極150と第1の電極160とが、略同一平面上にあるような横方向通電の場合、第2の電極150と第1の電極160との距離が最小となる領域に電流が集中する傾向があるため、空隙210による第2の電極150と第2の半導体層140とのコンタクト面積の減少は、その減少分ほどは動作電圧に影響を与えない。
動作電圧との兼ね合いを考慮して、空隙210の第2の電極150の全面積に対する面積比は、10%以下であることが好ましく、さらに好ましくは5%以下であると良い。また、第2の電極150に複数の空隙210を設ける場合には、これら空隙210のうちの過半数のものの幅を発光光の波長以下とすることが望ましい。そのようにすれば、空隙210の半数以上が、上述したように光の波動性に基づく回折や散乱を生じ、光の取り出し効率を向上させることができる。また、第2の電極150に複数の空隙210を設ける場合に、それら空隙210の幅の平均値が、発光光の波長以下となるようにしてもよい。このようにしても、空隙210の多くが光の波動性に基づく回折や散乱を生じ、光の取り出し効率を向上させることができる。
(第1の実施例)
以下、本実施形態に係る第1の実施例について説明する。
図4は、本発明の第1の実施例に係る半導体発光素子の構成を例示する断面模式図である。
図4に表したように、本発明の第1の実施例に係る半導体発光素子11は、図1に例示した第1の実施形態に係る半導体発光素子10と同様の構造を有す。
なお、平面構造は、図1に例示した本実施形態に係る半導体発光素子10と同様とすることができるので説明を省略する。
本実施例に係る半導体発光素子11は、基板110の上に、膜厚3nm〜20nmの高炭素濃度の第1AlNバッファー層122(炭素濃度3×1018cm−3〜5×1020cm−3)、膜厚2μmの高純度第2AlNバッファー層123(炭素濃度1×1016cm−3〜3×1018cm−3)、膜厚3μmのノンドープGaNバッファー層124、膜厚4μmのSiドープn型GaNコンタクト層125(Si濃度1×1016cm−3〜1×1019cm−3)、膜厚0.02μmのSiドープn型AlGaNクラッド層126(Si濃度1×1016cm−3)、Siドープn型AlGaNバリア層(Si濃度1×1019cm−3)とGaInN発光層(電流注入時のピーク発光波長380nm)とが交互に3周期積層されてなる多重量子井戸構造の膜厚0.075μmの発光層130、膜厚0.02μmのノンドープAlGaNスペーサ層142、膜厚0.02μmのMgドープp型AlGaNクラッド層143(Mg濃度1×1019cm−3)、膜厚0.1μmのMgドープp型GaNコンタクト層144(Mg濃度1×1019cm−3)、膜厚0.02μmの高濃度Mgドープp型GaNコンタクト層145(Mg濃度2×1020cm−3)、が積層された半導体層148を有す。
そして、半導体発光素子11は、光の波長以下の幅の空隙210が設けられた第2の電極(p側電極)150を備えている。
これにより、光取り出し効率の高い半導体発光素子を提供することができる。
なお、上記において、第1AlNバッファー層122、第2AlNバッファー層123、ノンドープGaNバッファー層124、Siドープn型GaNコンタクト層125、及びSiドープn型AlGaNクラッド層126が、第1の半導体層120となる。
そして、ノンドープAlGaNスペーサ層142、Mgドープp型AlGaNクラッド層143、Mgドープp型GaNコンタクト層144及び高濃度Mgドープp型GaNコンタクト層145が、第2の半導体層140となる。
なお、Mgドープp型GaNコンタクト層144と高濃度Mgドープp型GaNコンタクト層145とが、p型GaNコンタクト層146となる。
なお、高炭素濃度の第1AlNバッファー層122は、基板110との格子の不整合を緩和する働きをし、特に螺旋転位を低減する。
また、高純度第2AlNバッファー層123は、表面を原子レベルで平坦化し、この上に成長するノンドープGaNバッファー層の欠陥を低減するための層であり、このためには1μmよりも厚くすることが好ましい。また、歪みによるそり防止のためには4μm以下が望ましい。高純度第2AlNバッファー層は、AlNに限定されず、AlGa1−xN(0.8≦x≦1)でも良く、ウェーハのそりを補償できる。
また、ノンドープGaNバッファー層124は、高純度第2AlNバッファー層123の上の3次元島状成長により欠陥低減の役割を果たす。成長表面の平坦化には、ノンドープGaNバッファー層124の平均膜厚は、2μm以上であることが必要である。また、再現性とそり低減の観点から、ノンドープGaNバッファー層124の総膜厚は、4〜10μmが適切である。
これらのバッファー層を採用することで、従来の低温成長AlNバッファー層と比較して、約1/10の低欠陥化が実現できる。この技術によって、n型GaNコンタクト層(Siドープn型GaNコンタクト層)125への高濃度Siドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。
すなわち、サファイア基板の上に形成した一般的な窒化物半導体層の場合、半導体層148内に数多く存在する欠陥や、アモルファス状または多結晶となっている低温成長バッファー層などは、光吸収体であり、光が反射されるうちに吸収されてしまうため、光の損失が生じる。
この時、本実施例に係る半導体発光素子11のように、単結晶AlNバッファー層(第1AlNバッファー層122、高純度第2AlNバッファー層123及びノンドープGaNバッファー層124)を用いることで、バッファー層で吸収が起きにくくなるだけでなく、半導体層148内の欠陥が減少し、半導体層148内で光吸収が起きる要因を極力減らすことができ、損失を低くすることができる。このように、単結晶AlNバッファー層を用いることで、空隙210の密度や面積比を低くしても高い光取り出し効率が得られる。
このように、本実施例の半導体発光素子11は、光の波長以下の幅の空隙210が設けられた第2の電極(p側電極)150を用い、また、単結晶AlNバッファー層を用いることで、バッファー層で吸収が起きにくくなるだけでなく、半導体層内の欠陥が減少し、半導体層内で光吸収が起きる要因を極力減らすことができ、光取り出し効率の高い半導体発光素子を提供することができる。
なお、本実施例の半導体発光素子11において、Mgドープp型GaNコンタクト層144のMg濃度を、1020cm−3台と高めに設定した場合、p型GaNコンタクト層146と第2の電極150とのオーミック性が向上する。しかし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、Mgドープp型GaNコンタクト層144と発光層130との距離が近いため、このようにMgドープp型GaNコンタクト層144のMg濃度を高くした場合、Mg拡散による特性の劣化が懸念される。しかしながら、半導体発光ダイオードの場合は、動作時の電流密度が低いため、Mg濃度を1019cm−3に抑えることによって、電気特性を大きく損ねることなく、Mgの拡散を防ぐことができ、発光特性を改善させることができる。
また、単結晶AlNバッファー層を用いることで、アモルファス状または多結晶である低温成長AlNバッファー層とは異なり、バッファー層が発光光に対する吸収体になりにくく、半導体層148内の欠陥を減少させることができ、半導体層148内で光吸収が起きる要因を極力減らすことができる。これにより、発光光が基板110−エピタキシャル層界面とエピタキシャル層−p側電極150界面で反射を数多く繰り返すことができるため、発光光がエピタキシャル層内に閉じ込められ、空隙210における影響を受け易くなることにより、空隙210の密度や面積比が低くても高い効果が得られる。
(第2の実施の形態)
次に本発明の第2の実施の形態に係る半導体発光素子の製造方法について説明する。
図5は、本発明の第2の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図5に表したように、本発明の第2の実施形態に係る半導体発光素子の製造方法においては、まず、半導体層148の上に、第2の電極(p側電極)150となる導電膜を形成する(ステップS110)。この導電膜は、銀及び銀合金の少なくともいずれかの層を含むことができる。
そして、この導電膜に、水及びイオン化物質のうち少なくともいずれかを付着させる(ステップS120)。
そして、導電膜を高温熱処理することによって、導電膜の粒界(グレインバウンダリー)に隙間を作り、少なくとも導電膜の第2の半導体層140に対向する面に、半導体発光素子の発光光の波長以下の幅の空隙210を形成する(ステップS130)。
このように、本実施形態の半導体発光素子の製造方法によれば、第2の電極150となる導電膜をマイグレートさせることによって、導電膜の粒界に隙間を作り、自己組織化的に導電膜に発光光の波長以下の幅の空隙210を容易に形成でき、光取り出し効率の高い半導体発光素子を容易に製造できる製造方法を提供できる。
なお、後述するように、上記の第2の電極150となる導電膜を形成する前に、半導体層148等の表面に付着した水分を除去するための乾燥工程を設けることができる。また、後述するように、上記の高温熱処理の温度条件や、高温熱処理の後の降温速度を制御することによって、空隙210の生成を制御することができる。
(第2の実施例)
以下、本実施形態に係る第2の実施例である半導体発光素子の製造方法について説明する。すなわち、第2の実施例は、上記の第1の実施例に係る半導体発光素子11の製造方法の一例である。
図6は、本発明の第2の実施例に係る半導体発光素子の一部の製造方法を例示する工程順模式断面図である。
図6(a)は最初の工程の図であり、図6(b)、(c)はそれぞれ前の図に続く図である。
図6(a)に表したように、本発明の第2の実施例に係る半導体発光素子11の製造方法においては、まず、有機金属気相成長法を用いて、表面がサファイアc面からなる基板110の上に、高炭素濃度の第1AlNバッファー層122、高純度第2AlNバッファー層123、ノンドープGaNバッファー層124、Siドープn型GaNコンタクト層125、Siドープn型AlGaNクラッド層126、Siドープn型AlGaNバリア層とGaInN発光層とが交互に3周期積層されてなる多重量子井戸構造の発光層130、ノンドープAlGaNスペーサ層142、Mgドープp型AlGaNクラッド層143、Mgドープp型GaNコンタクト層144、高濃度Mgドープp型GaNコンタクト層145を、この順で積層した。なお、これらの層の膜厚、及び、炭素、Si、Mg濃度は、第1の実施例で説明した通りである。
そして、図6(b)に表したように、これらの半導体層148の一部の領域において、n型コンタクト層125が表面に露出するまで、マスクを用いたドライエッチングによって、p型の半導体層(第2の半導体層)140と発光層130とSiドープn型AlGaNクラッド層126とを取り除いた。
そして、図6(c)に表したように、露出したn型の半導体層(第1の半導体層)140の一部を含む半導体層148全体に、熱CVD(Chemical Vapor Deposition)装置を用いて、SiO膜310を400nmの膜厚で積層した。
そして、この上にp側電極150を形成する。このp側電極150の形成方法について、以下詳しく説明する。すなわち、以下では、図6(c)に表した、p側電極150が形成される領域300のみについて説明する。
図7は、本発明の第2の実施例に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図7(a)は、最初の工程の図であり、図7(b)、(c)、(d)はそれぞれ、前の図に続く図である。
そして、図8は、図7に続く工程順模式断面図である。
図7(a)は、図6(c)に例示した、半導体層上にSiO膜310が形成された領域300の拡大模式断面図である。
まず、図7(b)に表したように、上記のSiO膜310が形成された半導体層148の上に、リフトオフ用のレジスト320を所定パターンで形成し、p型GaNコンタクト層146の上のSiO膜310の一部をフッ化アンモン処理で取り除き、エアブローやスピンドライヤーなどによってウェーハ(この場合は、基板110、半導体層148及びSiO膜310)上の水分を吹き飛ばした。
この時、図7(c)に表したように、ウェーハ上の水分を吹き飛ばしただけの状態では、ウェーハ表面にわずかな水分が制御されていない状態で残っている。
このため、その後、図7(d)に表したように、このウェーハ上の水分を十分乾燥させ、除去した。
そして、図8(a)に表したように、真空蒸着装置によってウェーハ全体に、銀(Ag)、白金(Pt)、チタン(Ti)をこの順に、合計200nmの膜厚で成膜し、p側電極150を形成するための導電膜151を形成した。なお、これに限らず、この導電膜151には、銀及び銀合金の少なくともいずれかの層を用いることができる。
そして、図8(b)に表したように、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって十分洗浄した後、120℃のホットプレート上でウェーハを十分乾燥させた。このようにして、SiO膜310が取り除かれた領域に、p側電極150を形成した。
そして、図8(c)に表したように、温度と湿度がそれぞれ25℃±1℃、50%±1%に管理されたクリーンルーム内に24時間放置し、形成したp側電極150の表面に、わずかな水(水分)330やイオン化物質340を付着させた。
そして、図8(d)に表したように、急速熱処理(Rapid Thermal Annealing:RTA)装置を用いて、窒素雰囲気において5℃/秒で800℃までウェーハを昇温し、800℃の窒素雰囲気で1分間の熱処理を行い、0.5℃/秒で常温まで降温することにより、p型GaNコンタクト層146とp側電極150の界面に空隙210を形成した。すなわち、導電膜151においてマイグレーションを発生させ、導電膜151の粒界に隙間を作り、空隙210を形成することができた。
この後、第1の電極(n側電極)160を形成するために、パターニングされたリフトオフ用のレジスト(図示しない)を半導体層上に形成し、レジストから露出したn型コンタクト層125の上のSiO膜310をフッ化アンモン処理で取り除いた。
そして、真空蒸着装置によってウェーハ全体にTi/Pt/Auからなる薄膜を500nmの膜厚で形成し、リフトオフ法によってSiO膜310が取り除かれた領域にn側電極160を形成した。
その後、基板110の裏面研磨を行い、劈開またはダイアモンドブレード等により切断し、半導体発光素子11が形成できた。
上記のように、本実施例の半導体発光素子の製造方法においては、p側電極150の少なくとも第2の半導体層140との界面側に、空隙210を、高温熱処理による銀のマイグレーションによって自己組織化により形成することができる。
すなわち、p側電極150の高温熱処理によって、異種材料間における熱膨張係数差による熱ストレスが発生し、粒界にその応力が集中し、その応力を緩和しようとして、導電膜151の金属原子、原子空孔が拡散移動することによって、粒界に沿って、空隙210が形成される。
この際、空隙210の大きさや密度の形成の再現性を向上させるためには、p側電極150(導電膜151)のマイグレーションを制御する必要がある。
このために、マイグレーションを促進させる効果のある、水分やイオン化物質のウェーハへの付着を制御する。
本実施例の製造方法では、温度と湿度が管理された空間にウェーハを一定時間放置することで、マイグレーションを促進させる水分やイオン化物質(マイグレート促進物質)を、再現性良く付着させている。なお、温度と湿度を制御できる恒温恒湿槽に放置する方法でも良い。なお、これらのマイグレート促進物質の付着のための具体的条件は、用いる導電膜151や半導体層148の特性、及び、ウェーハの処理条件等によって変わるので、これらに基づいて適切に定める。
そして、p側電極150を形成する前後の各工程において、マイグレーション促進物質(水分やイオン化物質)の制御されていない付着を極力防ぐ。具体的には、例えば、p側電極150形成前後の各ウェット処理工程後は、超純水による洗浄を十分行い、十分に乾燥させる。また、洗浄後に行うエアブローやスピンドライヤーでは、ウェーハ上の水分を除去できたように見えても、若干の水分またはウェーハ表面にまとわり付く湿気が残留しており、また、レジストが形成された状態で導電膜151の形成直前にホットプレートやオーブンなどで加熱処理すると、レジストから有機溶剤が蒸発して半導体層148の表面に付着し、その上に形成されたp側電極150のマイグレーションの再現性が著しく悪くなるため、乾燥方法も上記のように工夫が必要である。
また、上記のように、高温熱処理及び熱処理後の降温速度を遅くすることで、マイグレーションによる空隙210の形成が再現性良く行われる。
以上のように、本実施例の半導体発光素子の製造方法では、マイグレーションを促進させる効果のある、水分やイオン化物質のウェーハへの付着を制御し、また、高温熱処理及び熱処理後の降温速度を遅くすることで、波長以下の幅の空隙210を、再現性良く形成することができる。
なお、マイグレーション促進物質は、例えば、水、イオン化物質(イオン化傾向が比較的高い物質及びその各種化合物)及び、例えばレジストなどに由来する各種の有機物質を含む。
以下、熱処理による空隙210形成のメカニズムを詳しく説明する。
図9は、本発明の第2の実施例に係る半導体発光素子の製造方法における熱処理時の結晶粒(グレイン)の振る舞いを示す模式図である。
図9に表したように、銀のようにマイグレーションし易い物質は、液体の性質である表面張力と同様に、熱処理中に表面積を最小にするような挙動を示す。
すなわち、半導体層148の上に成膜した導電膜151(銀や銀合金の薄膜)を熱処理すると、異種材料間における熱膨張係数差により熱ストレスが発生し、その応力を緩和しようとして金属原子が移動する。その際、結晶粒220内の金属原子はお互いを引き合って凝縮しようとするため、粒界230近傍の金属原子が結晶粒220の中心に拡散移動し、粒界230に空隙210が発生する。
そして、導電膜151の表面粗さは、熱処理前は例えば1.5nm程度であるが、熱処理後は結晶粒220が多少盛り上がるため、例えば2.5nm程度まで大きくなる。熱処理温度を上げると、アレニウスの法則に従い金属原子の拡散速度は早くなるが、熱ストレスによる応力は小さくなる。また、結晶粒220同士が結合する別の平衡反応も発生するため、空隙210の幅や、空隙210のp側電極150面内における密度は、ある熱処理温度で極大値を取る。
空隙210の幅及びp側電極150面内における密度や面積比は、マイグレート促進物質の状態(すなわち熱処理前の一定時間放置工程の条件等)、熱処理条件(熱処理の温度、時間、昇降温速度等)、並びに、導電膜151の種類、膜厚、積層構造等によって制御することができる。
このように、p側電極150として、少なくとも半導体層148との界面側に、マイグレートし易い銀や銀合金を用いた積層構造を用いると、半導体層148側の界面に空隙210を形成することができる。
既に述べたように、空隙210の密度や面積比によって、光出力が変化するので、生産性と光出力効率とを考慮して、上記の製造条件を変えることができる。
このように、p側電極150に含まれる銀がマイグレーションを起こし易いような電極シンター工程(高温熱処理工程)を採用することで、拡散反射領域(空隙210)を自己組織化により形成することができ、低コストの半導体発光素子を実現することができる。
(第1の比較例)
次に、第1の比較例の半導体発光素子の構造及びその製造方法ついて説明する。
図10は、第1の比較例の半導体発光素子の構成を例示する断面模式図である。
図10に表したように、第1の比較例の半導体発光素子91では、第2の電極150に空隙210が設けられていない。それ以外は、図4に例示した第1の実施例の半導体発光素子11と同じであるので、説明を省略する。
以下、この第1の比較例の半導体発光素子91の製造方法について説明する。第1の比較例の半導体発光素子の製造方法は、第2の実施例の半導体発光素子の製造方法に対して、半導体層148を形成する工程までは同様とすることができるので、それ以降の製造方法について説明する。
図11は、第1の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図11(a)は最初の工程の図であり、図11(b)〜(e)はそれぞれ、前の図に続く図である。
図11(a)は、半導体層上にSiO膜310が形成された領域300の拡大図である。
まず、図11(b)に表したように、第1の実施例と同様に、SiO膜310が形成された半導体層148上に、リフトオフ用のレジスト320を所定パターンで形成し、p型GaNコンタクト層146の上のSiO膜310の一部をフッ化アンモン処理で取り除き、エアブローやスピンドライヤーなどによってウェーハ上の水分を吹き飛ばした。
なお、この状態では、図11(c)に例示したように、ウェーハ表面に制御されていない、わずかな水分が制御されていない状態で残っている。
そして、図11(d)に表したように、真空蒸着装置によってウェーハ全体に、Ag、Pt、Tiの順に、合計200nmの膜厚で成膜し、p側電極を形成するための導電膜151を形成した。
そして、図11(e)に表したように、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって洗浄、乾燥することにより、SiO膜310が取り除かれた領域に、p側電極150を形成した。
そして、その後、RTA装置を用いて、窒素雰囲気において5℃/秒で、350℃まで昇温し、350℃の窒素雰囲気で1分間の熱処理を行い、5℃/秒で常温まで降温した。 このようにして、図10に例示した第1の比較例の半導体発光素子91を形成した。
すなわち、第1の比較例の半導体発光素子91の製造方法においては、本発明の第2の実施例の製造方法における、図7(d)に例示したp側電極150用の導電膜151を成膜する前の乾燥工程と、図8(c)に例示したマイグレーション促進物質の付着工程が省略されている。
以下、上記のようにして形成した第1の実施例の半導体発光素子11と、第1の比較例の半導体発光素子91の評価結果を説明する。
図12は、本発明の第1の実施例に係る半導体発光素子及び第1の比較例の半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。
すなわち、図12(a)は、第1の実施例の半導体発光素子11に対応し、図12(b)は、第1の比較例の半導体発光素子91に対応する。
図12(b)に表したように、第1の比較例の半導体発光素子91における第2の電極(p型電極)150では、なんら特徴的な像が確認できず、熱処理前とほぼ同じ表面状態であった。すなわち、半導体発光素子91のp側電極150には、空隙が形成されていなかった。そして、原子間力顕微鏡による表面粗さの評価では、熱処理前とほぼ同等の1.7nm程度であった。
一方、図12(a)に表したように、第1の実施例の半導体発光素子11のp側電極150では、粒状の像(図中の輝度が低い部分)291が観察された。この粒状の像291の平面視での大きさは、平均で直径0.3μm程度であった。走査型電子顕微鏡や原子間力顕微鏡などによりさらなる分析を行った結果、粒状の像291の上側(第2の半導体層120の反対の面)は比較的平坦で、粒状の像291の部分の上側の面の表面粗さは、粒状の像291以外の領域と同様の2.6nm程度であり、粒状の像291がp側電極150の第2の半導体層140の界面に形成された空隙210であることが分かった。そして、この空隙210の上側(第2の半導体層140と逆側)は、p側電極150によってキャップされていることが分かった。
そして、その空隙210は、p側電極150の銀合金の粒界230に形成されていた。
本実施例に係る半導体発光素子11においては、p側電極150として、Ag、Pt及びTiからなる導電膜151を用いている。高温熱処理により、AgとPtとは相互拡散し合うが、チタンを主成分とした金属層が表面に残り、銀合金のマイグレーションにより、その粒界230に空隙210が形成される。
この空隙210のp側電極150面内における面積比は、0.9%程度であった。
なお、空隙210のない平坦な領域(同図中の輝度の中間調部)292は、オーミック特性かつ高効率鏡面反射特性を示し、空隙210は、拡散反射特性を示す。空隙210の中は、真空または熱処理雰囲気の窒素ガスが入っており、屈折率はいずれの場合もほぼ1と考えられるため、p型GaNコンタクト層146との屈折率差が大きく、全反射され易い構造である。
また、空隙210の中には光吸収体がないため、反射を繰り返すことによる吸収ロスが少ない。さらに、空隙210の中は、水分やイオン化物質がほとんどないと考えられ、p側電極150の劣化が抑えられるため、信頼性が向上する。
これらの効果により、第1の実施例に係る半導体発光素子11によれば、光取り出し効率が高く、また、高信頼性の半導体発光素子を提供することができる。
(第3の実施の形態)
以下、本発明の第3の実施の形態について説明する。
図13は、本発明の第3の実施形態に係る半導体発光素子の構成を例示する断面模式図である。
図13に表したように、本発明の第3の実施形態に係る半導体発光素子30では、第2の電極(p側電極)150の空隙210が、第2の半導体層140との界面だけでなく、p側電極150の第2の半導体層140の反対側の面まで連続して設けられている。すなわち、空隙210がp側電極150の層を層厚方向に貫通して設けられている。この空隙210の形状以外は、図1に例示した第1の実施形態に係る半導体発光素子10と同様の構造を有し、また、半導体発光素子30の平面構造も、半導体発光素子10と同様とすることができるので説明を省略する。
このように、空隙210が、p側電極150の厚み方向に連続して、p側電極150を貫通して設けられていている半導体発光素子30によっても、この空隙210によって、発光層130で発生した光の光路を変えることができ、屈折率差のある界面における全反射による光閉じ込め効果を抑制し、光取り出し効率の高い半導体発光素子を提供することができる。
なお、本実施形態の半導体発光素子30においても、単結晶AlNバッファー層(第1AlNバッファー層122、高純度第2AlNバッファー層123及びノンドープGaNバッファー層124)を用いることで、アモルファス状または多結晶である低温成長AlNバッファー層とは異なり、バッファー層が発光光に対する吸収体になりにくく、半導体層内の欠陥を減少させることができ、半導体層内で光吸収が起きる要因を極力減らすことができる。これにより、発光光が、基板110とエピタキシャル層(半導体層148)との界面、及び、エピタキシャル層(半導体層148)とp側電極150との界面、で反射を数多く繰り返すことができるため、発光光がエピタキシャル層(半導体層148)内に閉じ込められ、空隙210における影響を受け易くなることにより、空隙210の密度や面積比が低くても、高い光取り出し効率が得られる。
(第3の実施例)
以下、この構造を有する半導体発光素子の製造方法について説明する。
第3の実施例の半導体発光素子の製造方法は、図6〜図8に例示した第2の実施例の半導体発光素子の製造方法の一部を変形したものである。そして、このとき、p側電極150の熱処理温度を変えて、空隙210の密度を変え、空隙210と光出力の関係を調べた。
図14は、本発明の第3の実施例に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図14(a)は、最初の工程の図であり、図14(b)〜(g)はそれぞれ、前の図に続く図である。
すなわち、図14(a)に表したように、半導体層148の上にSiO膜310を設けた後、p側電極150を形成するため、パターニングされたリフトオフ用のレジスト320を半導体層148の上に形成し、p型GaNコンタクト層146の上のSiO膜の一部をフッ化アンモン処理で取り除いた。
この時、図14(b)に表したように、ウェーハ上の水分を吹き飛ばしただけの状態では、ウェーハ表面にわずかな水分が制御されていない状態で残っている。
その後、図14(c)に表したように、このウェーハ上の水分を十分乾燥させ、除去した。
そして、図14(d)に表したように、真空蒸着装置によってウェーハ全体に導電膜151として、Ag単層膜を膜厚200nmで形成した。
そして、図14(e)に表したように、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって十分洗浄した後、120℃のホットプレート上でウェーハを十分乾燥させた。このようにして、SiO膜310が取り除かれた領域に、p側電極150を形成した。
そして、図14(f)に表したように、温度と湿度がそれぞれ25℃±1℃、50%±1%に管理されたクリーンルーム内に24時間放置し、形成したp側電極150の表面に、わずかな水分330やイオン化物質340を付着させた。
そして、図14(g)に表したように、RTA装置を用いて、450℃、700℃、及び800℃の3種類の温度で、窒素雰囲気で1分間の熱処理を行い、0.5℃/秒で常温まで降温することにより、p型GaNコンタクト層146とp側電極150との界面に空隙210を形成した。
この後、第2の実施例と同様に、第1の電極(n側電極)160を形成し、本実施例の半導体発光素子を形成した。
すなわち、第2の実施例の場合は、p側電極150が、Ag、Pt及びTiであり、またRTAによる熱処理温度が800℃であったが、本実施例では、p側電極150がAg単層膜であり、またRTAによる熱処理温度を、450℃、700℃、及び800℃の3種に変えたことが異なっている。
図15は、本発明の第3の実施例に係る半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。
すなわち、図15は、800℃の熱処理温度で形成した半導体発光素子のp側電極150の表面の走査型電子顕微鏡像の写真である。
図15に表したように、平均で直径0.1μm程度の粒状の像291が観察された。走査型電子顕微鏡や原子間力顕微鏡などによりさらに分析を行った結果、銀の粒界230に、p側電極150の表面からp型GaNコンタクト層146まで貫通した穴のような空隙210が形成されていることが分かった。すなわち、高温熱処理により、p側電極150の銀がマイグレーションを起こし、その粒界230に空隙210が形成されたことが分かった。
以下、上記の第3の実施例に係る半導体発光素子の製造方法による半導体発光素子の評価結果を説明する。
図16は、本発明の第3の実施例に係る半導体発光素子における熱処理温度と半導体発光素子の空隙の面積比との関係を例示するグラフ図である。
図16において、横軸はRTA熱処理の温度、縦軸はp側電極150面内の空隙210の面積比を示す。
図16に表したように、第3の実施例の半導体発光素子において、p側電極150の面内の空隙210の面積比は、熱処理温度450℃、700℃及び800℃で、それぞれ0.5%、1.2%、0.8%であった。このように、空隙210の面積比は、700℃の熱処理温度において極大値を示した。
熱処理温度を上げると、アレニウスの法則に従い金属原子の拡散速度は早くなるが、熱ストレスによる応力は小さくなる。また、結晶粒220同士が結合する別の平衡反応も発生するため、このように、空隙210のp側電極150内における面積比はある温度で極大値を取る。本実施例では、空隙210の面積比は、熱処理温度が700℃の時に極大値を取った。
図17は、本発明の第3の実施例に係る半導体発光素子における熱処理温度と半導体発光素子の光出力との関係を例示するグラフ図である。
図17において、横軸はRTA熱処理の温度、縦軸は半導体発光素子の光出力を示す。 なお、図中の熱処理温度が350℃のデータは、p側電極150に空隙が形成されない比較例のデータを示している。
そして、本図は、p側電極150に空隙210が形成されない比較例の半導体発光素子の光出力を1として、本実施例の半導体発光素子の光出力を相対比として例示している。
図17に表したように、本実施例の半導体発光素子においては、空隙が有しない比較例に比べて光出力が大きく、空隙210を形成することによって、光出力は最大で30%程度改善されていることが分かった。
このように、本実施例の半導体発光素子によれば、光取り出し効率の高い半導体発光素子が提供できる。
(第2、第3の比較例)
以下、比較例として、空隙が形成されない第2の比較例と、再現性の悪い巨大な空隙が形成された第3の比較例の半導体発光素子について説明する。
図18は、第2の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図18(a)は、最初の工程の図であり、図18(b)〜(e)は、それぞれ、前の図に続く図である。
図18(a)に表したように、半導体層148の上にSiO膜310を形成した後、リフトオフ用のレジスト320を所定パターンで形成し、p型GaNコンタクト層146の上のSiO膜310の一部をフッ化アンモン処理で取り除き、エアブローやスピンドライヤーなどによってウェーハ上の水分を吹き飛ばした。
この時、図18(b)に表したように、ウェーハ上の水分を吹き飛ばしただけの状態では、ウェーハ表面にわずかな水分が制御されていない状態で残っている。
このため、その後、図18(c)に表したように、このウェーハ上の水分を十分乾燥させ、除去した。
そして、図18(d)に表したように、真空蒸着装置によってウェーハ全体に、銀単層膜を200nmで形成した後、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって十分洗浄した後、120℃のホットプレート上でウェーハを十分乾燥させ、SiO膜310が取り除かれた領域に、p側電極150を形成した。
そして、図18(e)に表したように、RTA装置を用いて、窒素雰囲気において5℃/秒で800℃まで昇温し、800℃の窒素雰囲気で1分間の熱処理を行い、5℃/秒で常温まで降温した。
すなわち、第2の比較例の半導体発光素子の製造方法においては、本発明の第3の実施例の半導体発光素子の製造方法における、図14(f)に例示したマイグレーション促進物質の付着工程が省略されている。
図19は、第3の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図19(a)は、最初の工程の図であり、図19(b)〜(d)はそれぞれ、前の図に続く図である。
図19(a)に表したように、半導体層148の上にSiO膜310を形成した後、リフトオフ用のレジスト320を所定パターンで形成し、p型GaNコンタクト層146の上のSiO膜310の一部をフッ化アンモン処理で取り除き、エアブローやスピンドライヤーなどによってウェーハ上の水分を吹き飛ばした。
この時、図19(b)に表したように、ウェーハ上の水分を吹き飛ばしただけの状態では、ウェーハ表面にわずかな水分が制御されていない状態で残っている。
そして、図19(c)に表したように、真空蒸着装置によってウェーハ全体に、銀単層膜を200nmで形成した。
そして、図19(d)に表したように、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって十分洗浄した後、120℃のホットプレート上でウェーハを十分乾燥させ、SiO膜310が取り除かれた領域に、p側電極150を形成した。
そして、図19(e)に表したように、RTA装置を用いて、窒素雰囲気において5℃/秒で800℃まで昇温し、800℃の窒素雰囲気で1分間の熱処理を行い、5℃/秒で常温まで降温した。
すなわち、第3の比較例の半導体発光素子の製造方法においては、本発明の第3の実施例の半導体発光素子の製造方法における、図14(c)に例示したp側電極150用の導電膜151を成膜する前の乾燥工程と、図14(f)に例示したマイグレーション促進物質の付着工程と、が省略されている。
図20は、第2、第3の比較例の半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。
すなわち、図20(a)は第2の比較例に対応し、図20(b)は第3の比較例に対応する。
図20(a)に表したように、第2の比較例の半導体発光素子では、p側電極150となる導電膜151形成する前に十分乾燥を行い、マイグレーションを抑えるようなプロセスを行っているため、第2実施例と同じ電極構造及び800℃の熱処理条件にもかかわらず、空隙は一切形成されていない。図中に見える像は、粒界230である。
一方、図20(b)に表したように、第3の比較例の半導体発光素子においては、第3の実施例と同じ電極構造及び800℃の熱処理条件にもかかわらず、空隙の大きさ(幅)は約1μmまで広がっている。また、複数回、同じプロセスフローで第3の比較例の半導体発光素子を作成したが、空隙210の大きさや密度の再現性はなかった。
これは、第3の比較例においては、十分乾燥を行っていない状態で、p側電極150となる導電膜151を形成し、そして、リフトオフ後も十分乾燥を行わずに熱処理を行ったため、銀のマイグレーションが過剰に促進され、空隙210が巨大化したと考えられる。また、同じプロセスフローでも、たまたま乾燥状態が良かった場合は、空隙210の大きさが抑制され、結果として空隙の大きさが制御できなかった。
上記の第2の比較例及び第3の比較例の半導体発光素子で示したように、p側電極150用の導電膜151を成膜する前の乾燥工程や、マイグレーション促進物質の付着工程等の特別な処理を施さない場合、空隙210が形成されないか、または、再現性の低い巨大な空隙210が形成されてしまう。したがって、本実施形態に係る半導体発光素子を形成する際には、第3の実施例で説明したように、p側電極150用の導電膜151を成膜する前の乾燥工程や、マイグレーション促進物質の付着工程等の特別な処理が必要である。
(第4の実施例)
以下、第4の実施例に係る半導体発光素子について説明する。
本実施例の半導体発光素子31(図示しない)は、先に説明した第3の半導体発光素子30に対して、p側電極150に用いる材料を、AgとPtに変えたものである。そして、これ以外については、第3の半導体発光素子30と同様なので説明を省略する。
本実施例に係る半導体発光素子31の要部の製造方法は以下である。
まず、SiO膜310の一部をフッ化アンモン処理で取り除き、エアブローやスピンドライヤーなどによってウェーハ上の水分を吹き飛ばした後、ウェーハ表面に残存するわずかな水分を十分乾燥させ、除去した。そして、p側電極150を形成するため、真空蒸着装置によってウェーハ全体に、Ag、Ptの順に、合計200nmの膜厚で薄膜(導電膜151)を形成し、リフトオフ法によって、SiO膜310が取り除かれた領域に、p側電極150を形成した。そして、温度と湿度がそれぞれ25℃±1℃、50%±1%に管理されたクリーンルーム内に24時間放置し、マイグレート促進物質(わずかな水分330やイオン化物質340)を付着させた。その後、RTA装置を用いて、800℃の窒素雰囲気で1分間の熱処理を行い、p側電極150に空隙210を形成した。すなわち、導電膜151の材料を変えた以外は、第3の実施例の半導体発光素子と同様の条件により、本実施例に係る半導体発光素子を製作した。
図21は、本発明の第4の実施例に係る半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。
図21に表したように、本発明の第4の実施例に係る半導体発光素子31では、平均で直径0.2μm程度の粒状の像291が観察された。走査型電子顕微鏡や原子間力顕微鏡などによりさらに分析を行った結果、銀合金の粒界に、p型GaNコンタクト層146まで貫通した穴のような空隙210が形成されていることが分かった。すなわち、p側電極150を貫通した空隙210が形成された。
高温熱処理により、銀と白金が相互拡散し、銀合金のマイグレーションにより、その粒界に空隙210が形成されたものである。空隙210のp側電極150面内における面積比は、2.9%であった。
この第4の実施例に係る半導体発光素子31においても、p側電極150に設けられた光の波長以下の幅の空隙210により、光取り出し効率の高い半導体発光素子が提供できる。
(第4の実施の形態)
図22は、本発明の第4の実施形態に係る半導体発光素子の構成を例示する断面模式図である。
図22に表したように、本発明の第4の実施形態に係る半導体発光素子40は、第2の電極150と第2の半導体層140との間に設けられた透明電極410をさらに備える。
この透明電極410以外は、図13に例示した第3の実施形態に係る半導体発光素子30と同様とすることがきるので説明を省略する。なお、図22に例示した半導体発光素子40では、第2の電極150は、第2の電極150の層を貫通した空隙210を有している。ただし、本発明はこれに限らず、図1に例示した半導体発光素子10のように、空隙210が、第2の電極150の第2の半導体層140側の界面のみに形成されていても良い。
この透明電極410には、発光層130の発光波長よりも大きなバンドギャップを持つ物質、または、発光波長における吸収係数の逆数よりも膜厚を十分薄くした金属膜を用いることができる。透明電極410には、例えば、ニッケル、酸化インジウムスズ(ITO:Indium-tin-oxide)、酸化亜鉛等を用いることができる。
そして、透明電極410は、第2の半導体層140と第2の電極150とに電気的に接触している。透明電極410は、発光層130からの光を透過させて、第2の電極150で反射させる役割を有しているため、平面視での形状は、第2の電極150と実質的に同じ形状であることが好ましい。透明電極410の膜厚は、特に限定されるものではなく、例えば1nmから500nmの間で選ぶことができる。
図23は、本発明の第4の実施形態に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図23(a)は、最初の工程の図であり、図23(b)〜(g)はそれぞれ、前の図に続く図である。
すなわち、図23(a)に表したように、半導体層148の上にSiO膜310を設けた後、第1の電極150を形成するため、パターニングされたリフトオフ用レジストを半導体層148の上に形成し、第2の半導体層140の上のSiO膜の一部をフッ化アンモン処理で取り除き、SiO膜310が取り除かれた領域に、真空蒸着装置を用いてITOを、100nmの膜厚で形成し、リフトオフ後に、550℃の窒素雰囲気で1分間シンター処理を行うことにより透明電極410を形成し、さらに、パターニングされたリフトオフ用のレジスト320を半導体層148の上に形成する。
この時、図23(b)に表したように、ウェーハ上の水分を吹き飛ばしただけの状態では、ウェーハ表面にわずかな水分が残っている。
その後、図23(c)に表したように、このウェーハ上の水分を十分乾燥させ、除去する。
そして、図23(d)に表したように、真空蒸着装置によってウェーハ全体に第2の電極150となる導電膜151として、例えばAg単層膜を膜厚200nmで形成する。
そして、図23(e)に表したように、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって十分洗浄した後、120℃のホットプレート上でウェーハを十分乾燥させる。このようにして、SiO膜310が取り除かれた領域に、第1の電極150を形成する。
そして、図23(f)に表したように、温度と湿度がそれぞれ25℃±1℃、50%±1%に管理されたクリーンルーム内に24時間放置し、形成した第2の電極150の表面に、わずかな水分330やイオン化物質340を付着させる。
そして、図23(g)に表したように、RTA装置を用いて、550℃の温度の窒素雰囲気で1分間の熱処理を行い、0.5℃/秒で常温まで降温することにより、第2の半導体層140と第2の電極150との界面に空隙210を形成する。
そして、既に説明したのと同様に、第1の電極160を形成し、本実施形態に係る半導体発光素子40が形成できる。
このように製作された、第2の電極150と第2の半導体層140との間に透明電極410をさらに備えた本実施形態の半導体発光素子40においても、第2の電極150に設けられた光の波長以下の幅の空隙210により、光取り出し効率の高い半導体発光素子が提供できる。
なお、空隙210の幅、第2の電極150面内における密度や面積比は、熱処理温度や、導電膜151と同時に熱処理をする金属材料の種類、膜厚、積層構造によって変化させることができる。ただし、光出力が向上するように最適化したそれらの条件が、必ずしも最適な電気特性との組み合わせになっているとは限らない。この時、本実施形態に係る半導体発光素子40のように、第2の電極150と第2の半導体層140との間に、透明電極410を設け、透明電極410を介して、高効率反射膜の機能を有する第2の電極150を設けることにより、光出力改善特性を重視して最適化した空隙210の形成条件を採用することができ、より製造し易く性能の高い、光取り出し効率の高い半導体発光素子が提供できる。
(第5の実施の形態)
図24は、本発明の第5の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、図24(b)は、本発明の第5の実施形態に係る半導体発光素子の構成を例示する平面模式図であり、図24(a)は、図24(b)のA−A線断面模式図である。 図24(a)、(b)に表したように、本発明の第5の実施形態に係る半導体発光素子50は、第2の半導体層140の上に、上記の空隙210を有する第2の電極150、及び、第3の電極155を有している。そして、第3の電極155は、第2の電極150と電気的に接触している。
また、第3の電極155は、第2の電極150のオーミック性より良好なオーミック性を有することができる。
第3の電極155を設ける位置は、第2の半導体層140の上であれば任意であるが、図24(a)、(b)に例示したように、第3の電極155を、第2の電極150の第1の電極160側に接触して設けると、第1の電極160に対向する領域にオーミック性の高い導電部を配置することができるので、安定した電気特性が得られる。
この第3の電極155以外は、図13に例示した第3の実施形態に係る半導体発光素子30と同様とすることがきるので説明を省略する。なお、図24に例示した半導体発光素子50では、第2の電極150は、第2の電極150の層を貫通した空隙210を有している。ただし、本発明はこれに限らず、図1に例示した半導体発光素子10のように、空隙210が、第2の電極150の第2の半導体層140側の界面のみに形成されていても良い。
本実施形態に係る半導体発光素子50は、以下のようにして製造することができる。
すなわち、既に図23に例示した半導体発光素子30の製造方法と同様にして、空隙210を有する所定パターンの第2の電極150(例えば膜厚200nmのAg単層膜)を形成した後、第3の電極155の形成のための例えばAg/Pt膜を膜厚200nmで所定パターンに形成し、RTA装置を用いて、空隙が生じない条件の1つである350℃の窒素雰囲気で1分間の熱処理を行う。これにより、第3の電極155には空隙が発生せず、第2の電極150よりオーミック性を高くすることができる。
そして、既に説明した方法と同様にして、第1の電極160を形成することにより、図24に例示した半導体発光素子50が得られる。
なお、空隙210の幅、第2の電極150面内における密度や面積比は、熱処理温度や、導電膜151と同時に熱処理をする金属材料の種類、膜厚、積層構造によって変化させることができる。ただし、光出力が向上するように最適化したそれらの条件が、必ずしも最適な電気特性との組み合わせになっているとは限らない。
また、上記の実施形態の半導体発光素子のように、横方向(各層に対して平行方向)に通電させる電極構造の場合、第1の電極160に対向した側の第2の電極150に電流が集中する傾向にある。特に、電流密度を上げるほどその効果が顕著に表れる。
その時、本実施形態の半導体発光素子50のように、第1の電極160に対向する側の第2の電極150に電気的に接触して、第2の電極150よりオーミック特性がより良好で、かつ高効率光反射特性を有する第3の電極155を設けることで、光取り出し効率と電気特性を高度に両立させることができる。すなわち、第2の電極150に関する各種の条件を光り取り出し効率を向上させることに着目して最適化し、第3の電極155に関する各種条件を、電気特性を向上させることに着目して最適化することができる。
すなわち、本実施形態の半導体発光素子50のように、オーミック性の良い第3の電極155を設けることにより、電気特性が良好で、光取り出し効率の高い半導体発光素子を提供することができる。
なお、第3の電極155の平面視における面積を広げるほど電気特性は改善するが、ある程度広げると飽和する。一方、光取り出し効率改善のためには、第2の電極150の面積が広いほど効果が高い。これらの効果を考慮して、第2の電極150と第1の電極160の設計に適合させて、第3の電極155の面積を適切に決めることができる。
なお、図24に例示した半導体発光素子50では、第2の電極150を先に形成し、第3の電極155が第2の電極150の一部を覆うように設けられている構造を有しているが、第3の電極155を先に形成し、第2の電極150が第3の電極155の一部を覆うように設けられている構造を採用しても良い。この場合、第3の電極155の高温熱処理温度を第2の電極150の高温熱処理温度より高く設定することもできる。
なお、本実施形態に係る半導体発光素子50においても、第2の電極150及び第3の電極155の少なくともいずれかと第2の半導体層140との間の、少なくとも一部に透明電極を設けても良い。
(第6の実施の形態)
図25は、本発明の第6の実施形態に係る半導体発光素子の構成を例示する断面模式図である。
図25に表したように、本発明の第6の実施形態に係る半導体発光素子60は、第2の電極150の第2の半導体層140と反対側の面にパッド部158が設けられている。
なお、このパッド部158以外は、図13に例示した第3の実施形態に係る半導体発光素子30と同様の構造を有するので説明を省略する。なお、図25に例示した半導体発光素子60では、第2の電極150は、第2の電極150の層を貫通した空隙210を有している。ただし、本発明はこれに限らず、図1に例示した半導体発光素子10のように、空隙210が、第2の電極150の第2の半導体層140側の界面のみに形成されていても良い。
なお、パッド部158は、空隙210を有する第2の電極150を形成した後、第2の電極150の上の一部、または、第2の電極150の側面を含めた全部を被覆するように、例えば、Pt/Auを800nmの膜厚で形成し、所定形状にパターニングすることより形成できる。なお、このパターニングには、例えばリフトオフ法を用いることができる。
パッド部158の第2の電極150側には、第2の電極150に拡散しないような高融点材料を用いることが好ましい。この高融点材料は、例えば、バナジウム(N)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)等が挙げられる。特に好ましくは、ロジウム(Rh)または白金(Pt)であり、可視光に対する反射率がある程度高いため、反射膜としても機能する。
本実施形態に係る半導体発光素子60のように、パッド部158を設けることで、ワイヤーボンディングのボンダビリティが向上し、また、ボールボンダーによる金バンプ形成時のダイシェア強度が向上し、さらに、フリップチップマウントに適用できる。さらに、パッド部158によって、第2の電極150が外気から隔離され、銀または銀合金の劣化を抑えることができ、信頼性が向上する。さらには、半導体発光素子60の放熱性の改善も期待できる。なお、このパッド部158を金(Au)バンプとして使用することもできる。なお、Auの代わりにAuSnバンプを形成することもできる。
すなわち、本実施形態に係る半導体発光素子60のように、パッド部158を設けることにより、製造が容易で、信頼性が高く、放熱性が良い、光取り出し効率の高い半導体発光素子を提供することができる。
なお、本実施形態の半導体発光素子60においても、第2の電極150に接触する上記の第3の電極155を設けても良く、また、第2の電極150及び第3の電極155の少なくともいずれかと第2の半導体層140との間の、少なくとも一部に透明電極を設けても良い。
図26は、本発明の第6の実施形態に係る別の半導体発光素子の構成を例示する断面模式図である。
図26に表したように、本発明の第6の実施形態に係る別の半導体発光素子61では、第2の電極150の第2の半導体層140と反対側の面にパッド部158が設けられている。そして、このパッド部158となる導電材料によって、第2の電極150の空隙210の一部が埋められている。
すなわち、図26に例示した半導体発光素子61は、例えば、製造途中で、第2の電極150が、第2の電極150の層を貫通する空隙210を有していたが、その後のパッド部158の形成により、この空隙210の一部が埋められた構造を有す。
この空隙210の構造以外は、図25に例示した半導体発光素子60と同様の構造を有するので説明を省略する。
そして、図26に表したように、半導体発光素子61においては、空隙210のうちの一部210Aは、パッド部158によって埋められているものの、第2の半導体層140の界面には空間が残っている。一方、空隙210のその他の一部210Bは、空隙の全部がパッド部158となる材料で埋められている。
第2の半導体層140の界面に空間が残っている空隙の一部210Aにおいては、既に説明した通りの効果により、光取り出し効率が向上する。
そして、空隙210の全部が埋められた空隙の一部210Bでは、以下の効果により光り取り出し効率が向上する。
すなわち、第2の電極150とパッド部158とに別の導電材料を用いることで、両者に複素屈折率の差を生じさせることができ、これにより、拡散反射を発生させ、光取り出し効率を向上させることができる。
なお、媒質内における波長は、発光光の自由空間における波長を、その媒質の屈折率で割った値となり、自由空間における波長よりも短くなる。例えば、本実施形態に係る半導体発光素子61の場合は、発光波長380nmに対して、第2の半導体層140の第2の電極150側の層(p型GsNコンタクト層146)の屈折率を2.47とすれば、媒体内波長は約150nmとなる。そのため、半導体発光素子61のように空隙領域を別の金属(パッド部158となる導電膜)で埋めた場合、効果的な拡散反射を起こすためには、空隙210の幅を媒体内波長と同程度以下にすることが望ましい。
なお、図1に例示した半導体発光素子10のように、第2の電極150の第2の半導体層140との界面側だけに空隙210が設けられ、空隙210が第2の電極150の導電膜によってパッシベートされている構造の場合は、空隙210内の屈折率は、パッド部158の形成前後で変化せずにほぼ1であるため、空隙210の幅は、自由空間における波長と同程度以下で構わない。
このように、半導体発光素子61のように、空隙210の一部が第2の電極150とは別の導電材料(金属)で埋め込まれている場合にも、拡散反射を生じさせることができ、光取り出し効率の高い半導体発光素子を提供することができる。
なお、本実施形態の別の半導体発光素子61においても、第2の電極150に接触する上記の第3の電極155を設けても良く、また、第2の電極150及び第3の電極155の少なくともいずれかと第2の半導体層140との間の、少なくとも一部に透明電極410を設けても良い。
(第7の実施の形態)
次に、第7の実施形態について説明する。本実施形態に係る半導体発光素子は、上記の各実施形態及び各実施例の半導体発光素子と、蛍光体と、を組み合わせた半導体発光素子である。
図27は、本発明の第7の実施形態に係る半導体発光素子の構成を例示する断面模式図である。
図27に表したように、本発明の第7の実施形態に係る半導体発光素子70は、例えば、第3の実施形態の半導体発光素子30と、半導体発光素子30で発光した光によって励起されて蛍光光を発する蛍光体層530と、を備えている。
すなわち、図27に表したように、例えば、セラミックス等からなる容器510の内面に、反射膜520が設けられている。反射膜520は、例えば、容器510の底面部の反射膜521、及び、容器510の側面部の反射膜522に、分離して設けられている。反射膜520には、例えばアルミニウム等を用いることができる。
そして、容器510の底面部の反射膜521の上に、半導体発光素子30がサブマウント524を介して設置されている。半導体発光素子30には、ボールボンダーによって金バンプ528が形成され、半導体発光素子30は、サブマウント524に固定されている。なお、金バンプ528を用いずに、サブマウント524に半導体発光素子30を固定しても良い。
これら半導体発光素子30、サブマウント524、反射膜520の固定には、例えば、接着剤による接着やはんだ等を用いることができる。
サブマウント524の半導体発光素子30側の表面には、半導体発光素子30の第2の電極(p側電極)150と第1の電極(n側電極)160に対して、絶縁されるようにパターニングされた電極が形成されており、それぞれ容器510側に設けられた図示しない電極に対してボンディングワイヤー526により接続されている。この接続は、側面部の反射膜522と底面部の反射膜521との間の部分において、行われている。
そして、半導体発光素子30やボンディングワイヤー526を覆うように、蛍光体層530が設けられている。図27に例示した半導体発光素子70においては、この蛍光体層530として、赤色蛍光体を含む第1の蛍光体層531、及び、第1の蛍光体層531の上に設けられ、青色、緑色または黄色の蛍光体を含む第2の蛍光体層532が設けられている。これらの蛍光体層530の上には、例えば、シリコン樹脂からなる蓋部512が設けられている。
第1の蛍光体層531は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。赤色蛍光体としては、例えばY23、YVO4、Y2(P,V)O4等を母材として用いることができ、これに3価のEu(Eu3+)を付活物質として含ませる。すなわち、Y23:Eu3+、YVO4:Eu3+等を赤色蛍光体として用いることができる。Eu3+の濃度はモル濃度で1%〜10%とすることができる。赤色蛍光体の母材としては、Y23、YVO4の他に、LaOSやY2(P, V)O4等を用いることができる。また、Eu3+の他にMn4+等を利用することもできる。特に、YVO4母体に、3価のEuと共に少量のBiを添加することにより、380nmの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、例えば、シリコン樹脂等を用いることができる。
また、第2の蛍光体層532は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体、を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良く、また、青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良く、青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。
青色蛍光体としては、例えば(Sr,Ca)10(PO46Cl2:Eu2+やBaMg2Al1627:Eu2+等を用いることができる。
緑色蛍光体としては、例えば3価のTbを発光中心とするY2SiO5:Ce3+,Tb3+を用いることができる。この場合、CeイオンからTbイオンへエネルギーが伝達されることにより励起効率が向上する。緑色蛍光体としては、例えば、Sr4Al1425:Eu2+等を用いることができる。
黄色蛍光体としては、例えばY3Al5:Ce3+等を用いることができる。
また、樹脂として、例えば、シリコン樹脂等を用いることができる。
特に、3価のTbは、視感度が最大となる550nm付近に鋭い発光を示すので、3価のEuの鋭い赤色発光と組み合わせると発光効率が著しく向上する。
本実施形態に係る半導体発光素子70によれば、半導体発光素子30から発生した380nmの紫外光は、半導体発光素子30の基板側に放出され、反射膜521、522における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率良く励起することができる。
例えば、第1の蛍光体層531に含まれる3価のEu等を発光中心とする上記蛍光体は、620nm付近の波長分布の狭い光に変換され、赤色可視光を効率良く得ることが可能である。
また、第2の蛍光体層532に含まれる青色、緑色、黄色の蛍光体が、効率良く励起され、青色、緑色、黄色の可視光を効率良く得ることができる。
これらの混色として、白色光やその他様々な色の光を、高効率でかつ演色性良く得ることが可能である。
なお、上記において、第3の実施形態に係る半導体発光素子30を用いる例を示したが、本発明はこれに限らず、上記の実施形態及び実施例に係る半導体発光素子10、11、40、50、60、61を用いることができる。
次に、本実施形態に係る半導体発光素子の製造方法について説明する。
半導体発光素子30を作製する工程は、既に説明した通りである。
そして、まず、容器510の内面に反射膜となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターニングして、容器510の底面部と側面部にそれぞれ反射膜521、522を形成する。
そして、半導体発光素子30に、ボールボンダーによって金バンプ528を形成する。 そして、半導体発光素子30の第2の電極(p側電極)150用と、第1の電極(n側電極)160用にパターニングされた電極を持つサブマウント524の上に、半導体発光素子30を固定し、このサブマウント524を容器510の底面部の反射膜521の上に設置して固定する。これらの固定には接着剤による接着やはんだ等を用いることが可能である。また、ボールボンダーによる金バンプ528を用いずに半導体発光素子30をサブマウント524上に直接固定することもできる。
次に、サブマウント524上の図示しない第1の電極160及び第2の電極150を、それぞれ容器510側に設けられた図示しない電極に、ボンディングワイヤー526により接続する。さらに、半導体発光素子30やボンディングワイヤー526を覆うように、第1の蛍光体層531を形成し、この第1の蛍光体層531の上に、第2の蛍光体層532を形成する。蛍光体層のそれぞれの形成方法は、例えば、各蛍光体を樹脂原料混合液に分散させたものを滴下し、さらに熱処理を行うことにより熱重合させて樹脂を硬化させる方法を用いることができる。なお、各蛍光体を含有する樹脂原料混合液を滴下してしばらく放置した後に硬化させることにより、各蛍光体の微粒子が沈降し、第1の蛍光体層531及び第2の蛍光体層532の各層の下部に、各蛍光体の微粒子を偏在させることができ、各蛍光体の発光効率を適宜制御することが可能である。その後、蛍光体層の上に蓋部512を設け、本実施形態に係る半導体発光素子70すなわち、白色LEDが作製される。 このように、製作された本実施形態の半導体発光素子70によって、光取り出し効率の高い、各種の色を高効率で生成する半導体発光素子を提供することができる。
なお、上記の各実施形態においては、第1の半導体層120がn型の半導体層であり、第2の半導体層140がp型の半導体層である例を示したが、発明はこれには限定されず、双方の半導体層の導電型を逆転しても良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子及びその製造方法を構成する各要素の具体的な構成、例えば、半導体多層膜、金属膜、誘電体膜など各要素の形状、サイズ、材質、配置関係や結晶成長プロセスに関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x,y及びzをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
本発明の第1の実施形態に係る半導体発光素子の構成を例示する模式図である。 本発明の第1の実施形態に係る半導体発光素子の要部の構造を例示する拡大模式図である。 本発明の第1の実施形態に係る半導体発光素子の空隙を例示する模式図である。 本発明の第1の実施例に係る半導体発光素子の構成を例示する断面模式図である。 本発明の第2の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。 本発明の第2の実施例に係る半導体発光素子の一部の製造方法を例示する工程順模式断面図である。 本発明の第2の実施例に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。 図7に続く工程順模式断面図である。 本発明の第2の実施例に係る半導体発光素子の製造方法における熱処理時の結晶粒の振る舞いを示す模式図である。 第1の比較例の半導体発光素子の構成を例示する断面模式図である。 第1の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。 本発明の第1の実施例に係る半導体発光素子及び第1の比較例の半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。 本発明の第3の実施形態に係る半導体発光素子の構成を例示する断面模式図である。 本発明の第3の実施例に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。 本発明の第3の実施例に係る半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。 本発明の第3の実施例に係る半導体発光素子における熱処理温度と半導体発光素子の空隙の面積比との関係を例示するグラフ図である。 本発明の第3の実施例に係る半導体発光素子における熱処理温度と半導体発光素子の光出力との関係を例示するグラフ図である。 第2の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。 第3の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。 第2、第3の比較例の半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。 本発明の第4の実施例に係る半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。 本発明の第4の実施形態に係る半導体発光素子の構成を例示する断面模式図である。 本発明の第4の実施形態に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。 本発明の第5の実施形態に係る半導体発光素子の構成を例示する模式図である。 本発明の第6の実施形態に係る半導体発光素子の構成を例示する断面模式図である。 本発明の第6の実施形態に係る別の半導体発光素子の構成を例示する断面模式図である。 本発明の第7の実施形態に係る半導体発光素子の構成を例示する断面模式図である。
符号の説明
10、11、30、40、50、60、61、70、91 半導体発光素子
110 基板
120 第1の半導体層
122 第1AlNバッファー層
123 第2AlNバッファー層
124 ノンドープGaNバッファー層
125 Siドープn型GaNコンタクト層(n型コンタクト層)
126 Siドープn型AlGaNクラッド層
130 発光層
142 ノンドープAlGaNスペーサ層
143 Mgドープp型AlGaNクラッド層
144 Mgドープp型GaNコンタクト層
145 高濃度Mgドープp型GaNコンタクト層
146 p型GaNコンタクト層
148 半導体層
150 第2の電極(p側電極)
155 第3の電極
158 パッド部
160 第1の電極
210 空隙
210A、210B 空隙の一部
220 結晶粒
230 粒界
291 像
300 領域
310 SiO
320 レジスト
330 水(水分)
340 イオン化物質
410 透明電極
510 容器
512 蓋部
520、521、522 反射膜
524 サブマウント
526 ボンディングワイヤー
528 金バンプ
530、531、532 蛍光体層

Claims (10)

  1. 第1の半導体層と、
    第2の半導体層と、
    前記第1の半導体層と前記第2の半導体層との間に設けられた発光層と、
    前記第1の半導体層に接続された第1の電極と、
    前記第2の半導体層の上に設けられ、前記第2の半導体層に対向する側が銀及び銀合金の少なくともいずれかからなり、前記第2の半導体層に対向する面に、前記発光層の発光波長以下の幅の空隙を有する第2の電極と、
    を備えたことを特徴とする半導体発光素子。
  2. 前記第2の電極は、銀単層膜であることを特徴とする請求項1記載の半導体発光素子。
  3. 前記第2の半導体層と前記第2の電極との間に設けられ、前記発光層からの光を透過する透明導電膜をさらに備えたことを特徴とする請求項1または2に記載の半導体発光素子。
  4. 前記第2の半導体層の上に設けられ、前記第2の電極と接触し、前記第2の半導体層に対して前記第2の電極のオーミック性よりも高いオーミック性を有する第3の電極をさらに備えたことを特徴とする請求項1〜3のいずれか1つに記載の半導体発光素子。
  5. 前記第1の半導体層と前記第2の半導体層と前記発光層は、サファイア基板上に形成されていることを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子。
  6. 前記第1の半導体層と前記第2の半導体層と前記発光層は、単結晶窒化アルミニウム層を介してサファイア基板上に形成されていることを特徴とする請求項1〜5のいずれか1つに記載の半導体発光素子。
  7. 前記単結晶窒化アルミニウム層の前記サファイア基板側には、前記単結晶窒化アルミニウム層の内部よりも高い炭素濃度を有する領域が設けられていることを特徴とする請求項6記載の半導体発光素子。
  8. 前記第1の半導体層と前記第2の半導体層と前記発光層は、窒化物半導体からなり、
    前記発光層の発光波長は、370nm〜400nmの間にあり、
    3価のEuを発光中心とし、前記発光波長の光によって励起されて赤色光を発する蛍光体をさらに備えたことを特徴とする請求項1〜7のいずれか1つに記載の半導体発光素子。
  9. 第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた発光層と、前記第1の半導体層に接続された第1の電極と、前記第2の半導体層の上に設けられ前記第2の半導体層に対向する側が銀及び銀合金の少なくともいずれかからなる第2の電極と、を有する半導体発光素子の製造方法であって、
    前記第2の半導体層の上に、前記第2の電極となる導電膜を形成し、
    前記導電膜に、水及びイオン化物質のうち少なくともいずれかを付着させ、
    前記導電膜を熱処理して前記導電膜の粒界に隙間を作ることによって、前記導電膜の前記第2の半導体層に対向する面に、前記発光層の発光波長以下の幅の空隙を形成することを特徴とする半導体発光素子の製造方法。
  10. 前記導電膜を形成する前に、水分を除去することを特徴とする請求項9記載の半導体発光素子の製造方法。
JP2008062611A 2008-03-12 2008-03-12 半導体発光素子及びその製造方法 Active JP5047013B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008062611A JP5047013B2 (ja) 2008-03-12 2008-03-12 半導体発光素子及びその製造方法
US12/401,473 US8017970B2 (en) 2008-03-12 2009-03-10 Semiconductor light-emitting element
EP09250663.3A EP2101363B1 (en) 2008-03-12 2009-03-10 Semiconductor light-emitting element and method for producing the same
US12/929,365 US8377724B2 (en) 2008-03-12 2011-01-19 Method for producing semiconductor light-emitting element
US13/744,437 US8729594B2 (en) 2008-03-12 2013-01-18 Semiconductor light-emitting element
US14/244,915 US9373752B2 (en) 2008-03-12 2014-04-04 Semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008062611A JP5047013B2 (ja) 2008-03-12 2008-03-12 半導体発光素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012152257A Division JP5368609B2 (ja) 2012-07-06 2012-07-06 半導体発光素子の製造方法

Publications (3)

Publication Number Publication Date
JP2009218483A true JP2009218483A (ja) 2009-09-24
JP2009218483A5 JP2009218483A5 (ja) 2011-10-20
JP5047013B2 JP5047013B2 (ja) 2012-10-10

Family

ID=40933169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008062611A Active JP5047013B2 (ja) 2008-03-12 2008-03-12 半導体発光素子及びその製造方法

Country Status (3)

Country Link
US (4) US8017970B2 (ja)
EP (1) EP2101363B1 (ja)
JP (1) JP5047013B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8146905B2 (en) 2007-09-04 2012-04-03 Kabushiki Kaisha Toshiba Sheet finisher, image forming apparatus using the same, and sheet finishing method
JP2013140948A (ja) * 2011-12-09 2013-07-18 Toshiba Corp 半導体発光素子及びその製造方法
JP2014099663A (ja) * 2014-03-04 2014-05-29 Toshiba Corp 半導体発光素子
US9299889B2 (en) 2011-05-16 2016-03-29 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2016046411A (ja) * 2014-08-25 2016-04-04 シャープ株式会社 半導体発光素子

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577453B2 (en) 2006-06-01 2009-08-18 Trapeze Networks, Inc. Wireless load balancing across bands
JP2010219377A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
KR20120092325A (ko) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
TW201301588A (zh) * 2011-06-30 2013-01-01 Aceplux Optotech Inc 大發光面積的發光二極體晶粒及其封裝結構
KR101976450B1 (ko) * 2012-10-19 2019-05-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
TWI604632B (zh) 2013-04-25 2017-11-01 晶元光電股份有限公司 發光二極體裝置
FR3005784B1 (fr) * 2013-05-14 2016-10-07 Aledia Dispositif optoelectronique et son procede de fabrication
TWI577630B (zh) * 2016-04-08 2017-04-11 Crystalwise Tech Inc A substrate for an ultraviolet light emitting diode, and a method for manufacturing the same
JP6793815B2 (ja) * 2017-03-27 2020-12-02 Dowaエレクトロニクス株式会社 Iii族窒化物半導体発光素子およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167237A (ja) * 2003-11-28 2005-06-23 Samsung Electronics Co Ltd フリップチップ型窒化物系発光素子及びその製造方法
JP2006041498A (ja) * 2004-06-24 2006-02-09 Showa Denko Kk 反射性正極およびそれを用いた窒化ガリウム系化合物半導体発光素子
JP2006156639A (ja) * 2004-11-29 2006-06-15 Sharp Corp 半導体レーザ素子、光ディスク装置および光伝送システム
JP2006245232A (ja) * 2005-03-02 2006-09-14 Nichia Chem Ind Ltd 半導体発光素子
JP2006295132A (ja) * 2005-03-14 2006-10-26 Toshiba Corp 発光装置
JP2007142352A (ja) * 2005-10-20 2007-06-07 Kyocera Corp 発光素子収納用パッケージおよび発光装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3559453B2 (ja) * 1998-06-29 2004-09-02 株式会社東芝 発光素子
US6291839B1 (en) * 1998-09-11 2001-09-18 Lulileds Lighting, U.S. Llc Light emitting device having a finely-patterned reflective contact
EP1371120B1 (en) * 2001-03-09 2013-05-08 Alight Photonics ApS Mode control using transversal bandgap structure in vcsels
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
WO2003025263A1 (fr) * 2001-09-13 2003-03-27 Japan Science And Technology Agency Substrat semi-conducteur de nitrure, son procede d'obtention et dispositif optique a semi-conducteur utilisant ledit substrat
JP2004014943A (ja) * 2002-06-10 2004-01-15 Sony Corp マルチビーム型半導体レーザ、半導体発光素子および半導体装置
WO2006043422A1 (ja) * 2004-10-19 2006-04-27 Nichia Corporation 半導体素子
US20060170022A1 (en) * 2005-01-31 2006-08-03 Klaus Ufert Silicon molecular hybrid storage cell
KR100878433B1 (ko) * 2005-05-18 2009-01-13 삼성전기주식회사 발광소자의 오믹컨택층 제조방법 및 이를 이용한발광소자의 제조방법
JP2007005591A (ja) 2005-06-24 2007-01-11 Toshiba Corp 半導体発光素子
US7638810B2 (en) * 2005-09-09 2009-12-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. GaN laser with refractory metal ELOG masks for intracavity contact
US7873090B2 (en) * 2005-09-13 2011-01-18 Panasonic Corporation Surface emitting laser, photodetector and optical communication system using the same
JP5037835B2 (ja) * 2006-02-28 2012-10-03 キヤノン株式会社 垂直共振器型面発光レーザ
JP2008062611A (ja) 2006-09-11 2008-03-21 Sekisui Film Kk 積層フィルム及び積層体
TW200945627A (en) * 2007-12-07 2009-11-01 Alps Electric Co Ltd Semiconductor light-emitting device
KR101007117B1 (ko) * 2008-10-16 2011-01-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN102484176B (zh) * 2009-09-30 2014-12-31 京瓷株式会社 发光元件及发光元件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167237A (ja) * 2003-11-28 2005-06-23 Samsung Electronics Co Ltd フリップチップ型窒化物系発光素子及びその製造方法
JP2006041498A (ja) * 2004-06-24 2006-02-09 Showa Denko Kk 反射性正極およびそれを用いた窒化ガリウム系化合物半導体発光素子
JP2006156639A (ja) * 2004-11-29 2006-06-15 Sharp Corp 半導体レーザ素子、光ディスク装置および光伝送システム
JP2006245232A (ja) * 2005-03-02 2006-09-14 Nichia Chem Ind Ltd 半導体発光素子
JP2006295132A (ja) * 2005-03-14 2006-10-26 Toshiba Corp 発光装置
JP2007142352A (ja) * 2005-10-20 2007-06-07 Kyocera Corp 発光素子収納用パッケージおよび発光装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8146905B2 (en) 2007-09-04 2012-04-03 Kabushiki Kaisha Toshiba Sheet finisher, image forming apparatus using the same, and sheet finishing method
US8317180B2 (en) 2007-09-04 2012-11-27 Kabushiki Kaisha Toshiba Sheet finisher, image forming apparatus using the same, and sheet finishing method
US9299889B2 (en) 2011-05-16 2016-03-29 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9368682B2 (en) 2011-05-16 2016-06-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2013140948A (ja) * 2011-12-09 2013-07-18 Toshiba Corp 半導体発光素子及びその製造方法
JP2014099663A (ja) * 2014-03-04 2014-05-29 Toshiba Corp 半導体発光素子
JP2016046411A (ja) * 2014-08-25 2016-04-04 シャープ株式会社 半導体発光素子

Also Published As

Publication number Publication date
US20130134458A1 (en) 2013-05-30
US8729594B2 (en) 2014-05-20
US8377724B2 (en) 2013-02-19
EP2101363B1 (en) 2018-06-06
JP5047013B2 (ja) 2012-10-10
EP2101363A2 (en) 2009-09-16
EP2101363A3 (en) 2014-08-20
US20090230422A1 (en) 2009-09-17
US20140217360A1 (en) 2014-08-07
US8017970B2 (en) 2011-09-13
US9373752B2 (en) 2016-06-21
US20110117684A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
JP5047013B2 (ja) 半導体発光素子及びその製造方法
JP5325506B2 (ja) 半導体発光素子及びその製造方法
JP5305790B2 (ja) 半導体発光素子
JP4940363B1 (ja) 半導体発光素子及び半導体発光装置
JP5191837B2 (ja) 半導体発光素子及び半導体発光装置
JP5139005B2 (ja) 半導体発光素子及び半導体発光装置
JP5139519B2 (ja) 半導体発光素子及び半導体発光装置
JP5334601B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP2009049267A (ja) 半導体発光素子及びその製造方法
JP2012243825A (ja) 半導体発光素子
JP5514283B2 (ja) 半導体発光素子及び半導体発光装置
JP2012038950A (ja) 半導体発光素子及びその製造方法
JP5608762B2 (ja) 半導体発光素子
JP5581427B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5851001B2 (ja) 半導体発光素子
JP5368609B2 (ja) 半導体発光素子の製造方法
JP5602916B2 (ja) 半導体発光素子
JP5886899B2 (ja) 半導体発光素子及び半導体発光装置
JP5563031B2 (ja) 半導体発光素子及び半導体発光装置
JP5372220B2 (ja) 半導体発光素子及び半導体発光装置
JP2012244148A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110902

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5047013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250