JP2009192918A - 画像表示素子およびその製造方法 - Google Patents
画像表示素子およびその製造方法 Download PDFInfo
- Publication number
- JP2009192918A JP2009192918A JP2008034662A JP2008034662A JP2009192918A JP 2009192918 A JP2009192918 A JP 2009192918A JP 2008034662 A JP2008034662 A JP 2008034662A JP 2008034662 A JP2008034662 A JP 2008034662A JP 2009192918 A JP2009192918 A JP 2009192918A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- image display
- wiring layer
- display element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
Abstract
【課題】断線が生じにくい画像表示素子およびその製造方法を提供する。
【解決手段】画像表示素子111は、前面基板1と、画素8と、配線層ERと、ハンダ部5と、背面基板2と、FPC33とを有している。前面基板1は、主面を有する透光性のものである。画素8は主面上に配置されている。配線層ERは、画素8の発光強度を制御するために前面基板1の主面上に設けられている。ハンダ部5は配線層ERの一部の上に設けられている。背面基板2は、画素8を被いかつハンダ部5を露出するように、前面基板1の主面上に設けられている。FPC33は、ハンダ部5を介して配線層ERに接合された接続部33Eと接続部33Eに繋がった配線部33Cとを有している。
【選択図】図4
【解決手段】画像表示素子111は、前面基板1と、画素8と、配線層ERと、ハンダ部5と、背面基板2と、FPC33とを有している。前面基板1は、主面を有する透光性のものである。画素8は主面上に配置されている。配線層ERは、画素8の発光強度を制御するために前面基板1の主面上に設けられている。ハンダ部5は配線層ERの一部の上に設けられている。背面基板2は、画素8を被いかつハンダ部5を露出するように、前面基板1の主面上に設けられている。FPC33は、ハンダ部5を介して配線層ERに接合された接続部33Eと接続部33Eに繋がった配線部33Cとを有している。
【選択図】図4
Description
本発明は、画像表示素子およびその製造方法に関するものであり、特に、フレキシブルプリント基板(FPC:Flexible printed circuits)を有する画像表示素子とその製造方法に関するものである。
大型ディスプレイの中には、低いコストで高い性能を得るために、互いにマトリクス状に配列された複数の画像表示素子(表示ユニット)を有するものがある。各画像表示素子は、たとえば、LCD(Liquid Crystal Display)パネル、PDP(Plasma Display Panel)、EL(Electro-Luminescence)ディスプレイパネルなどの平面ディスプレイである。このような画像表示素子の技術としては、たとえば特開2000−260337号公報に開示された技術がある。
この技術によれば、ガス放電パネル(画像表示素子)は、前面基板、背面基板、電極、封着ガラス、電極端子、フレクキシブルプリント回路(FPC)、異方性導電膜、および樹脂層を有している。前面基板に形成された電極は封着ガラスの下を通り、前面基板の側面まで達し、側面に形成された電極端子に接続されている。ここで、FPCには電極端子と等しいピッチで電極が形成されており、異方性導電膜は、電極端子のそれぞれの端子とそれに対向するFPCのそれぞれの電極との間で厚み方向のみに導電性を有するため、電極端子とFPCの電極がそれぞれ対応するもの同士で接続されることになる。このようにして、電極端子は異方性導電膜およびFPCを介してパネル裏面にある回路基板に接続される。露出した電極端子や異方性導電膜は結露による短絡を防ぐため樹脂層で封止されており、これら異方性導電膜、FPC、樹脂層で電極引き出し部を構成している。
また、この技術によれば、前面基板の側面の電極端子は次のように形成される。まず基板上に電極が形成される。電極端子の形状の開口のあるステンシルが基板の側面に押し当てられて、側面から電極端子材料となる微粒子状のAg(銀)あるいは有機金属状のAgを含む塗布液がノズルよりスプレイにより塗布され、ステンシルの開口の形状に電極端子パターンが塗布される。その後、この電極端子パターンが焼成されることで電極端子とされる。このようにして、電極端子が、前面基板上に形成された電極に接続するように形成される。
特開2000−260337号公報(第1図および第4図)
上記の技術では、前面基板のエッジ部において、ステンシルと前面基板との密着性が悪いので、ステンシルと前面基板との間に隙間が生じやすい。このため前面基板のエッジ部において電極端子パターンの形成不良が発生しやすい。したがって、電極端子のエッジ部、すなわち電極に対して接続が行なわれる部分に形状不良が生じやすい。このような形状不良があると、電極端子にFPCが圧着される際の機械的要因、または電極端子を流れる電流に起因する熱的要因により、電極端子と電極との間に断線が生じやすい。つまり上記の技術による画像表示素子は、断線が生じやすいという問題を有していた。
本発明は、上記のような問題点を解消するためになされたもので、断線が生じにくい画像表示素子およびその製造方法を提供することを目的とする。
本発明の画像表示素子は、第1の基板と、画素と、配線層と、はんだ部と、第2の基板と、フレキシブルプリント基板とを有している。第1の基板は、主面を有する透光性のものである。画素は主面上に配置されている。配線層は、画素の発光強度を制御するために主面上に設けられている。はんだ部は配線層の一部の上に設けられている。第2の基板は、画素を被いかつはんだ部を露出するように、主面上に設けられている。フレキシブルプリント基板は、はんだ部を介して配線層に接合された接続部と接続部に繋がった配線部とを有している。
本発明の画像表示素子の製造方法は、以下の工程を備えている。
主面を有する透光性の第1の基板が準備される。主面上に配線層が形成される。主面上に、配線層を用いて発光強度が制御される画素が形成される。画素を被い、かつ配線層の一部を露出するように、主面上に第2の基板が取り付けられる。配線層の一部の上にはんだ部が形成される。はんだ部の上に、接続部と接続部に繋がった配線部とを有するフレキシブルプリント基板の接続部が配置される。はんだ部を加熱することで、配線層に、はんだ部の上に配置された接続部が接合される。
主面を有する透光性の第1の基板が準備される。主面上に配線層が形成される。主面上に、配線層を用いて発光強度が制御される画素が形成される。画素を被い、かつ配線層の一部を露出するように、主面上に第2の基板が取り付けられる。配線層の一部の上にはんだ部が形成される。はんだ部の上に、接続部と接続部に繋がった配線部とを有するフレキシブルプリント基板の接続部が配置される。はんだ部を加熱することで、配線層に、はんだ部の上に配置された接続部が接合される。
本発明によれば、フレキシブルプリント基板の接続部と画素との間の電気的経路が第1の基板の主面上に形成される。よって電気的経路が第1の基板のエッジ部を経由する必要がないので、フレキシブルプリント基板と画素との間の電気的経路の断線を抑制することができる。
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
最初に、本実施の形態における画像表示素子を用いた大型ディスプレイの構成の概略について説明する。図1は、本発明の実施の形態1における画像表示素子を用いた大型ディスプレイの構成を概略的に示す斜視図である。
(実施の形態1)
最初に、本実施の形態における画像表示素子を用いた大型ディスプレイの構成の概略について説明する。図1は、本発明の実施の形態1における画像表示素子を用いた大型ディスプレイの構成を概略的に示す斜視図である。
図1を参照して、大型ディスプレイ101は、複数の画像表示素子111を有している。各画像表示素子111は、たとえば、LCDパネル、PDP、またはELディスプレイパネルである。複数の画像表示素子111は、図中XY方向に間隔寸法Hで複数枚配列され、かつ隣り合う画像表示素子111同士が組み合わされることで、一体となっている。大型ディスプレイ101の前面基板1(第1の基板)が配置された側が発光面側であり、大型ディスプレイ101の背面基板2(第2の基板)が配置された側が裏面側である。この裏面側において、各画像表示素子111はFPC33を有している。FPC33には、FPC33と外部回路とを接続するためのコネクタ51が取り付けられている。
前面基板1の主面の一部は、幅寸法Lで背面基板2から露出している。この幅寸法Lの領域は、FPC33の接続のための領域であるため、画像表示素子111が発光することができない領域である。この結果、間隔寸法Hと幅寸法Lとの和である寸法Mの領域は、大型ディスプレイ101が発光することができない領域となる。すなわち、大型ディスプレイ101は、発光面において発光することができない領域(画像非表示領域)を有し、この領域は幅寸法Mの格子状の形状を有している。
次に、本実施の形態における画像表示素子の構成について説明する。図2は、本発明の実施の形態1における画像表示素子の背面側の構成を概略的に示す斜視図である。図3は、図2の分解斜視図である。図4は、図2のIV−IV線に沿った概略的な部分断面図である。なお、図3は、内部構造がわかりやすいように、背面基板の一部を切り欠いて表示している。
図2〜図4を参照して、本実施の形態の画像表示素子111は、前面基板1(第1の基板)と、画素8と、配線層ERと、低温はんだボール5(はんだ部)と、背面基板2(第2の基板)と、FPC33(フレキシブルプリント基板)とを有している。
前面基板1は、主面を有する透光性のものである。前面基板1は、たとえばガラス基板である。
画素8は、発光素子であり、主面上に配置されている。複数の画素8は、前面基板1および背面基板2の間に封止されており、前面基板1上にマトリックス状に配置されている。各画素8の発光強度は制御されることができる。各画素8の発光強度の制御は、表示および非表示のいずれかの状態が選択される制御であってもよい。
配線層ERは、画素8の発光強度を制御するために主面上に設けられている。配線層ERは、電極3と、金属膜4とを有している。
電極3は、画素8に電気的に接続されている。電極3の材料は、ディスプレイパネルに用いられる透明電極材料であり、たとえば酸化インジウムズズ(ITO:Indium Tin Oxide)または酸化インジウム・酸化亜鉛(IZO:Indium Zinc Oxide)である。前記2種類の透明電極材料はいずれも酸化物であり、はんだの濡れ性は良くない。
金属膜4は、電極3を介して画素8に電気的に接続され、低温はんだボール5と接し、電極3のはんだ濡れ性に比して高いはんだ濡れ性を有している。金属膜4は、電極3の前面基板1エッジ近傍の部分の上に形成されることにより、形成部分が低温はんだボール5を介してFPC33と接合され易いようにしている。金属膜4の材料は、金属膜4の表面側が、電極3のはんだ濡れ性に比して高いはんだ濡れ性を有するように選択される。具体的には、金属膜4の材料は、たとえば、表面がAu(金)となるような材料が選択される。より具体的には、金属膜4の材料は、たとえばCr(クロム)/Ni(ニッケル)/Au、またはCr/Cu(銅)/Auの積層材料である。
低温はんだボール5は、金属膜4上、すなわち配線層ERの一部の上に設けられている。低温はんだボール5は一般的に融点が140℃程度以下の低温はんだから形成されている。
FPC33は、低温はんだボール5を介して配線層ERに接合された接続部33Eと、接続部33Eに繋がった配線部33Cとを有している。接続部33Eは、互いに間隔を空けて配置された複数の端子電極42を有している。複数の端子電極42は、複数の配線層ERと同一ピッチで形成されている。端子電極42の低温はんだボール5側の面は、Auにより形成されている。配線部33Cは、複数のFPC配線43を有している。複数の端子電極42のそれぞれは、複数のFPC配線43に接続されている。
背面基板2は、画素8を被いかつ低温はんだボール5を露出するように、前面基板1の主面上に設けられている。背面基板2は、たとえばガラス板である。背面基板2は、前面基板1と、幅寸法Wの領域で封止材81を介して貼り合わされている。封止材81は、たとえばガラスフリットからなる。背面基板2は、配線部33Cに対向する端面21を有している。端面21は前面基板1の主面と角度α=90°をなしている。背面基板2の前面基板1側には、幅寸法Wを基板エッジに残したザグリが入れられている。
次に、本実施の形態の画像表示素子111の製造方法について説明する。図5は、本発明の実施の形態1における画像表示素子の製造方法の第1工程を概略的に示す部分断面図である。図6および図7は、本発明の実施の形態1における画像表示素子の製造方法の第2工程を概略的に示す部分断面図である。図8および図9は、本発明の実施の形態1における画像表示素子の製造方法の第3工程を概略的に示す部分断面図である。なお、図6〜図9のそれぞれの断面位置は、図6〜図9におけるVI−VI線、VII−VII線、VIII−VIII線、およびIX−IX線に沿っている。
図5を参照して、前面基板1の主面上に、電極3が形成される。
電極3の一部の上に画素8が形成される。すなわち前面基板1の主面上に画素8が形成される。
電極3の一部の上に画素8が形成される。すなわち前面基板1の主面上に画素8が形成される。
電極3の前面基板1エッジ近傍に、金属膜4が形成される。これにより、電極3と金属膜4とを有する配線層ERが、前面基板1の主面上に形成される。金属膜4の形成方法は、たとえば蒸着法またはスパッタ法である。
画素8を被い、かつ配線層ERの一部を露出するように、前面基板1の主面上に背面基板2が取り付けられる。この背面基板2の取り付けは、背面基板2のザグリが入れられた側が前面基板1に面する状態で、前面基板1と背面基板2とが所定の位置で封止材81を介して貼り合わされることにより行なわれる。また前面基板1と背面基板2との間の空間は真空とされる。これにより画素8は真空封止される。
金属膜4上、すなわち配線層ERの一部の上に、低温はんだボール5が形成される。低温はんだボール5の形成は、溶融したはんだが吐出ヘッド9から、図中矢印で示すように吐出される方法(溶融はんだ吐出法)により行なわれる。溶融はんだ吐出法により形成される低温はんだボール5は、たとえば直径数十ミクロンの球状の形状を有している。
なお、溶融はんだ吐出法とは、溶融状態のはんだを溶融金属吐出装置(吐出ヘッド以外は図示せず)の吐出ヘッド9の吐出口から滴下して、半導体チップや樹脂基板等のランド上にはんだのバンプを形成する方法である。また、溶融金属吐出装置は、溶融状態のはんだを収納している貯蔵室、貯蔵室内の溶融はんだにパルス的に加圧するための圧電素子等から構成され、貯蔵室の下部に吐出ヘッド9を備えている。
図6および図7を参照して、接続部33Eと配線部33Cとの境界部が折り曲げられたFPC33が準備される。この折り曲げられた部分の凸側が背面基板2側に位置するようにされながら、低温はんだボール5の上に接続部33Eが配置される。
図8および図9を参照して、低温はんだボール5が加熱された状態で、圧接方向PWにFPC33が一定の圧力で加圧されることにより、配線層ERに、低温はんだボール5の上に配置された接続部33Eが接合される。この加熱は、低温はんだボール5の温度に比して画素8の温度が低く保たれつつ、低温はんだボール5が低温はんだボール5の融点以上の温度に加熱されるように行なわれる。具体的には、加熱された圧着用コテでFPC33が折れ曲がり部分の凸方向(圧接方向PW)に圧接される。
本実施の形態によれば、FPC33の接続部33Eと画素8との間の配線層ERが前面基板1の主面上に形成される。よって配線層ERが前面基板1のエッジ部を経由する必要がないので、FPC33と画素8との間の電気的経路の断線を抑制することができる。
また低温はんだボール5を介した配線層ERとFPC33との間の接続は、前面基板1上、すなわち平面上で行なわれる。よって配線層ERとFPC33とを確実に接続することができる。
また配線層ER上に直径数十ミクロン程度の低温はんだボール5を搭載できるため、電極取出し幅(図1の幅寸法L)を300μm程度に小さくすることができる。よって大型ディスプレイ101(図1)の画像非表示領域の幅寸法Mを抑制することができる。
またFPC33の接続に低温はんだが用いられるので、接続部温度を140℃前後にまで抑えることができる。よって画素8が高温にさらされることにより画素8の特性が劣化することを抑制することができる。特に画素8が有機ELなどの転移点の低い材料を使用した素子である場合、特性の劣化を大きく抑制することができる。なお仮にFPC33の接続にAgペーストが用いられた場合、200℃程度まで加熱を行う必要がある。
また接続部分の局所的な加熱でFPC33の接続を行うので、製造過程において画像表示素子111全体を加熱する必要がなく、画素8部分の温度上昇を抑制することができる。よって、上記と同様に、画素8の特性の劣化を抑制することができる。
また金属膜4は、蒸着法またはスパッタ法のように、成膜される部分の温度を上げる必要性の少ない方法により成膜される。よって、上記と同様に、画素8の特性の劣化を抑制することができる。
また金属膜4の最表面の材質がAuであるため、金属膜4の表面酸化が防止される。よって金属膜4のはんだ接合を、酸化膜除去用のフラックスを用いずに行うことができる。よってフラックスを除去するための洗浄工程が不要となるほかフラックス残渣の吸湿による絶縁不良や腐食等を防止することができる。
(実施の形態2)
図10は、本発明の実施の形態2における画像表示素子の背面側の構成を概略的に示す分解斜視図である。図11は、図10のXI−XI線に沿った概略的な部分断面図である。図10および図11を参照して、本実施の形態の画像表示素子112の背面基板2は、FPC33の配線部33Cに対向し、かつ前面基板1の主面と、角度β<90°すなわち鋭角をなす端面21Sを有している。このため、FPC33の接続部33Eと配線部33Cとの間における折れ曲がりの角度は、角度α=180°−β>90°すなわち鈍角である。具体的には、相違点は背面基板2の端子取出し部分の端面21Sは、斜めに面取りされている。
図10は、本発明の実施の形態2における画像表示素子の背面側の構成を概略的に示す分解斜視図である。図11は、図10のXI−XI線に沿った概略的な部分断面図である。図10および図11を参照して、本実施の形態の画像表示素子112の背面基板2は、FPC33の配線部33Cに対向し、かつ前面基板1の主面と、角度β<90°すなわち鋭角をなす端面21Sを有している。このため、FPC33の接続部33Eと配線部33Cとの間における折れ曲がりの角度は、角度α=180°−β>90°すなわち鈍角である。具体的には、相違点は背面基板2の端子取出し部分の端面21Sは、斜めに面取りされている。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、端面21Sが前面基板1の主面と角度β<90°をなしているので、図12の矢印に示すように吐出ヘッド9から排出された低温はんだボール5は端面21Sにトラップされにくい。よって低温はんだボール5が確実に配線層ER上に搭載される。よって、接続不良の発生率が低減されるので、歩留まりが向上する。
また接続部33Eと配線部33Cとの間における折れ曲がりの角度αが鈍角であるので、接合後に接続面に加わるストレスが小さくなる。よって、より信頼性に優れたFPC33の接続が可能となる。
また、大型ディスプレイ101(図1)と同様にFPC33の主要部が背面基板2の裏面に沿って配置された場合に、FPC33折り曲げ部分の隣接画像表示素子方向への膨らみを防止できるので、配線材の干渉を回避することができる。
なお、図13に示すように角度βが90°となるような端面21が設けられている場合、図中の矢印で示すように、低温はんだボール5は、端面21にトラップされてしまうことで配線層ER上に搭載されなくなる場合がある。
次に、本実施の形態の変形例について説明する。図14は、本発明の実施の形態2の変形例における画像表示素子の背面側の構成を概略的に示す分解斜視図である。図15は、図14のXV−XV線に沿った概略的な部分断面図である。
図14および図15を参照して、本実施の形態の変形例の画像表示素子112Vは、本実施の形態の背面基板2の代わりに、封止膜22が設けられている。封止膜22は画素8を封止している。封止膜22の材料は、たとえば窒化シリコンである。封止膜22の形成方法は、たとえばプラズマCVD(Chemical Vapor Deposition)法である。
本変形例によれば、本実施の形態と同様の効果が得られる。たとえば、低温はんだボール5が確実に配線層ER上に搭載される(図16)。また本実施の形態(図11)の構成に比して、本変形例の構成(図15)は角度αをより大きくすることができるので、FPC33の接続面に加わるストレスをより小さくすることができる。
さらに本変形例によれば、背面基板2に比して封止膜22は容易に薄くすることができるので、画像表示素子112Vを薄型化することができる。
なお本実施の形態の構成を用いる代わりに、背面基板2の端面21に撥はんだ処理を施すことによっても、低温はんだボール5が端面21にトラップされること(図13)を抑制することができる。
(実施の形態3)
図17は、本発明の実施の形態3における画像表示素子の構成を概略的に示す部分断面図である。なお図17の断面位置は、実施の形態1の図9に対応している。
図17は、本発明の実施の形態3における画像表示素子の構成を概略的に示す部分断面図である。なお図17の断面位置は、実施の形態1の図9に対応している。
図18は、本発明の実施の形態3における画像表示素子の製造方法におけるFPCを接合する方法の一工程を概略的に示す断面図である。なお図18に示される工程は、実施の形態1の図7に示される工程に対応している。
図17および図18を参照して、本実施の形態の画像表示素子113の接続部33Eは、複数の端子電極42の間から前面基板1側に突出した絶縁層10を有している。絶縁層10は、低温はんだボール5の融点よりも高い温度に対する耐熱性を有している。絶縁層10は、端子電極42の厚みよりも大きい厚みを有している。絶縁層10の材料は、この耐熱性とパターン形成の容易性とを有することが好ましく、たとえばソルダーレジスト、またはポリイミドである。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、絶縁層10が形成されてからFPC33が局所的に熱圧着される。よってはんだ接合の際の端子電極42の幅外へのはんだの流出が防止される。これにより、隣り合う端子電極42が低温はんだボール5を介して繋がってしまう現象(ブリッジ現象)を解消できるため、端子電極42の接続工程の品質が向上する。
なお低温はんだは、一般に、高温はんだに比較して表面の酸化膜層が厚い。このため低温はんだは端子電極42上における濡れ性がよくない傾向にある。よって低温はんだを用いた圧着におけるはんだ接合は、熱によるはんだの濡れ広がりよりも、圧力によるはんだの流動に頼るところが大きい。したがってはんだ量条件と圧力条件とによっては、絶縁層10が設けられていないと、図19に示すように、ブリッジ現象が発生することがある。
(実施の形態4)
図20〜図23は、本発明の実施の形態4における画像表示素子の製造方法におけるFPCを接合する方法の第1〜第4工程を順に示す概略的な部分断面図である。
図20〜図23は、本発明の実施の形態4における画像表示素子の製造方法におけるFPCを接合する方法の第1〜第4工程を順に示す概略的な部分断面図である。
図20を参照して、配線層ERとFPC33の端子電極42とをはんだにて接続するために、圧着面13を有する圧着用コテ11が準備される。圧着用コテ11は、銅やセラミックなどの熱伝導性の高い材料を用いて作製されている。圧着用コテ11は、内部に挿入された加熱用のヒータ12を有している。
接続部33Eの一部が配線層ER上の領域から突出した部分となるように接続部33Eが配置される。具体的には、配線層ERの表面上に低温はんだボール5が形成された後、あらかじめ背面基板2側に凸に折り曲げられたFPC33が配置される。このときFPC33の折り曲げられ先端部の長さ(接続部33Eの長さ)L1は、前面基板1の主面のうちのFPC33の接続のための領域の幅寸法Lよりも大きくされる。
圧着面13の背面基板2から遠い側と配線層ERとの間隔に比して、圧着面13の背面基板2から近い側と配線層ERとの間隔が小さくなるように、配線層ERに対して圧着面13が傾けられる。これにより圧着面13の姿勢は、配線層ERの面に対して平行ではなく、背面基板2の端面21側が低くなるような姿勢となる。この姿勢が保たれながら、圧着面13が接続部33Eに圧接方向(図中実線矢印方向)に押し付けられる。この時点までは内部ヒータ12は通電されておらず、圧着面13は常温状態である。
次にヒータ12が通電されることにより、圧着面13が低温はんだボール5の融点以上の温度に加熱される。圧着面13の温度は、融点以上の所定の温度に達した後、一定に保持される。
図21を参照して、低温はんだボール5が圧着面13により加熱されることで、低温はんだボール5は配線層ER上で流動状態となる。
図22を参照して、接続部33Eに圧着面13が押し付けられながら、圧着面13の向きが配線層ERと水平な向きに近づけられる。これにより低温はんだボール5の一部が配線層ER上の領域の外側へ押し出される。そして、圧着用コテ11のヒータ12の通電が中止され、圧着面13の温度が下げられる。
図23を参照して、低温はんだボール5の上記一部とともに、接続部33Eの配線層ER上の領域から突出した部分が、余剰領域として除去される。具体的には、図中矢印の部分で接続部33Eが切断される。これにより画像表示素子が得られる。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、溶融したはんだのうち接合に関与しない余分なはんだは前面基板1の端面へと追い出されるので、FPC33の接合部に必要量のはんだだけを残すことができ、均一な接合層が得やすくなる。またこの追い出されたはんだは、接続部33Eの一部とともに、画像表示素子から除去することができる。
また、FPC33の接合時点までは接続部33Eの長さL1が幅寸法Lよりも大きいので、幅寸法Lが微細化された場合であっても、FPC33の折り曲げ・接続作業の作業性が向上する。
(実施の形態5)
図24および図25は、本発明の実施の形態5における画像表示素子の製造方法におけるFPCを接合する方法の第1および第2工程を順に示す概略的な部分断面図である。
図24および図25は、本発明の実施の形態5における画像表示素子の製造方法におけるFPCを接合する方法の第1および第2工程を順に示す概略的な部分断面図である。
主に図24を参照して、実施の形態4と異なり本実施の形態では圧着用コテ11はヒータ12(図20)を有しておらず、はんだが溶融した際の圧着と冷却とに使用される。まず実施の形態4と同様に、常温状態の圧着用コテ11が接続部33Eに押し付けられる。この状態で、レーザ14により生成されたレーザ光が、前面基板1の表面(電極形成面とは逆面)側に照射される。この照射の際、好ましくは、レンズ82により、配線層ERと前面基板1との界面にレーザ光の焦点が合わされる。このレーザ光の照射により、低温はんだボール5は配線層ER上で流動状態となる。この後、実施の形態4と同様に、圧着用コテ11の角度操作と、接続部33Eの余剰部の切断とが行なわれる。
なお、上記以外の構成については、上述した実施の形態4の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、実施の形態4と同様の効果が得られる。レーザ光が照射される領域がより絞り込まれることで、画素8の温度上昇をより抑制することができるので、画素8の特性の劣化をより抑制することができる。
また余剰な熱が、ヒータ12により加熱されていない圧着用コテ11により画像表示素子から逃がされる。よって画素8の熱による特性の劣化をより抑制することができる。
なお、図2〜図25においては、説明の便宜上、前面基板1の1つの辺S1(図2)に沿ってFPC33が接続されている様子を示した。FPC33は、前面基板1の2つの辺(図2の辺S1および辺S2)に沿って接続されてもよい。図1はこのような接続の様子を示している。この場合、辺S1に沿った部分だけでなく、辺S2に沿った部分にも、複数の配線層ERの各々の端部が配列される。辺S1から延びる配線層ERと、辺S2から延びる配線層ERとは、前面基板1の主面上において交差するように配置されてもよく、この配置によりマトリックス状に配置された画素8の発光強度を容易に制御することができる。
また、図2〜図25においては、図示の便宜上、前面基板1の主面に対して垂直に配線部33Cが延びている様子を示した。配線部33Cは、図2の矢印で示すように折り曲げられることで、背面基板2の主面上に配置されることができる。図1はこのような配置の様子を示している。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、フレキシブルプリント基板を有する画像表示素子とその製造方法に特に有利に適用され得る。
1 前面基板、2 背面基板、3 電極、4 金属膜、5 低温はんだボール(はんだ部)、8 画素、9 吐出ヘッド、10 絶縁層、11 圧着用コテ、13 圧着面、12 ヒータ、14 レーザ、21,21S 端面、22 封止膜、33 FPC(フレキシブルプリント基板)、33E 接続部、33C 配線部、42 端子電極、43 FPC配線、101 大型ディスプレイ、111,112,112V,113 画像表示素子。
Claims (11)
- 主面を有する透光性の第1の基板と、
前記主面上に配置された画素と、
前記画素の発光強度を制御するために前記主面上に設けられた配線層と、
前記配線層の一部の上に設けられたはんだ部と、
前記画素を被いかつ前記はんだ部を露出するように、前記主面上に設けられた第2の基板と、
前記はんだ部を介して前記配線層に接合された接続部と前記接続部に繋がった配線部とを有するフレキシブルプリント基板とを備えた、画像表示素子。 - 前記配線層は、
前記画素に電気的に接続された電極と、
前記電極を介して前記画素に電気的に接続され、前記はんだ部と接し、前記電極のはんだ濡れ性に比して高いはんだ濡れ性を有する金属膜とを含む、請求項1に記載の画像表示素子。 - 前記はんだ部は、低温はんだから形成されている、請求項1または2に記載の画像表示素子。
- 前記第2の基板は、前記配線部に対向し、かつ前記主面と鋭角をなす端面を有する、請求項1〜3のいずれかに記載の画像表示素子。
- 前記接続部は、互いに間隔を空けて配置された複数の端子電極と、前記はんだ部の融点よりも高い温度に対する耐熱性を有し、前記複数の端子電極の間から前記第1の基板側に突出した絶縁層とを含む、請求項1〜4のいずれかに記載の画像表示素子。
- 主面を有する透光性の第1の基板を準備する工程と、
前記主面上に配線層を形成する工程と、
前記主面上に、前記配線層を用いて発光強度が制御される画素を形成する工程と、
前記画素を被い、かつ前記配線層の一部を露出するように、前記主面上に第2の基板を取り付ける工程と、
前記配線層の前記一部の上にはんだ部を形成する工程と、
前記はんだ部の上に、接続部と前記接続部に繋がった配線部とを有するフレキシブルプリント基板の前記接続部を配置する工程と、
前記はんだ部を加熱することで、前記配線層に、前記はんだ部の上に配置された前記接続部を接合する工程とを備えた、画像表示素子の製造方法。 - 前記配線層を形成する工程は、電極と、前記電極のはんだ濡れ性に比して高いはんだ濡れ性を有する金属膜とを形成する工程を含み、
前記はんだ部を形成する工程は、前記金属膜の上に前記はんだ部を形成する工程を含む、請求項6に記載の画像表示素子の製造方法。 - 前記はんだ部を形成する工程は、溶融したはんだを吐出する工程を含む、請求項6または7に記載の画像表示素子の製造方法。
- 前記接続部を接合する工程は、前記はんだ部の温度に比して前記画素の温度を低く保ちつつ、前記はんだ部の融点以上の温度に前記はんだ部を加熱する工程を含む、請求項6〜8のいずれかに記載の画像表示素子の製造方法。
- 前記フレキシブルプリント基板を接合する工程は、
圧着面を有する圧着用コテが準備される工程と、
前記圧着面の前記第2の基板から遠い側と前記配線層との間隔に比して、前記圧着面の前記第2の基板から近い側と前記配線層との間隔が小さくなるように前記配線層に対して前記圧着面を傾けながら、前記接続部に前記圧着面を押し付ける工程と、
前記はんだ部の融点以上の温度に前記圧着面を加熱する工程と、
前記接続部に前記圧着面を押し付けながら前記圧着面の向きを前記配線層と水平な向きに近づけることで、前記はんだ部の一部を前記配線層上の領域の外側へ押し出す工程とを含む、請求項6〜9のいずれかに記載の画像表示素子の製造方法。 - 前記接続部を配置する工程は、前記接続部の一部が前記配線層上の領域から突出した部分となるように前記接続部を配置する工程を含み、
前記はんだ部の前記一部とともに、前記突出した部分を除去する工程をさらに備えた、請求項10に記載の画像表示素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008034662A JP2009192918A (ja) | 2008-02-15 | 2008-02-15 | 画像表示素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008034662A JP2009192918A (ja) | 2008-02-15 | 2008-02-15 | 画像表示素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009192918A true JP2009192918A (ja) | 2009-08-27 |
Family
ID=41074957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008034662A Withdrawn JP2009192918A (ja) | 2008-02-15 | 2008-02-15 | 画像表示素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009192918A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011113031A (ja) * | 2009-11-30 | 2011-06-09 | Mitsubishi Electric Corp | 画像表示素子及びその製造方法 |
-
2008
- 2008-02-15 JP JP2008034662A patent/JP2009192918A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011113031A (ja) * | 2009-11-30 | 2011-06-09 | Mitsubishi Electric Corp | 画像表示素子及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5093235B2 (ja) | 電子部品装置およびその製造方法 | |
JP2009158593A (ja) | バンプ構造およびその製造方法 | |
JP2018056277A (ja) | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム | |
KR20110014598A (ko) | 인쇄회로기판을 제조하는 방법, 용도 및 인쇄회로기판 | |
JP2004221205A (ja) | 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 | |
JP4632426B2 (ja) | 発光ダイオード組立体の組立方法および発光ダイオード組立体 | |
JP2009192918A (ja) | 画像表示素子およびその製造方法 | |
JP2008294390A (ja) | モジュール構成 | |
JP6300579B2 (ja) | 実装部材、電子部品およびモジュールの製造方法 | |
TWI606762B (zh) | 撓性印刷電路板之結構 | |
TW543169B (en) | Package structure and process of organic light-emitting diode panel | |
TWI420632B (zh) | A bonding structure and a manufacturing method thereof | |
JP5004574B2 (ja) | 電極接合構造体及び電極接合方法 | |
JP4100685B2 (ja) | 半導体装置 | |
US20160372443A1 (en) | Method of Flip-Chip Assembly of Two Electronic Components by UV Annealing, and Assembly Obtained | |
JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
KR100764570B1 (ko) | 레이저를 이용하여 형성되는 패턴 전극의 본딩 구조 및 그본딩 방법 | |
JP2008218748A (ja) | 表示装置およびフレキシブルプリント配線板 | |
TWI774218B (zh) | 金屬凸塊結構及其製作方法與驅動基板 | |
JP2005129874A (ja) | 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 | |
JP2004273956A (ja) | バンプ構造、半導体チップ、半導体装置、電子デバイスおよび電子機器 | |
KR100385289B1 (ko) | 투과 가열에 의한 회로소자의 유리기판상 접합 및 탈착 방법과 그것을 위한 접합 패드 | |
JPH04250493A (ja) | 表示パネルの外部接続方法 | |
US6982521B2 (en) | Visual display with cathode plate connected to a separate backplate | |
CN116264239A (zh) | 一种微led显示模组及其制造方法及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110510 |