JP2009188133A - 半導体膜の製造方法、半導体装置の製造方法、電子機器の製造方法、半導体膜、半導体装置および電子機器 - Google Patents

半導体膜の製造方法、半導体装置の製造方法、電子機器の製造方法、半導体膜、半導体装置および電子機器 Download PDF

Info

Publication number
JP2009188133A
JP2009188133A JP2008025632A JP2008025632A JP2009188133A JP 2009188133 A JP2009188133 A JP 2009188133A JP 2008025632 A JP2008025632 A JP 2008025632A JP 2008025632 A JP2008025632 A JP 2008025632A JP 2009188133 A JP2009188133 A JP 2009188133A
Authority
JP
Japan
Prior art keywords
film
silicon
manufacturing
silicon carbide
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008025632A
Other languages
English (en)
Other versions
JP2009188133A5 (ja
JP5157026B2 (ja
Inventor
Hiroyuki Shimada
浩行 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008025632A priority Critical patent/JP5157026B2/ja
Publication of JP2009188133A publication Critical patent/JP2009188133A/ja
Publication of JP2009188133A5 publication Critical patent/JP2009188133A5/ja
Application granted granted Critical
Publication of JP5157026B2 publication Critical patent/JP5157026B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】特性を向上させた炭化シリコン膜（半導体膜）の製造方法を提供する。
【解決手段】第１シリコン膜Ｓ１上に炭素源ガスを供給することにより前記シリコン膜上に第１炭化シリコン膜３を形成する第１工程と、前記第１炭化シリコン膜上に、第２シリコン膜５を形成する第２工程と、前記第２シリコン膜上にレーザを照射する第３工程と、前記第３工程後の前記第１炭化シリコン膜上に炭素源ガスおよび珪素源ガスを供給することにより第２炭化シリコン膜を形成する第４工程と、を有する。かかる方法によれば、レーザ照射により、第１炭化シリコン膜３を改質でき、当該膜上に成長する第２炭化シリコン膜の特性が良好となる。
【選択図】図１

Description

本発明は、半導体膜の製造方法、特に、炭化シリコン膜の製造方法およびそれを用いた半導体装置等に関する。
シリコンよりもキャリアの移動度が高く、また、バンドギャップが大きく、高電圧駆動のパワーデバイスにも適用可能な半導体材料として炭化シリコン（ＳｉＣ）の採用が検討されている。
しかしながら、ＳｉＣのうち、六方晶のＳｉＣ（４Ｈ−ＳｉＣ）においては、１気圧では溶融せず昇華するため、２０００℃以上の高温下において、ＳｉＣ原料を昇華させ、種結晶上に導いて単結晶化することにより４Ｈ−ＳｉＣ基板を形成している。かかる方法によれば、高純度の基板が得られるものの製造コストが大きく、汎用品に使用することは困難である。
一方、立方晶のＳｉＣ（３Ｃ−ＳｉＣ）においては、１４００℃程度で安定であり、シリコン基板上にエピタキシャル成長が可能であるため、製造コストを抑えることができる。例えば、下記非特許文献１には、炭化バッファ膜を形成することで、その上に３Ｃ−ＳｉＣ膜を形成する技術が開示されている。また、下記特許文献１には、効率的に欠陥密度の低減を図ることができるＳｉＣエピタキシャル成長加工条件が開示されている。
特開２００５−２２３２１５号公報 S. Nishino, et. al., "Production of large-area single-crystal wafers of cubic SiC for semiconductor devices", Applied Physics Letter, 42, No.5, pp. 460-462 (1983).
本発明者は、より安価に高性能の半導体装置を提供するため、半導体膜としてＳｉＣ膜を採用することを検討している。
しかしながら、前述したとおり、４Ｈ−ＳｉＣ膜においては、その製造コストが高く、３Ｃ−ＳｉＣ膜においては、上記特許文献１などに記載の成膜方法が検討されているものの、未だ実用化に耐え得る成膜方法が確立していないのが現状である。
そこで、本発明は、炭化シリコン膜（半導体膜）の特性を向上させることを目的とする。特に、結晶性や平坦性が良い炭化シリコン膜の製造方法を提供することを目的とする。
本発明に係る半導体膜の製造方法は、第１シリコン膜上に炭素源ガスを供給することにより前記シリコン膜上に第１炭化シリコン膜を形成する第１工程と、前記第１炭化シリコン膜上に、第２シリコン膜を形成する第２工程と、前記第２シリコン膜上にレーザを照射する第３工程と、前記第３工程後の前記第１炭化シリコン膜上に炭素源ガスおよび珪素源ガスを供給することにより第２炭化シリコン膜を形成する第４工程と、を有する。
かかる方法によれば、レーザ照射により、第１炭化シリコン膜を改質でき、当該膜上に成長する第２炭化シリコン膜（半導体膜）の特性が良好となる。
例えば、前記第１シリコン膜は、シリコン基板であり、前記第２シリコン膜はアモルファスシリコン膜である。このようにシリコン基板およびアモルファスシリコン膜を用いてもよい。
前記第３工程は、前記第１炭化シリコン膜の結晶性を向上させる工程である。また、前記第３工程は、前記第１炭化シリコン膜又は前記第１炭化シリコン膜と第２シリコン膜の界面において、前記レーザ照射によりシリコンおよび炭化シリコンを溶融し、炭化シリコンを再結晶化させる工程である。このように、レーザ照射により第１炭化シリコン膜の結晶性が良くなり、当該膜上に成長する第２炭化シリコン膜の結晶性が良好となる。
例えば、前記第２シリコン膜の膜厚は、１ｎｍ以上５０ｎｍ以下である。かかる膜厚によれば、第２シリコン膜の成膜性が良く、また、レーザの吸収効率を向上させることができる。
例えば、前記レーザは、ＸｅＣｌレーザ、ＫｒＦレーザ、ＡｒＦレーザ又はＦ2レーザである。このようなアモルファスシリコンに吸収されるレーザ光源を用いることができる。
例えば、前記レーザの強度は、前記第２シリコン膜にアブレーションを生じさせる強度より小さい。かかるレーザ強度であれば、シリコンの蒸発を抑制しつつ第１炭化シリコン膜を改質できる。
より好ましくは、前記第３工程と第４工程の間に、前記第１炭化シリコン膜上に残存する第２シリコン膜を除去する工程を有する。かかる工程によれば、前記第１炭化シリコン膜上に第２シリコン膜が残存する場合でも、改質された第１炭化シリコン膜を露出させることができ、当該第１炭化シリコン膜をシード膜として、良好な第２炭化シリコン膜を成長させることができる。
本発明に係る半導体装置の製造方法は、上記半導体膜の製造方法を有する。かかる方法によれば、特性の良好な半導体装置を製造することができる。
本発明に係る電子機器の製造方法は、上記半導体装置の製造方法を有する。かかる方法によれば、特性の良好な電子機器を製造することができる。
本発明に係る半導体膜は、第１炭化シリコン膜と第２シリコン膜との積層膜上にレーザを照射することにより形成された第２炭化シリコン膜をシード膜として成長した第３炭化シリコン膜を有する。かかる構造の第２炭化シリコン膜は、レーザ照射により改質された第１炭化シリコン膜上に成長しているためその結晶性が良好である。
本発明に係る半導体装置は、第１炭化シリコン膜と第２シリコン膜との積層膜上にレーザを照射することにより形成された第２炭化シリコン膜をシード膜として成長した第３炭化シリコン膜を有する。かかる構造によれば、第２炭化シリコン膜は、レーザ照射により改質された第１炭化シリコン膜上に成長しているためその結晶性が良好であるため、半導体装置特性を向上させることができる。
本発明に係る電子機器は、上記半導体装置を有する。かかる構成によれば、電子機器の特性を向上させることができる。
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
＜実施の形態１＞
図１〜図４は、本実施の形態の半導体膜の製造工程を示す断面図である。以下に、図１〜図４を参照しながら、本実施の形態の半導体膜（炭化シリコン膜）の製造方法を説明する。
図１（Ａ）に示すように、シリコン基板Ｓ１として単結晶シリコン基板を準備し、シリコン基板Ｓ１上に炭化緩衝膜（第１炭化シリコン膜、第１炭化珪素膜、第１ＳｉＣ膜）３を形成する。例えば、高真空チャンバー内において、シリコン基板Ｓ１を１１００℃程度に加熱しつつ、炭素源ガスとしてＣ3Ｈ8（プロパン）ガスを流量１０ｓｃｃｍ（standard cc/min）で供給することにより、炭化緩衝膜３を形成する。なお、炭素源ガスとしては、他の炭素化合物ガスを用いてもよい。この炭化緩衝膜３は、後述するように、シリコン基板Ｓ１の表面のＳｉと炭素源ガスのＣが結合し、ＳｉＣ（炭化シリコン）が形成されているものの、緻密で結晶性のよい膜ではない。また、その厚膜化も困難な膜である。
次いで、図１（Ｂ）に示すように、炭化緩衝膜３上に、シリコン膜（第２シリコン膜）５として例えばアモルファスシリコン膜を形成する。例えば、上記高真空チャンバー内において、基板温度を７００℃程度まで低下させ、シリコン源ガスとしてＳｉＨ4ガスを流量５ｓｃｃｍで供給することにより、炭化緩衝膜３上にアモルファスシリコン膜を形成する。なお、シリコン源ガスとしては、他のシリコン化合物ガスを用いてもよい。
次いで、シリコン膜５上にレーザを照射し、炭化緩衝膜３を改質する。例えば、基板温度を４００℃程度まで低下させ、ＸｅＣｌエキシマレーザをシリコン膜５上に照射する。当該レーザの波長は、３０８ｎｍである。その結果、炭化緩衝膜３が改質し、ＳｉＣ膜（炭化シリコン膜、炭化珪素膜）３ａとなる（図２（Ａ））。即ち、炭化緩衝膜３が、より結晶性のよいＳｉＣ膜３ａとなる。このＳｉＣ膜３ａを以降「改質ＳｉＣ膜」という場合がある。なお、レーザとしては、ＸｅＣｌの他、ＫｒＦエキシマレーザ（２４８ｎｍ）、ＡｒＦ（１９６ｎｍ）などの他の希ガスハライドエキシマレーザ、Ｆ2（１５７ｎｍ）レーザや固体レーザなどアモルファスシリコンに吸収されるレーザ光源を広く用いることができる。また、レーザ照射は、上記高真空チャンバー内で連続して行っても良いし、基板を他のチャンバーに移動させた後、レーザ照射してもよい。この場合、必要に応じて基板表面の自然酸化膜などの除去を行う。
上記炭化緩衝膜３の改質の理由は、次のように考えられる。炭化緩衝膜３の成膜時には、シリコン基板Ｓ１の表面のＳｉと炭素源ガスのＣが結合し、基板Ｓ１の表面にＳｉＣ（炭化シリコン）が形成されているものの、これは、理想的な、即ち、緻密で結晶性のよい炭化シリコン膜にはなっていない。また、炭化緩衝膜３の表面においては、完全な結晶を構成しない炭素リッチな膜（未反応部、不完全結合部）が形成されていると考えられる。
一方、Ｓｉの融点は、１４１６℃であるため、３Ｃ−ＳｉＣの成膜可能温度である１４００℃程度の温度となるとシリコン基板Ｓ１内のＳｉ原子が溶融、気化する。したがって、上記炭化緩衝膜３上に直接ＳｉＣ膜をエピタキシャル成長（成膜）した場合、当該炭化緩衝膜３では、Ｓｉ原子の離脱を完全に防止できず、膜表面のラフネス（表面粗度）が大きくなる。また、炭化緩衝膜３の結晶性が良好でないため、その膜上に成長するＳｉＣ膜も欠陥の多い膜となる。
そこで、本実施の形態においては、上記のとおり、炭化緩衝膜３上に、新たにＳｉ原子の供給部となるシリコン膜５を堆積し、レーザアニールにより炭化緩衝膜３の炭素リッチな膜の炭素とシリコン膜５のＳｉ原子とを結合させ、結晶性を補完することができる。また、シリコン膜５中のＳｉや炭化緩衝膜３中のＳｉＣが溶融分解した後、再結合（再結晶）するため、結晶性が向上し、また、膜の平坦性も向上する。
さらに、レーザの照射強度を、シリコン膜５がアブレーションしない程度の強度とすることで、シリコン膜５は、レーザ照射時に溶融し、シリコンの融点である１４１６℃前後の温度となる。当該温度は、ＳｉＣのエピタキシャル成長に必要な１４００℃と近いため、シリコン膜５の温度がＳｉ−Ｃの結晶化エネルギー（結合エネルギー）として供給され、所望の結晶化が生じる。さらに、当該温度では、前述したように、Ｓｉが離脱し得るが、膜表層の溶融Ｓｉが蓋となり、内部Ｓｉの離脱を効果的に防止できる。
加えて、シリコン基板上に形成された膜のアニール（熱処理）工程では、基板の変形を避けるため通常１３００℃以上の処理は行わないが、レーザアニールによれば、レーザは、表層のシリコン膜５にほとんど吸収され、レーザ照射部の温度が一時的１４００℃程度に上昇するにすぎない。よって、シリコン基板Ｓ１の温度は、ほとんど上昇せず、基板の変形を防止することができ、また、シリコン基板Ｓ１を構成するＳｉの溶融や気化も起こらない。なお、上記アブレーション（ablation）とは、レーザなどの照射により、瞬時に材料の温度を上昇させ、熱分解、気化（蒸発）を引き起こし、照射部を除去する現象をいう。
一方、前述したように、炭化緩衝膜３に直接レーザを照射し、Ｓｉ−Ｃを再結合させ、結晶欠陥を補完することも考えられる。しかしながら、この場合、レーザ照射部の温度制御が困難で、例えば、レーザにより照射部の温度が１７００℃以上となることが考えられる。この場合、ＳｉＣの昇華や、３Ｃ（立方晶）構造以外のポリタイプの結晶膜（例えば、４Ｈ−ＳｉＣや６Ｈ−ＳｉＣ）などが生成する可能性が高くなり、立方晶のみの膜（３Ｃ−ＳｉＣ膜）の形成が難しくなる。よって、上記の通り、本実施の形態によれば、レーザによるＳｉの溶融温度を利用することにより、炭化緩衝膜３を３Ｃ−ＳｉＣ膜３ａに改質することが可能となる。
次いで、図２（Ｂ）に示すように、改質ＳｉＣ膜３ａ上に残存するシリコン膜５を除去し、改質ＳｉＣ膜３ａを露出させる。例えば、基板Ｓ１上のシリコン膜５をフッ酸と硝酸の混合液（ＨＦ／ＨＮＯ3）を用いたエッチングにより除去する。
次いで、図３に示すように、ＳｉＣ膜３ａ上にＳｉＣ膜７をエピタキシャル成長させる。例えば、上記高真空チャンバー内に基板Ｓ１を戻し、チャンバー内を９００℃以上の水素雰囲気とし、改質ＳｉＣ膜３ａ表面の自然酸化膜を除去する。次いで、基板温度を１２００℃程度まで上昇させ、炭素源ガスとしてＣ3Ｈ8ガスを２ｓｃｃｍで、シリコン源ガスとしてＳｉＨ4ガスを流量６ｓｃｃｍで供給することにより、改質ＳｉＣ膜３ａ上に３Ｃ−ＳｉＣ膜７を所望の膜厚まで堆積する。なお、炭素源ガスおよびシリコン源ガスとしては、他のガスを用いてもよい。
このように、本実施の形態によれば、炭化緩衝膜３が改質ＳｉＣ膜３ａとなっているため、その膜上のＳｉＣのエピタキシーが可能となる。具体的には、結晶性の良い改質ＳｉＣ膜３ａでシリコン基板Ｓ１のＳｉの離脱を抑えつつ、また、結晶性の良い改質ＳｉＣ膜３ａをシード膜として結晶性の良いＳｉＣ膜７を成長させることができる。
なお、改質後の膜の積層状態については種々の状態が存在し得る。例えば、図４（Ａ）に示すように、シリコン基板Ｓ１上の炭化緩衝膜３が同程度の膜厚で改質ＳｉＣ膜３ａに変化する場合や、図４（Ｂ）に示すように、炭化緩衝膜３の上層部が、改質ＳｉＣ膜３ａに変化し、その下層部に未改質の炭化緩衝膜３が残存する場合がある。この場合、未改質の炭化緩衝膜３が残存するものの、その上部は、改質ＳｉＣ膜３ａにより覆われているため、その後の処理に与える影響は少ない。また、図４（Ｃ）に示すように、炭化緩衝膜３がシリコン膜５の下層部のＳｉ原子を取り込みつつ、改質ＳｉＣ膜３ａに変化する場合がある。この場合、炭化緩衝膜３の膜厚が増加し、残存するシリコン膜５の膜厚は減少する。なお、図４（Ｃ）においては、その下層部に未改質の炭化緩衝膜３が残存する場合を示すが、炭化緩衝膜３すべてが改質することもある。また、シリコン膜５の膜厚によっては、そのすべてが炭化緩衝膜３の改質に寄与し、改質ＳｉＣ膜３ａとなり、改質後にシリコン膜５が残存しないことも考えられる。
また、上記実施の形態においては、シリコン基板Ｓ１を用いたが、他の基板上にシリコン膜（例えば、単結晶シリコン膜）が形成された基板を用いてもよい。
このように、本実施の形態によれば、高性能の素子を構成し得るＳｉＣ膜を制御性良く成膜することができる。
＜実施の形態２＞
本実施の形態においては、実施の形態１で形成したＳｉＣ膜（７）の半導体装置への適用について説明する。
図５は、本実施の形態のパワーデバイスであるＭＯＳＦＥＴの構造を示す断面図である。図５に示すように、本実施の形態のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、実施の形態１で説明したＳｉＣ膜（７）が用いられている。
本実施の形態のＭＯＳＦＥＴは、下層からドレイン電極５１、ｎ+型ＳｉＣ膜５２およびｎ-型ＳｉＣ膜５３の積層構造を有し、ｎ-型ＳｉＣ膜５３中には、ｐ型半導体領域５４およびその内部のｎ+型半導体領域５５が形成されている。また、ｎ-型ＳｉＣ膜５３上には、ゲート絶縁膜５６を介してゲート電極５７が形成され、このゲート電極５７上には、層間絶縁膜５８を介してソース電極５９が形成されている。このソース電極５９は、ｎ+型半導体領域５５と電気的に接続されている。当該ＭＯＳＦＥＴは、縦型であり、ゲート電極５７に電位が印加されるとドレイン電極５１側からｎ+型半導体領域５５を介してソース電極５９に電流が流れる。
上記ＭＯＳＦＥＴは、例えば、以下の製造工程により形成することができる。例えば、図３に示すシリコン基板Ｓ１上のＳｉＣ膜７にｎ型不純物をイオン注入し、ｎ+型ＳｉＣ膜５２とする。なお、ＳｉＣ膜７の成膜時にチャンバー内にｎ型不純物を導入しつつ成膜し、ｎ+型ＳｉＣ膜５２としてもよい。次いで、ｎ+型ＳｉＣ膜５２上に、ｎ型不純物を僅かに導入しながら、ＳｉＣ膜７と同様にｎ-型ＳｉＣ膜５３を堆積する。次いで、ｎ-型ＳｉＣ膜５３上に、所定の形状のフォトレジスト膜を形成し、当該膜をマスクにｐ型不純物をイオン注入することにより、ｐ型半導体領域５４を形成する。さらに、所定の形状のフォトレジスト膜をマスクにｎ型不純物をイオン注入することによりｎ+型半導体領域５５を形成する。次いで、ｎ-型ＳｉＣ膜５３上に、ゲート絶縁膜５６を形成した後、導電性膜を堆積し、パターニングすることによりゲート電極５７を形成する。次いで、ゲート電極５７上に層間絶縁膜５８を堆積した後、ｎ+型半導体領域５５上の層間絶縁膜５８を除去し、露出したｎ+型半導体領域５５上を含む層間絶縁膜５８上に導電性膜を堆積し、パターニングすることによりソース電極５９を形成する。
次いで、シリコン基板Ｓ１側を上側とし、ｎ+型ＳｉＣ膜（ＳｉＣ膜７）５２が露出するまで、シリコン基板Ｓ１を研磨やエッチングにより除去する（図３参照）。この際、未改質の炭化緩衝膜３が残存している場合には、当該膜が除去される。また、改質ＳｉＣ膜３ａまで除去してもよい（図４（Ｂ）参照）。次いで、ｎ+型ＳｉＣ膜５２上に導電性膜を堆積し、パターニングすることによりドレイン電極５１を形成する。
図６は、本実施の形態のパワーデバイスであるショットキーバリアダイオード（ＳＢＤ）の構造を示す断面図である。図６に示すように、本実施の形態のＳＢＤは、実施の形態１で説明したＳｉＣ膜（７）が用いられている。
本実施の形態のＳＢＤは、下層からカソード電極６１、ｎ+型ＳｉＣ膜６３、ｎ-型ＳｉＣ膜（ドリフト膜）６５およびアノード電極（ショットキー電極）６７の積層構造を有している。
上記ＳＢＤは、例えば、以下の製造工程により形成することができる。例えば、図３に示すシリコン基板Ｓ１上のＳｉＣ膜７にｎ型不純物をイオン注入し、ｎ+型ＳｉＣ膜６３とする。なお、ＳｉＣ膜７の成膜時にチャンバー内にｎ型不純物を導入し、ｎ+型ＳｉＣ膜６３としてもよい。次いで、ｎ+型ＳｉＣ膜６３上に、ｎ型不純物を僅かに導入しながら、ＳｉＣ膜７と同様にｎ-型ＳｉＣ膜６５を堆積する。次いで、ｎ-型ＳｉＣ膜６５上に、Ｎｉ（ニッケル）などの金属膜を堆積し、パターニングすることによりアノード電極６７を形成する。
次いで、シリコン基板Ｓ１側を上側とし、ｎ+型ＳｉＣ膜（ＳｉＣ膜７）６３が露出するまで、シリコン基板Ｓ１を研磨やエッチングにより除去する（図３参照）。この際、未改質の炭化緩衝膜３が残存している場合には、当該膜が除去される。また、改質ＳｉＣ膜３ａまで除去してもよい（図４（Ｂ）参照）。次いで、ｎ+型ＳｉＣ膜６３上に導電性膜を堆積し、パターニングすることによりカソード電極６１を形成する。
このように、本実施の形態においては、結晶性の良いＳｉＣ膜を用いてパワーデバイスを構成したので、高電圧駆動が可能となる。立方晶の３Ｃ−ＳｉＣは、バンドギャップがＳｉの約２倍、絶縁破壊電界がＳｉの約６倍などといった、優れた物性を持つ化合物であり、高電圧、高電流にも耐え得る。また、オン抵抗を低減できる。よって、家庭用民生機器やハイブリッド車の電源（とくにインバータを用いたもの）に、上記パワーデバイスを用いることで、電力変換時におけるデバイスでの損失を低減できる。
なお、上記ＭＯＳＦＥＴにおいては、ｎ型のＭＯＳＦＥＴを例に説明したが、ｐ型のＭＯＳＦＥＴとしてもよい。このように、ＳｉＣ膜の不純物の導電型は適宜変更して構成することができる。これは、ＳＢＤについても同じである。また、上記ＭＯＳＦＥＴおよびＳＢＤにおいては、縦型を例に説明したが、横型のＬＤＭＯＳデバイスとしてもよい。横型の場合は、エッチング等によりＳｉＣ膜を取り除いたＳｉ基板部分に別途シリコンＭＯＳ回路を混載することも可能である。
また、本実施の形態のパワーデバイスは、上記の構成に限られず種々の変形が可能である。さらに、上記ＭＯＳＦＥＴやＳＢＤの他、本発明のＳｉＣ膜は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、トライアックなど多種のパワーデバイスに適用可能である。
加えて、本実施の形態においては、パワーデバイスを例に説明したが、本発明のＳｉＣ膜は、高耐圧のデバイスのみならず、一般的なＭＯＳＦＥＴやダイオードなどの各種半導体装置に広く適用可能である。
＜電子機器＞
また、上記デバイス（半導体装置）は、各種電子機器に適用可能である。適用可能な電子機器に限定はないが、例えば、プロジェクタへ適用することができる。図７は、電子機器の例としてプロジェクタを示す斜視図である。
図７（Ａ）はリア型プロジェクタの斜視図であり、当該プロジェクタ１６０は、筐体１６１に、光源１６２、合成光学系１６３、ミラー１６４、１６５、スクリーン１６６、及び表示装置１を備えている。
図７（Ｂ）はフロント型プロジェクタの斜視図であり、当該プロジェクタ１７０は、筐体１７２に光学系１７１及び表示装置１を備え、画像をスクリーン１７３に表示可能になっている。
例えば、当該プロジェクタの電源部に上記デバイス（半導体装置）を組み込むことができる。
この他、家庭用民生機器（電子機器）やハイブリッド車に組み込まれる電子機器（電子部品）などに上記デバイス（半導体装置）を組み込むことができる。前述したように、特に、これら電子機器の電源部に、適用して有用である。
また、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
実施の形態１の半導体膜の製造工程を示す断面図である。 実施の形態１の半導体膜の製造工程を示す断面図である。 実施の形態１の半導体膜の製造工程を示す断面図である。 実施の形態１の半導体膜の製造工程を示す断面図である。 実施の形態２のパワーデバイスであるＭＯＳＦＥＴの構造を示す断面図である。 実施の形態２のパワーデバイスであるショットキーバリアダイオード（ＳＢＤ）の構造を示す断面図である。 電子機器の例としてプロジェクタを示す斜視図である。
符号の説明
１…表示装置、３…炭化緩衝膜、３ａ…ＳｉＣ膜（改質ＳｉＣ膜）、５…シリコン膜、７…ＳｉＣ膜、５１…ドレイン電極、５２…ｎ+型ＳｉＣ膜、５３…ｎ-型ＳｉＣ膜、５４…ｐ型半導体領域、５５…ｎ+型半導体領域、５６…ゲート絶縁膜、５７…ゲート電極、５８…層間絶縁膜、５９…ソース電極、６１…カソード電極、６３…ｎ+型ＳｉＣ膜、６５…ｎ-型ＳｉＣ膜、６７…アノード電極、１６０…プロジェクタ、１６１…筐体、１６２…光源、１６３…合成光学系、１６４、１６５…ミラー、１６６…スクリーン、１７０…プロジェクタ、１７１…光学系、１７２…筐体、１７３…画像をスクリーン、Ｓ１…シリコン基板（基板）

Claims (12)

  1. 第１シリコン膜上に炭素源ガスを供給することにより前記シリコン膜上に第１炭化シリコン膜を形成する第１工程と、
    前記第１炭化シリコン膜上に、第２シリコン膜を形成する第２工程と、
    前記第２シリコン膜上にレーザを照射する第３工程と、
    前記第３工程後の前記第１炭化シリコン膜上に炭素源ガスおよびシリコン源ガスを供給することにより第２炭化シリコン膜を形成する第４工程と、
    を有することを特徴とする半導体膜の製造方法。
  2. 前記第１シリコン膜は、シリコン基板であり、前記第２シリコン膜はアモルファスシリコン膜であることを特徴とする請求項１記載の半導体膜の製造方法。
  3. 前記第３工程は、前記第１炭化シリコン膜の結晶性を向上させる工程であることを特徴とする請求項１又は２記載の半導体膜の製造方法。
  4. 前記第３工程は、前記第１炭化シリコン膜又は前記第１炭化シリコン膜と第２シリコン膜の界面において、前記レーザ照射によりシリコンおよび炭化シリコンを溶融し、炭化シリコンを再結晶化させる工程であることを特徴とする請求項３記載の半導体膜の製造方法。
  5. 前記第２シリコン膜の膜厚は、１ｎｍ以上５０ｎｍ以下であることを特徴とする請求項１乃至４のいずれか一項記載の半導体膜の製造方法。
  6. 前記レーザは、ＸｅＣｌレーザ、ＫｒＦレーザ、ＡｒＦレーザ又はＦ2レーザであることを特徴とする請求項１乃至５のいずれか一項記載の半導体膜の製造方法。
  7. 前記レーザの強度は、前記第２シリコン膜にアブレーションを生じさせる強度より小さいことを特徴とする請求項１乃至６のいずれか一項記載の半導体膜の製造方法。
  8. 前記第３工程と第４工程の間に、
    前記第１炭化シリコン膜上に残存する第２シリコン膜を除去する工程を有することを特徴とする請求項１乃至７のいずれか一項記載の半導体膜の製造方法。
  9. 請求項１乃至８のいずれか一項記載の半導体膜の製造方法を有することを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法を有することを特徴とする電子機器の製造方法。
  11. 第１炭化シリコン膜と第２シリコン膜との積層膜上にレーザを照射することにより形成された第２炭化シリコン膜をシード膜として成長した第３炭化シリコン膜を有することを特徴とする半導体膜。
  12. 請求項１１記載の半導体装置を有することを特徴とする電子機器。
JP2008025632A 2008-02-05 2008-02-05 半導体膜の製造方法、半導体装置の製造方法、電子機器の製造方法、半導体膜、半導体装置および電子機器 Expired - Fee Related JP5157026B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008025632A JP5157026B2 (ja) 2008-02-05 2008-02-05 半導体膜の製造方法、半導体装置の製造方法、電子機器の製造方法、半導体膜、半導体装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008025632A JP5157026B2 (ja) 2008-02-05 2008-02-05 半導体膜の製造方法、半導体装置の製造方法、電子機器の製造方法、半導体膜、半導体装置および電子機器

Publications (3)

Publication Number Publication Date
JP2009188133A true JP2009188133A (ja) 2009-08-20
JP2009188133A5 JP2009188133A5 (ja) 2011-03-24
JP5157026B2 JP5157026B2 (ja) 2013-03-06

Family

ID=41071101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008025632A Expired - Fee Related JP5157026B2 (ja) 2008-02-05 2008-02-05 半導体膜の製造方法、半導体装置の製造方法、電子機器の製造方法、半導体膜、半導体装置および電子機器

Country Status (1)

Country Link
JP (1) JP5157026B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578933A (zh) * 2012-08-06 2014-02-12 通用电气公司 具有降低的偏置温度不稳定性(bti)的器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01297813A (ja) * 1988-05-25 1989-11-30 Sony Corp シリコンカーバイドの製造方法
JPH03173418A (ja) * 1989-12-01 1991-07-26 Nec Corp 表面改質方法及び表面改質装置
JP2005223215A (ja) * 2004-02-06 2005-08-18 Japan Science & Technology Agency Ｓｉ基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01297813A (ja) * 1988-05-25 1989-11-30 Sony Corp シリコンカーバイドの製造方法
JPH03173418A (ja) * 1989-12-01 1991-07-26 Nec Corp 表面改質方法及び表面改質装置
JP2005223215A (ja) * 2004-02-06 2005-08-18 Japan Science & Technology Agency Ｓｉ基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578933A (zh) * 2012-08-06 2014-02-12 通用电气公司 具有降低的偏置温度不稳定性(bti)的器件

Also Published As

Publication number Publication date
JP5157026B2 (ja) 2013-03-06

Similar Documents

Publication Publication Date Title
JP3854508B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
US9905432B2 (en) Semiconductor device, method for manufacturing the same and power converter
US9153661B2 (en) Semiconductor device and method for manufacturing same
JP6448419B2 (ja) 炭化珪素単結晶エピタキシャルウェハの製造方法
JP2019140242A (ja) 炭化珪素基板および炭化珪素半導体装置
US20110121311A1 (en) Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, semiconductor substrate, and semiconductor device
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP2015103631A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2010219515A (ja) 半導体装置及びその作製方法
JP5041397B2 (ja) 電子デバイス用半導体基板の製造方法
JP2007290924A5 (ja)
JP5742712B2 (ja) 炭化珪素半導体装置の製造方法
JP2010062348A (ja) 炭化珪素半導体基板とその製造方法
JP5157026B2 (ja) 半導体膜の製造方法、半導体装置の製造方法、電子機器の製造方法、半導体膜、半導体装置および電子機器
JP2015149346A (ja) 半導体装置の製造方法および半導体装置
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP2015192121A (ja) 半導体装置およびその製造方法
JP6481603B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2008153454A (ja) Ｍｏｓ型半導体装置の製造方法
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP2011124482A (ja) 炭化珪素基板の製造方法
JP2007103729A (ja) 炭化珪素半導体装置
US20230298887A1 (en) Process for working a wafer of 4h-sic material to form a 3c-sic layer in direct contact with the 4h-sic material
JP2000106350A (ja) オーミック電極の製造方法及び半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121125

R150 Certificate of patent or registration of utility model

Ref document number: 5157026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees