JP2009177096A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2009177096A
JP2009177096A JP2008016883A JP2008016883A JP2009177096A JP 2009177096 A JP2009177096 A JP 2009177096A JP 2008016883 A JP2008016883 A JP 2008016883A JP 2008016883 A JP2008016883 A JP 2008016883A JP 2009177096 A JP2009177096 A JP 2009177096A
Authority
JP
Japan
Prior art keywords
light
substrate
elements
color
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008016883A
Other languages
English (en)
Other versions
JP5102640B2 (ja
Inventor
Kenichiro Tanaka
健一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2008016883A priority Critical patent/JP5102640B2/ja
Publication of JP2009177096A publication Critical patent/JP2009177096A/ja
Application granted granted Critical
Publication of JP5102640B2 publication Critical patent/JP5102640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】所望の色度の混色光を再現性良く得ることが可能な発光装置を提供する。
【解決手段】４種類のＬＥＤチップ１ａ〜１ｄにより構成される発光部が実装された実装基板２ａの上記一表面側に配置され互いに検出波長が異なる複数種のカラーセンサ（光検出素子）４Ｒ，４Ｇ，４Ｂが実装基板２ａへの投影視において全てのカラーセンサ４Ｒ，４Ｇ，４Ｂで上記発光部を取り囲むように形成された光検出素子形成基板４０を備える。光検出素子形成基板４０は、検出波長が互いに異なるｎ個（ｎ＝３）のカラーセンサ４Ｒ，４Ｇ，４Ｂの組をｍ組（ｍ＝４）だけ有するとともに、カラーセンサ４Ｒ，４Ｇ，４Ｂの組が上記発光部を取り囲む一方向において並んで配置され、各カラーセンサ４Ｒ，４Ｇ，４Ｂの組内では、ｎ個のカラーセンサ４Ｒ，４Ｇ，４Ｂが上記一方向において検出波長の長短の順に配置されている。
【選択図】図１

Description

本発明は、ＬＥＤチップ（発光ダイオードチップ）を利用した発光装置に関するものである。
従来から、ＬＥＤチップと、ＬＥＤチップを駆動する駆動回路部と、ＬＥＤチップから放射された光を検出する光検出素子と、光検出素子の出力が予め設定された目標値に保たれるように駆動回路部からＬＥＤチップへ流れる電流をフィードバック制御する制御回路部とを備えた照明装置が提案されている（例えば、特許文献１参照）。
ここにおいて、上記特許文献１には、図９に示すように、発光色の異なる複数種のＬＥＤチップ１０１ａ，１０１ｂ，１０１ｃを実装基板１０２の一表面に形成した収納凹所１０２ａの内底面に実装するとともに、実装基板１０２の上記一表面側に各ＬＥＤチップ１０１ａ，１０１ｂ，１０１ｃを覆う形で各ＬＥＤチップ１０１ａ，１０１ｂ，１０１ｃを封止する透明樹脂層１０３を設け、透明樹脂層１０３の側方に各ＬＥＤチップ１０１ａ，１０１ｂ，１０１ｃから放射された光を検出するフォトダイオードからなる光検出素子１０４ａ，１０４ｂ，１０４ｃが形成された光検出素子形成基板１０６を配置した発光装置が開示されている。
図９に示した構成の発光装置では、透明樹脂層１０３が、各ＬＥＤチップ１０１ａ，１０１ｂ，１０１ｃから放射された光の一部を光検出素子１０４ａ，１０４ｂ，１０４ｃ側へ導光する機能を有するように透明樹脂層１０３の厚さ寸法を設定してある。また、図９に示した構成の発光装置では、各ＬＥＤチップ１０１ａ，１０１ｂ，１０１ｃそれぞれの発光色の波長域の光を選択的に透過させる３つの分光フィルタ１０５ａ，１０５ｂ，１０５ｃを各光検出素子１０４ａ，１０４ｂ，１０４ｃの受光面側に択一的に設けてあり、各ＬＥＤチップ１０１ａ，１０１ｂ，１０１ｃそれぞれの発光色の波長域の光を３つの光検出素子１０４ａ，１０４ｂ，１０４ｃで同時かつ各別に検出することができるようになっている。したがって、図９に示した構成の発光装置を備えた照明装置では、制御回路部によって駆動回路部から各ＬＥＤチップ１０１ａ，１０１ｂ，１０１ｃへ流れる電流それぞれをフィードバック制御することにより、各発光色ごとのＬＥＤチップ１０１ａ，１０１ｂ，１０１ｃの光出力の経時変化の違いなどによらず所望の光色や色温度の混色光（例えば、ＬＥＤチップ１０１ａの発光色が赤色、ＬＥＤチップ１０１ｂの発光色が緑色、ＬＥＤチップ１０１ｃの発光色が青色であれば、白色光）を得ることができる。
また、従来から、蛍光体層が積層されたＬＥＤチップが実装基板に実装されてなる発光装置が提案されている（例えば、特許文献２参照）。ここにおいて、上記特許文献２に開示された発光装置では、ＬＥＤチップとしてＧａＮ系の青色ＬＥＤチップを用い、蛍光体層の蛍光体として黄色蛍光体を用いており、白色光を得ることができる。
特開２００２−３４４０３１号公報 特開２００７−１０３９０１号公報
しかしながら、図９に示した構成の発光装置では、各発光色のＬＥＤチップ１０１ａ，１０１ｂ，１０１ｃそれぞれからの光を均等に検出することができず、混色光の色度座標を特定できないので、所望の色度の混色光を再現性良く得るのが難しかった。
また、上記特許文献２に記載された発光装置についても、ＬＥＤチップと蛍光体との環境による特性変化や劣化特性などが異なる（複数種の蛍光体を用いている場合には蛍光体同士でも特性変化や劣化特性などが異なる）ので、ＬＥＤチップを一定の駆動電流で動作させても経時的に色がずれてしまい、所望の色を得ることができなくなってしまう。しかしながら、上記特許文献２に記載された発光装置は、光検出素子を備えておらず、実装基板上などにフォトダイオードからなる光検出素子を１個だけ設けても、ＬＥＤチップと蛍光体層とで構成される発光部から出射される混色光の光出力を検出するだけなので、所望の色度の混色光を再現性良く得るのが難しかった。
本発明は上記事由に鑑みて為されたものであり、その目的は、所望の色度の混色光を再現性良く得ることが可能な発光装置を提供することにある。
請求項１の発明は、発光色の異なる複数個のＬＥＤチップもしくは蛍光体層が積層されたＬＥＤチップからなる発光部と、発光部を収納するパッケージとを備えた発光装置であって、パッケージは、発光部が一表面側に実装される実装基板と、実装基板の前記一表面側に配置され互いに検出波長が異なる複数種の光検出素子が実装基板への投影視において全ての光検出素子で発光部を取り囲むように形成された光検出素子形成基板とを備え、光検出素子形成基板は、検出波長が互いに異なるｎ個（ｎ≧３）の光検出素子の組をｍ組（ｍ≧３）だけ有するとともに、光検出素子の組が発光部を取り囲む一方向において並んで配置され、各光検出素子の組内では、ｎ個の光検出素子が前記一方向において検出波長の長短の順に配置されてなることを特徴とする。
この発明によれば、光検出素子形成基板が、検出波長が互いに異なるｎ個（ｎ≧３）の光検出素子の組をｍ組（ｍ≧３）だけ有するとともに、光検出素子の組が発光部を取り囲む一方向において並んで配置され、各光検出素子の組内では、ｎ個の光検出素子が前記一方向において検出波長の長短の順に配置されているので、発光部から放射される光を色毎に精度良く検出することができ、所望の色度の混色光を再現性良く得ることが可能となる。
請求項２の発明は、請求項１の発明において、光検出素子形成基板は、各組のｎ個の光検出素子が、ＸＹＺ表色系での三刺激値Ｘ，Ｙ，Ｚそれぞれを検出する３個のカラーセンサにより構成され、各種類のカラーセンサが前記一方向において均等に配置されてなることを特徴とする。
この発明によれば、各組のｎ個の光検出素子が、ＸＹＺ表色系での三刺激値Ｘ，Ｙ，Ｚそれぞれを検出する３個のカラーセンサにより構成され、各種類のカラーセンサが前記一方向において均等に配置されているので、混色光の三刺激値Ｘ，Ｙ，Ｚそれぞれを精度良く検出することができるから、混色光の色度座標を特定でき、所望の色度の混色光を再現性良く得ることが可能となる。
請求項３の発明は、請求項１の発明において、光検出素子形成基板は、ｎ×ｍ個の光検出素子がそれぞれフォトダイオードと波長選択フィルタとで構成されて、全ての光検出素子の検出波長が異なり、隣り合う組間において相対的に同じ位置の光検出素子同士も前記一方向において検出波長の長短の順に配置されてなることを特徴とする。
この発明によれば、ｎ×ｍ個の光検出素子がそれぞれフォトダイオードと波長選択フィルタとで構成されて、全ての光検出素子の検出波長が異なり、隣り合う組間において相対的に同じ位置の光検出素子同士も前記一方向において検出波長の長短の順に配置されているので、発光部から放射される混色光を分光して検出することができるから、各光検出素子の出力に基づいて三刺激値Ｘ，Ｙ，Ｚを求める演算を別途のマイクロコンピュータなどにより行うようにすれば、混色光の色度座標を特定でき、所望の色度の混色光を再現性良く得ることが可能となる。
請求項１の発明では、所望の色度の混色光を再現性良く得ることが可能になるという効果がある。
（実施形態１）
以下、本実施形態の発光装置について図１〜図４に基づいて説明する
本実施形態の発光装置は、発光色が互いに異なる複数種（本実施形態では、４種類）のＬＥＤチップ１ａ，１ｂ，１ｃ，１ｄと、各ＬＥＤチップ１ａ〜１ｄを収納するパッケージ２とを備えている。ここにおいて、本実施形態では、ＬＥＤチップ１ａ，１ｂ，１ｃ，１ｄとして、それぞれ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップ、黄色ＬＥＤチップを採用しており、赤色光と緑色光と青色光と黄色光の混色光として白色光を得ることができる。ただし、各ＬＥＤチップ１ａ〜１ｄの発光色は特に限定するものではなく、所望の混色光に応じて適宜選択すればよい。なお、本実施形態では、複数種のＬＥＤチップ１ａ〜１ｄにより発光部を構成している。
パッケージ２は、各ＬＥＤチップ１ａ〜１ｄが一表面側に実装される実装基板２ａと、実装基板２ａの上記一表面側に配置されＸＹＺ表色系での三刺激値Ｘ，Ｙ，Ｚそれぞれを検出する３種類のカラーセンサ４Ｒ，４Ｇ，４Ｂが４個ずつ形成された光検出素子形成基板４０とを備えている。なお、本実施形態では、３種類のカラーセンサ４Ｒ，４Ｇ，４Ｂが、実装基板２ａの上記一表面側に配置され互いに検出波長が異なる複数種の光検出素子を構成している。また、各４個ずつのカラーセンサ４Ｒ，４Ｇ，４Ｂは同一の検出波長のものごとに並列接続されている。
実装基板２ａは、各ＬＥＤチップ１ａ〜１ｄが収納される収納凹所２ｂが一表面に形成されており、光検出素子形成基板４０は、実装基板２ａの収納凹所２ｂに連通する円形状の光取出孔４１が形成されるとともに光取出孔４１の周部において収納凹所２ａに臨む表面側に各カラーセンサ４Ｒ，４Ｇ，４Ｂそれぞれの受光面が形成されており、実装基板２ａの上記一表面側に接合されている。ここで、パッケージ２は、収納凹所２ｂ内および光取出孔４１内が各ＬＥＤチップ１ａ〜１ｄ、各ＬＥＤチップ１ａ〜１ｄそれぞれに電気的に接続されたボンディングワイヤ１４などを封止した透光性封止材（例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど）からなる封止部５により充実され、光検出素子形成基板４０における実装基板２ａ側とは反対側に、透光性部材３が接合されている。なお、透光性部材３は、必ずしも設けなくてもよく、必要に応じて適宜設ければよい。
上述の実装基板２ａは、シリコン基板２０ａを用いて形成され各ＬＥＤチップ１ａ〜１ｄが実装される矩形板状のベース基板２０と、シリコン基板３０ａを用いて形成され収納凹所２ｂ形成用の矩形状の開口窓３１を有する配光用基板３０とを接合して構成されており、ベース基板２０と配光用基板３０とで囲まれた空間が上記収納凹所２ｂを構成している。また、光検出素子形成基板４０は、実装基板２ａの収納凹所２ｂの投影領域へ張り出した張出部２ｃ（つまり、張出部２ｃは、光検出素子形成基板４０において配光用基板３０の開口窓３１上に張り出した部位により構成されている）に各カラーセンサ４Ｒ，４Ｇ，４Ｂが設けられている。
ここにおいて、ベース基板２０、配光用基板３０および光検出素子形成基板４０の外周形状は矩形状であり、配光用基板３０および光検出素子形成基板４０はベース基板２０と同じ外形寸法に形成されている。また、光検出素子形成基板４０の厚み寸法はベース基板２０および配光用基板３０の厚み寸法に比べて小さく設定されている。
上述のベース基板２０、配光用基板３０、および光検出素子形成基板４０は、それぞれ、導電形がｎ形で主表面が（１００）面のシリコン基板２０ａ，３０ａ，４０ａを用いて形成してあり、配光用基板３０の内側面が、アルカリ系溶液（例えば、ＴＭＡＨ水溶液、ＫＯＨ水溶液など）を用いた異方性エッチングにより形成された（１１１）面により構成されており（つまり、配光用基板３０は、開口窓３１の開口面積がベース基板２０から離れるにつれて徐々に大きくなっており）、ＬＥＤチップ１ａ〜１ｄから側方へ放射された光を前方（張出部２ｃ側）へ反射するミラー２ｄを構成している。要するに、本実施形態では、配光用基板３０が各ＬＥＤチップ１ａ〜１ｄから側方へ放射された光を前方へ反射させるリフレクタを兼ねている。
ベース基板２０は、シリコン基板２０ａの一表面側（図１（ａ）における上面側）に、ＬＥＤチップ１ａ〜１ｄの両電極それぞれと電気的に接続される２つ１組の導体パターン２５ａ，２５ａが４組形成されるとともに、配光用基板３０に形成された２つの貫通孔配線３４，３４を介して各４個のカラーセンサ４Ｒ，４Ｇ，４Ｂと電気的に接続される２つ１組の導体パターン２５ｂ，２５ｂが３組形成されており、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂとシリコン基板２０ａの他表面側（図１（ａ）における下面側）に形成された各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂとがそれぞれ貫通孔配線２４を介して電気的に接続されている。また、ベース基板２０は、シリコン基板２０ａの上記一表面側に、配光用基板３０と接合するための接合用金属層２９も形成されている。
本実施形態におけるＬＥＤチップ１ａ〜１ｄは、結晶成長用基板として導電性基板を用い厚み方向の両面に電極（図示せず）が形成された可視光ＬＥＤチップである。そこで、ベース基板２０は、各ＬＥＤチップ１ａ〜１ｄが電気的に接続される２つの導体パターン２５ａ，２５ａのうちの一方の導体パターン２５ａを、ＬＥＤチップ１ａ〜１ｄがダイボンディングされる矩形状のダイパッド部２５ａａと、ダイパッド部２５ａａに連続一体に形成され貫通孔配線２４との接続部位となる引き出し配線部２５ａｂとで構成してある。要するに、ＬＥＤチップ１ａ〜１ｄは、上記一方の導体パターン２５ａのダイパッド部２５ａａにダイボンディングされており、ダイパッド部２５ａａ側の電極がダイパッド部２５ａａに接合されて電気的に接続され、光取り出し面側の電極がボンディングワイヤ１４を介して他方の導体パターン２５ａと電気的に接続されている。
また、ベース基板２０は、シリコン基板２０ａの上記他表面側における各ダイパッド部２５ａａそれぞれの投影領域に、シリコン基板２０ａよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部２８が形成されており、シリコン基板２０ａの厚み方向において重なるダイパッド部２５ａａと放熱用パッド部２８とがシリコン基板２０ａよりも熱伝導率の高い金属材料（例えば、Ｃｕなど）からなる複数の円柱状のサーマルビア２６を介して熱的に結合されており、ＬＥＤチップ１ａ〜１ｄで発生した熱が各サーマルビア２６および放熱用パッド部２８を介して放熱されるようになっている。
ところで、ベース基板２０は、シリコン基板２０ａに、上述の各貫通孔配線２４それぞれが内側に形成される複数の貫通孔２２ａと、上述の各サーマルビア２６それぞれが内側に形成される複数の貫通孔２２ｂとが厚み方向に貫設され、シリコン基板２０ａの上記一表面および上記他表面と各貫通孔２２ａ，２２ｂの内面とに跨って熱酸化膜（シリコン酸化膜）からなる絶縁膜２３が形成されており、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ、接合用金属層２９、各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ、各放熱用パッド部２８、各貫通孔配線２４および各サーマルビア２６がシリコン基板２０ａと電気的に絶縁されている。
ここにおいて、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ、接合用金属層２９、各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ、各放熱用パッド部２８は、絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜２３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線２４およびサーマルビア２６の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
配光用基板３０は、シリコン基板３０ａの一表面側（図１（ａ）における下面側）に、ベース基板２０の２つの導体パターン２５ｂ，２５ｂと接合されて電気的に接続される２つ１組の導体パターン（図示せず）が４組形成されるとともに、ベース基板２０の接合用金属層２９と接合される接合用金属層３６が形成されている。また、配光用基板３０は、シリコン基板３０ａの他表面側（図１（ａ）における上面側）に、貫通孔配線３４，３４を介して上記一表面側の２つ１組の導体パターンと電気的に接続される２つ１組の導体パターン３７，３７が３組形成されるとともに、光検出素子形成基板４０と接合するための接合用金属層３８が形成されている。
また、配光用基板３０は、上述の複数の貫通孔配線３４それぞれが内側に形成される複数の貫通孔３２がシリコン基板３０ａの厚み方向に貫設され、シリコン基板３０ａの上記一表面および上記他表面と各貫通孔３２の内面とに跨って熱酸化膜（シリコン酸化膜）からなる絶縁膜３３が形成されており、上記一表面側の各導体パターンおよび上記他表面側の各導体パターン３７，３７および各接合用金属層３６，３８がシリコン基板３０ａと電気的に絶縁されている。ここにおいて、上記一表面側の各導体パターンおよび上記他表面側の各導体パターン３７，３７および各接合用金属層３６，３８は、絶縁膜３３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜３３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜３３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線３４の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
光検出素子形成基板４０は、シリコン基板４０ａの一表面側（図１（ａ）における下面側）に、配光用基板３０の２つの導体パターン３７，３７と接合されて電気的に接続される２つ１組の導体パターン（図示せず）が３組形成されるとともに、配光用基板３０の接合用金属層３８と接合される接合用金属層４８が形成されている。ここにおいて、光検出素子形成基板４０の各カラーセンサ４Ｒ，４Ｇ，４Ｂは、シリコン基板４０ａに形成されたフォトダイオード（Ｓｉフォトダイオード）４ａと、フォトダイオード４ａのｐ形領域からなる受光部の受光面側に形成されたカラーフィルタ４４Ｒ，４４Ｇ，４４Ｂとで構成されており、光検出素子形成基板４０に形成された２つ１組の導体パターンの一方の導体パターンは、カラーセンサ４Ｒ，４Ｇ，４Ｂを構成するフォトダイオード４ａのｐ形領域に電気的に接続され、他方の導体パターンは、フォトダイオード４ａのｎ形領域（シリコン基板４０ａの一部）に電気的に接続されている。本実施形態の発光装置は、実装基板２ａの平面視における外周形状が正方形状であって、収納凹所２ｂの開口形状が正方形状であり、光検出素子形成基板４０は、光取出孔４１の開口形状が円形状であり、実装基板２ａの収納凹所２ｂの投影領域へ張り出した張出部２ｃに各４個ずつのカラーセンサ４Ｒ，４Ｇ，４Ｂが形成されている。カラーフィルタ４４Ｒ，４４Ｇ，４４Ｂは、それぞれ図４中のイ，ロ，ハに示すＸＹＺ表色系の等エネルギに対する等色関数のように人間の目と同様の分光感度を有するように設計されている。
ここで、各４個ずつのカラーセンサ４Ｒ，４Ｂ，４Ｂは、光検出素子形成基板４０の円形状の光取出孔４１を取り囲むように形成されており（光取出孔４１の周部において収納凹所２ｂに臨む表面側に各カラーセンサ４Ｒ，４Ｇ，４Ｂそれぞれの受光面が形成されており）、図１（ｂ）から分かるように実装基板２ａへの投影視において全てのカラーセンサ４Ｒ，４Ｂ，４Ｇで発光部を構成するＬＥＤチップ１ａ〜１ｄを取り囲むように配置されている。
要するに、本実施形態の発光装置は、実装基板２ａの上記一表面側に配置され互いに検出波長が異なる複数種の光検出素子（本実施形態では、カラーセンサ４Ｒ，４Ｇ，４Ｂ）が実装基板２ａへの投影視において全ての光検出素子（各４個ずつのカラーセンサ４Ｒ，４Ｇ，４Ｂ）で発光部を取り囲むように形成された光検出素子形成基板４０を備えており、光検出素子形成基板４０は、検出波長が互いに異なるｎ個（本実施形態では、ｎ＝３）の光検出素子（カラーセンサ４Ｒ，４Ｇ，４Ｂ）の組をｍ組（本実施形態では、ｍ＝４であるが、ｍ≧３であればよい）だけ有するとともに、光検出素子の組（本実施形態では、カラーセンサ４Ｒ，４Ｇ，４Ｂの組）が発光部を取り囲む一方向（図１（ｂ）の反時計回り方向）において並んで配置され、各光検出素子の組内では、ｎ個の光検出素子（本実施形態では、３個のカラーセンサ４Ｒ，４Ｇ，４Ｂ）が上記一方向において検出波長の長短の順に配置されており、各種類の光検出素子（カラーセンサ４Ｒ，４Ｇ，４Ｂ）が上記一方向において均等に配置されている。なお、光検出素子形成基板４０は、各光検出素子（カラーセンサ４Ｒ，４Ｇ，４Ｂ）の受光面の面積が一定となるように各光検出素子の大きさを設定してある。
また、光検出素子形成基板４０は、シリコン基板４０ａの上記一表面側にシリコン酸化膜からなる絶縁膜４３が形成されており、当該絶縁膜４３がフォトダイオード４ａの反射防止膜を兼ねている。また、光検出素子形成基板４０は、上記一方の導体パターンが、絶縁膜４３に形成した第１のコンタクトホール（図示せず）を通してｐ形領域と電気的に接続され、上記他方の導体パターンが絶縁膜４３に形成した第２のコンタクトホール（図示せず）を通してｎ形領域と電気的に接続されている。ここにおいて、各導体パターンおよび接合用金属層４８は、絶縁膜４３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜４３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜４３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
また、上述の透光性部材３は、透光性材料（例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど）からなる透光性基板を用いて形成してある。ここで、透光性部材３は、パッケージ２と同じ外周形状の矩形板状に形成されており、パッケージ２側とは反対の光取り出し面に、ＬＥＤチップ１ａ〜１ｄから放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材３の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が２次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。
上述の発光装置の形成にあたっては、各カラーセンサ４Ｒ，４Ｇ，４Ｂ、絶縁膜４３、各導体パターン、および接合用金属層４８が形成され且つ光取出孔４１が形成されていないシリコン基板４０ａと配光用基板３０とを接合する第１の接合工程を行った後、シリコン基板４０ａを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置などを用いてシリコン基板４０ａに光取出孔４１を形成する光取出孔形成工程を行うことで光検出素子形成基板４０を完成させてから、ＬＥＤチップ１ａ〜１ｄが搭載され各ボンディングワイヤ１４の結線が行われたベース基板２０（つまり、ＬＥＤチップ１ａ〜１ｄが実装されたベース基板２０）と配光用基板３０とを接合する第２の接合工程を行うことによりパッケージ２を完成させ、続いて、パッケージ２における実装基板２ａの収納凹所２ｂ内および光検出素子形成基板４０の光取出孔４１内に透光性封止材（例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど）を充填して封止部５を形成する封止部形成工程、封止部形成工程の後でパッケージ２と透光性部材３とを接合する第３の接合工程を行うようにすればよい。ここにおいて、第１の接合工程、第２の接合工程では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する常温接合法を採用しているが、常温接合法に限らず、ＡｕＳｎや半田などの低融点共晶材料を用いた接合法を採用してもよい。
上述の第１の接合工程では、シリコン基板４０ａの接合用金属層４８と配光用基板３０の接合用金属層３８とが接合されるとともに、シリコン基板４０ａの導体パターンと配光用基板３０の導体パターン３７，３７とが接合され電気的に接続される。ここで、シリコン基板４０ａの導体パターンと配光用基板３０の導体パターン３７，３７との接合部位は、貫通孔配線３４に重なる領域からずらしてあるので、シリコン基板４０ａの導体パターンと配光用基板３０の導体パターン３７，３７との互いの接合面の平坦度を高めることができ、特に常温接合法により接合する際の接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、上述の第２の接合工程では、ベース基板２０の接合用金属層２９と配光用基板３０の接合用金属層３６とが接合されるとともに、ベース基板２０の導体パターン２５ｂ，２５ｂと配光用基板３０の導体パターンとが接合され電気的に接続される。ここで、ベース基板２０の導体パターン２５ｂ，２５ｂと配光用基板３０の導体パターンとの接合部位は、貫通孔配線２４に重なる領域および貫通孔配線３４に重なる領域からずらしてあるので、導体パターン２５ｂ，２５ｂと導体パターンとの互いの接合面の平坦度を高めることができ、特に常温接合法により接合する際の接合歩留まりを高めることができるとともに接合信頼性を高めることができる。
また、本実施形態の発光装置の製造にあたっては、上述の各シリコン基板２０ａ，３０ａ，４０ａとして、それぞれベース基板２０、配光用基板３０、光検出素子形成基板４０を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材３を多数形成可能なウェハ状のもの（透光性ウェハ）を用い、上述の第１の接合工程、研磨工程、光取出孔形成工程、第２の接合工程、封止部形成工程、第３の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程によりパッケージ２のサイズに分割されている。したがって、ベース基板２０と配光用基板３０と光検出素子形成基板４０と透光性部材３とが同じ外形サイズとなり、小型のパッケージ２を実現できるとともに、製造が容易になる。また、配光用基板３０におけるミラー２ｄと光検出素子形成基板４０におけるカラーセンサ４Ｒ，４Ｇ，４Ｂとの相対的な位置精度を高めることができ、ＬＥＤチップ１ａ〜１ｄから側方へ放射された光がミラー２ｄにより反射されて各カラーセンサ４Ｒ，４Ｇ，４Ｂへ効率良く導かれる。
以上説明した本実施形態の発光装置を例えば回路基板などに実装して照明装置（例えば、照明器具など）に応用する場合、当該回路基板に各ＬＥＤチップ１ａ〜１ｄを駆動する駆動回路部と、各４個ずつのカラーセンサ４Ｒ，４Ｇ，４Ｂの色ごとの合計出力がそれぞれの目標値に保たれるように駆動回路部から各発光色のＬＥＤチップ１ａ〜１ｄに流れる電流をフィードバック制御する制御回路部などを設けておくことにより、各４個ずつのカラーセンサ４Ｒ，４Ｇ，４Ｂの色ごとの合計出力に基づいて各発光色のＬＥＤチップ１ａ〜１ｄの光出力を各別に制御することができ、各発光色ごとのＬＥＤチップ１ａ〜１ｄの光出力の経時変化の違いなどによらず混色光（ここでは、白色光）の光色や色温度の精度を向上することができる。
なお、上述の制御回路部は、例えば、三刺激値Ｘ，Ｙ，Ｚそれぞれの目標値（例えば、基準値±１０％の規定範囲）を記憶するメモリからなる記憶部と、各４個ずつのカラーセンサ４Ｒ，４Ｇ，４Ｂの色ごとの合計出力を記憶部に記憶されている目標値と比較する比較部と、比較部の比較結果に基づいて各４個ずつのカラーセンサ４Ｒ，４Ｇ，４Ｂの色ごとの合計出力を各別の目標値に保つための各発光色ごとの調整信号を駆動回路部へ出力する調整部（図示せず）とを備えている。これに対して、駆動回路部は、各発光色のＬＥＤチップ１ａ〜１ｄそれぞれへ供給する電流をＰＷＭ変調して供給するように構成されており、制御回路部の調整部から光強度の増加を指示する調整信号が入力された場合には、パルス幅を広くし、調整部から光強度の減少を指示する調整信号が入力された場合には、パルス幅を狭くする。したがって、駆動回路部から各ＬＥＤチップ１ａ〜１ｄへ供給する電流の大きさを変化させることなくパルス幅の変更のみで各ＬＥＤチップ１ａ〜１ｄの光出力を調整することができるので、各ＬＥＤチップ１ａ〜１ｄでの電流負荷が大きくなるのを防止することができ、各ＬＥＤチップ１ａ〜１ｄの長寿命化を図れる。
しかして、本実施形態の発光装置では、光検出素子形成基板４０は、検出波長が互いに異なるｎ個（本実施形態では、ｎ＝３）の光検出素子（カラーセンサ４Ｒ，４Ｇ，４Ｂ）の組をｍ組（本実施形態では、ｍ＝４であるが、ｍ≧３であればよい）だけ有するとともに、光検出素子の組（本実施形態では、カラーセンサ４Ｒ，４Ｇ，４Ｂの組）が発光部を取り囲む一方向（図１（ｂ）の反時計回り方向）において並んで配置され、各光検出素子の組内では、ｎ個の光検出素子（本実施形態では、３個のカラーセンサ４Ｒ，４Ｇ，４Ｂ）が上記一方向において検出波長の長短の順に配置されているので、発光部から放射される光を色毎に精度良く検出することができ、所望の色度の混色光を再現性良く得ることが可能となる。また、本実施形態の発光装置では、光検出素子形成基板４０は、各組のｎ個の光検出素子が、ＸＹＺ表色系での三刺激値Ｘ，Ｙ，Ｚそれぞれを検出する３個のカラーセンサ４Ｒ，４Ｇ，４Ｂにより構成され、各種類のカラーセンサ４Ｒ，４Ｇ，４Ｂが上記一方向において均等に配置されているので、混色光の三刺激値Ｘ，Ｙ，Ｚそれぞれを精度良く検出することができるから、混色光の色度座標を特定でき、所望の色度の混色光を再現性良く得ることが可能となる。ここで、本実施形態では、パッケージ２を複数のシリコン基板２０ａ，３０ａ，４０ａを用いて形成しているので、パッケージ２に、上述の駆動回路部および制御回路部を集積化することも可能である。
また、本実施形態の発光装置では、パッケージ２を複数のシリコン基板２０ａ，３０ａ，４０ａを用いて形成しているので、各カラーセンサ４Ｒ，４Ｇ，４Ｂを一般的な半導体製造プロセスによってパッケージ２中に容易に形成することが可能となり、低コスト化を図れる。また、上述の発光装置の製造方法では、パッケージ２の形成にあたって、上述の各接合工程において、低温での直接接合が可能な常温接合法を採用しているので、各接合工程でＬＥＤチップ１ａ〜１ｄのジャンクション温度が最大ジャンクション温度を超えるのを防止することができる。
（実施形態２）
実施形態１では、発光部が４種類のＬＥＤチップ１ａ〜１ｄを備えているが、本実施形態の発光装置は、図５に示すように、発光部が３種類のＬＥＤチップ１ａ，１ｂ，１ｃのみを備えており、３個のＬＥＤチップ１ａ，１ｂ，１ｃを実装基板２ａの上記一表面側において仮想正三角形の各頂点に対応する位置に配置してある（要するに、ＬＥＤチップ１ａ，１ｂ，１ｃを等間隔で配置してある）点が相違する。また、実施形態１では、光検出素子形成基板４０が、検出波長が互いに異なる３個（つまり、ｎ＝３）の光検出素子（カラーセンサ４Ｒ，４Ｇ，４Ｂ）の組を４組（つまり、ｍ＝４）だけ有していたのに対して、本実施形態では３組（つまり、ｍ＝３）だけ有している点が相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
しかして、本実施形態の発光装置においても、実施形態１と同様、発光部から放射される光を色毎に精度良く検出することができ、所望の色度の混色光を再現性良く得ることが可能となる。
（実施形態３）
図６に示す本実施形態の発光装置の基本構成は実施形態２と略同じであり、実施形態２では発光部が複数種のＬＥＤチップ１ａ〜１ｃにより構成されているのに対して、発光部が、蛍光体層１１が積層されたＬＥＤチップ１により構成されている点が相違する。なお、実施形態２と同様の構成要素には同一の符号を付して説明を省略する。
本実施形態では、ＬＥＤチップ１が青色ＬＥＤチップにより構成され、蛍光体層１１が黄色蛍光体により形成されているので、白色光を得ることができる。蛍光体層１１は蛍光体のみにより形成してもよいし、蛍光体を含有した透光性材料により形成してもよい。また、本実施形態の発光装置では、演色性を高めるなどの目的で複数種類の蛍光体を用いて蛍光体層１１を形成してもよく、例えば、赤色蛍光体と緑色蛍光体とを用いることで演色性の高い白色光を得ることができる。ここで、複数種類の蛍光体を用いる場合には必ずしも発光色の異なる蛍光体の組み合わせに限らず、例えば、発光色はいずれも黄色で発光スペクトルの異なる複数種類の蛍光体を組み合わせてもよい。
しかして、本実施形態の発光装置においても、実施形態１，２と同様、発光部から放射される光を色毎に精度良く検出することができ、所望の色度の混色光を再現性良く得ることが可能となる。なお、本実施形態では、実施形態２と同様に、光検出素子形成基板４０に検出波長の異なる３種類（つまり、ｎ＝３）のカラーセンサ（光検出素子）４Ｒ，４Ｇ，４Ｂが３個（つまり、ｍ＝３）ずつ形成されているが、各カラーセンサ４Ｒ，４Ｇ，４Ｂの数は、４個以上でもよい。
（実施形態４）
本実施形態の発光装置の基本構成は実施形態２と略同じであり、図７に示すように、光検出素子形成基板４０に９個の光検出素子４１〜４９が実装基板２ａへの投影視において全ての光検出素子４１〜４９で上記発光部（３個のＬＥＤチップ１ａ〜１ｄ）を取り囲むように形成されており、各光検出素子４１〜４９がそれぞれフォトダイオード４ａと波長選択フィルタ４４１〜４４９とで構成されている点が相違する。なお、実施形態２と同様の構成要素には同一の符号を付して説明を省略する。
波長選択フィルタ４４１〜４４９それぞれの検出波長の中心波長をλ１〜λ９とすれば、λ１＜λ２＜λ３＜λ４＜λ５＜λ６＜λ７＜λ８＜λ９の関係を有しており、３個の光検出素子４１，４４，４７の組、３個の光検出素子４２，４５，４８の組、３個の光検出素子４３，４６，４９の組を備えている。
しかして、本実施形態の発光装置では、光検出素子形成基板４０は、検出波長が互いに異なるｎ個（本実施形態では、ｎ＝３であるが、ｎ≧３であればよい）の光検出素子４ｉ，４ｉ＋ｎ，４ｉ＋２ｎ（ｉ＝１，２，３）の組をｍ組（本実施形態では、ｍ＝３であるが、ｍ≧３であればよい）だけ有するとともに、光検出素子４ｉ，４ｉ＋ｎ，４ｉ＋２ｎの組が上記発光部を取り囲む一方向（図７（ｂ）の反時計回り方向）において並んで配置され、各光検出素子４ｉ，４ｉ＋ｎ，４ｉ＋２ｎの組内では、ｎ個の光検出素子４ｉ，４ｉ＋ｎ，４ｉ＋２ｎが上記一方向において検出波長の長短の順に配置されているので、上記発光部から放射される光を色毎に精度良く検出することができ、所望の色度の混色光を再現性良く得ることが可能となる。また、本実施形態の発光装置では、光検出素子形成基板４０は、ｎ×ｍ個（３×３個）の光検出素子４１〜４９がそれぞれフォトダイオード４ａと波長選択フィルタ４４１〜４４９とで構成されて、全ての光検出素子４１〜４９の検出波長が異なり、隣り合う組間において相対的に同じ位置の光検出素子４ｉ，４ｉ＋ｎ，４ｉ＋２ｎ同士も上記一方向において検出波長の長短の順に配置されているので、上記発光部から放射される混色光を分光して検出することができるから、各光検出素子４１〜４９の出力に基づいて三刺激値Ｘ，Ｙ，Ｚを求める演算を別途のマイクロコンピュータなどにより行うようにすれば、混色光の色度座標を特定でき、所望の色度の混色光を再現性良く得ることが可能となる。
なお、他の実施形態１，３において本実施形態と同様の光検出素子形成基板４０を採用するようにしてもよい。
ところで、上述の各実施形態では、ベース基板２０、配光用基板３０、光検出素子形成基板４０それぞれをシリコン基板２０ａ，３０ａ，４０ａを用いて形成してあるが、シリコン基板２０ａ，３０ａ，４０ａに限らず、半導体基板であればよく、例えば、シリコンカーバイド基板（ＳｉＣ基板）を用いて形成してもよい。また、各実施形態では、実装基板２ａを２枚のシリコン基板２０ａ，３０ａを用いて形成してあるが、１枚のシリコン基板を用いて形成してもよい。また、ベース基板２０および配光用基板３０については、必ずしも半導体基板により形成する必要はなく、例えば、金属板などを用いて形成してもよく、実装基板２ａにおけるシリコン基板２０ａの代わりに、金属板を用いた場合には、発光部で発生した熱をより効率良く放熱させることが可能となる。また、ＬＥＤチップ１ａ〜１ｄ，１としては、例えば、結晶成長用基板の主表面側に発光層を含む多層構造膜をエピタキシャル成長した後に多層構造膜を支持する導電性基板（例えば、Ｓｉ基板など）を発光部に固着してから、結晶成長用基板などを除去したものを用いてもよい。
また、光検出素子形成基板４０は、シリコン基板４０ａなどの半導体基板に限らず、ガラス基板などの透明基板を用いてもよく、この場合には、光取出孔４１は特に設ける必要はなく、フォトダイオード４ａを例えばアモルファスＳｉフォトダイオードにより構成し、光検出素子形成基板４０における配光用基板３０側とは反対側に外部からの光の入射を遮光する遮光膜を形成すればよい。
実施形態１の発光装置を示し、（ａ）は概略断面図、（ｂ）は要部概略平面図である。 同上の発光装置の概略分解斜視図である。 同上の発光装置における光検出素子形成基板の概略下面図である。 同上の発光装置のカラーセンサの分光感度の説明図である。 実施形態２の発光装置を示し、（ａ）は概略断面図、（ｂ）は要部概略平面図である。 実施形態３の発光装置を示し、（ａ）は概略断面図、（ｂ）は要部概略平面図である。 実施形態４の発光装置を示し、（ａ）は概略断面図、（ｂ）は要部概略平面図である。 同上の発光装置における光検出素子形成基板の概略下面図である。 従来例を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
符号の説明
１ ＬＥＤチップ
１ａ〜１ｄ ＬＥＤチップ
２ パッケージ
２ａ 実装基板
４Ｒ，４Ｇ，４Ｂ カラーセンサ（光検出素子）
４１〜４９ 光検出素子
４ａ フォトダイオード
１１ 蛍光体層
４０ 光検出素子形成基板
４４１〜４４９ 波長選択フィルタ

Claims (3)

  1. 発光色の異なる複数個のＬＥＤチップもしくは蛍光体層が積層されたＬＥＤチップからなる発光部と、発光部を収納するパッケージとを備えた発光装置であって、パッケージは、発光部が一表面側に実装される実装基板と、実装基板の前記一表面側に配置され互いに検出波長が異なる複数種の光検出素子が実装基板への投影視において全ての光検出素子で発光部を取り囲むように形成された光検出素子形成基板とを備え、光検出素子形成基板は、検出波長が互いに異なるｎ個（ｎ≧３）の光検出素子の組をｍ組（ｍ≧３）だけ有するとともに、光検出素子の組が発光部を取り囲む一方向において並んで配置され、各光検出素子の組内では、ｎ個の光検出素子が前記一方向において検出波長の長短の順に配置されてなることを特徴とする発光装置。
  2. 光検出素子形成基板は、各組のｎ個の光検出素子が、ＸＹＺ表色系での三刺激値Ｘ，Ｙ，Ｚそれぞれを検出する３個のカラーセンサにより構成され、各種類のカラーセンサが前記一方向において均等に配置されてなることを特徴とする請求項１記載の発光装置。
  3. 光検出素子形成基板は、ｎ×ｍ個の光検出素子がそれぞれフォトダイオードと波長選択フィルタとで構成されて、全ての光検出素子の検出波長が異なり、隣り合う組間において相対的に同じ位置の光検出素子同士も前記一方向において検出波長の長短の順に配置されてなることを特徴とする請求項１記載の発光装置。
JP2008016883A 2008-01-28 2008-01-28 発光装置 Active JP5102640B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008016883A JP5102640B2 (ja) 2008-01-28 2008-01-28 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008016883A JP5102640B2 (ja) 2008-01-28 2008-01-28 発光装置

Publications (2)

Publication Number Publication Date
JP2009177096A true JP2009177096A (ja) 2009-08-06
JP5102640B2 JP5102640B2 (ja) 2012-12-19

Family

ID=41031856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008016883A Active JP5102640B2 (ja) 2008-01-28 2008-01-28 発光装置

Country Status (1)

Country Link
JP (1) JP5102640B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332764A (ja) * 2000-04-27 2001-11-30 Agilent Technol Inc Ｌｅｄ光源のスペクトル内容の測定及び制御を行う方法及び装置
JP2007286611A (ja) * 2006-03-21 2007-11-01 Semiconductor Energy Lab Co Ltd バックライト装置及び表示装置
JP2007294834A (ja) * 2006-03-28 2007-11-08 Matsushita Electric Works Ltd 発光装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332764A (ja) * 2000-04-27 2001-11-30 Agilent Technol Inc Ｌｅｄ光源のスペクトル内容の測定及び制御を行う方法及び装置
JP2007286611A (ja) * 2006-03-21 2007-11-01 Semiconductor Energy Lab Co Ltd バックライト装置及び表示装置
JP2007294834A (ja) * 2006-03-28 2007-11-08 Matsushita Electric Works Ltd 発光装置

Also Published As

Publication number Publication date
JP5102640B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
JP5192666B2 (ja) 発光装置
JP5243806B2 (ja) 紫外光発光装置
WO2010068886A1 (en) Systems and methods for packaging light-emitting diode devices
KR20190008562A (ko) 자체(in situ) 실시간 강도 모니터링을 위한 일체형으로 통합된 광감지기들을 구비한 발광 다이오드(LED)
JP5010203B2 (ja) 発光装置
JP4720665B2 (ja) Ｌｅｄ照明器具
JP5010366B2 (ja) 発光装置
JP2008034487A (ja) 発光装置
JP4877239B2 (ja) 発光装置の製造方法
JP5102652B2 (ja) 発光装置
JP2009177095A (ja) 発光装置
JP5010199B2 (ja) 発光装置
JP5390938B2 (ja) 発光装置
JP5351624B2 (ja) Ｌｅｄモジュール
JP2009177101A (ja) 発光装置
JP2009177099A (ja) 発光装置
JP2009010048A (ja) 発光装置
JP5102640B2 (ja) 発光装置
JP2009206186A (ja) 発光装置
JP5192667B2 (ja) 発光装置
JP2011009559A (ja) 発光装置
JP5475954B2 (ja) 発光装置
JP5102605B2 (ja) 発光装置およびその製造方法
JP2009158506A (ja) 発光装置
JP2009130294A (ja) 実装方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100811

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101022

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5102640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150