JP2009170936A

JP2009170936A - シリコン半導体基板の製造方法

Info

Publication number: JP2009170936A
Application number: JP2009103250A
Authority: JP
Inventors: Nobuyuki Morimoto; 信之森本; Hisashi Adachi; 尚志足立; Masakazu Sano; 正和佐野
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2009-04-21
Filing date: 2009-04-21
Publication date: 2009-07-30
Anticipated expiration: 2017-11-14
Also published as: JP4947445B2

Abstract

【課題】シリコン半導体基板上にシリコンエピタキシャル層を形成した後、短時間で基板内部にＩＧ効果の期待できる程度の微小欠陥を析出させることが可能なシリコン半導体基板の熱処理方法の提供。
【解決手段】シリコンエピタキシャル層を形成した後、非酸化性雰囲気で所要の昇温速度で１２００〜１２５０℃に急速加熱し、短時間保持後に、所要の降温速度で急速冷却することにより、基板内部に所要密度のＢＭＤを得られる。
【選択図】図１

Description

この発明は、シリコン半導体基板上にシリコンエピタキシャル層を形成したシリコン半導体基板の製造方法に係り、基板上にシリコンエピタキシャル層を形成したのち、非酸化性雰囲気内で急速加熱および急速冷却の高温短時間熱処理を施すことにより、効率よく基板内部にＩＧ効果の期待できる程度の微小欠陥を析出させるシリコン半導体基板の製造方法に関する。

シリコン半導体基板の製造工程において、金属不純物を半導体基板内部に取り込む方法として、ＩｎｔｒｉｎｓｉｃＧｅｔｔｅｒｉｎｇ（以後ＩＧと記載）法が知られており、これは、シリコン半導体基板内部の微小欠陥（ＢｕｌｋＭｉｃｒｏＤｅｆｅｃｔ、以後ＢＭＤと記載）を利用する方法である。

その具体的例として、例えば、予め酸化性雰囲気内で１１００℃以上の高温熱処理を施し、シリコン半導体基板の表層格子間酸素を外方拡散させ無欠陥層（ＤｅｎｕｄｅｄＺｏｎｅ、以後ＤＺ層と記載）を形成させたのち、低温処理にてシリコン半導体基板内部にＢＭＤを形成させたウェーハ（ＤＺ−ＩＧウェーハ）が、デバイス工程で適用されている。

また、シリコン半導体基板上にシリコンエピタキシャル層を成長させたエピタキシャルウェーハにもＩＧの適用がなされている。しかし、エピタキシャルウェーハは、その成膜プロセスにおいて高温熱処理を施すために、酸素析出核の縮小、消滅が起こる。従って、デバイスプロセス中において、ゲッタリングに必要な酸素析出物の密度およびサイズが確保できない。

上記問題を解決するために、いくつかの提案がなされている。例えば、引用文献１では、エピタキシャル層形成前に７００〜９００℃で４時間以上の低温熱処理を施し、予め酸素析出核を形成もしくは、成長させ、その後エピタキシャル成長を行う方法が提案されている。一方、引用文献２では、エピタキシャル層形成後に、６５０〜９００℃で４〜２０時間の熱処理を施し、酸素析出物を形成させる方法が提案されている。

特開平３−５０１８６公報特開昭６３−１９８３３４号公報

シリコン半導体基板上にシリコンエピタキシャル層を成長させる熱処理において、シリコン半導体基板の格子間酸素濃度が１１〜１７×１０^１７（ａｔｏｍｓ／ｃｍ^３）、比抵抗が０．０１〜１００（Ωｃｍ）のシリコンウェーハを、例えば図７に従来のエピタキシャル成長プロセスを示すように、１１５０℃程度で塩酸ガス導入によるウェーハ表面のクリーニングを行い、その後、１１００℃程度でエピタキシャル膜の成長を行う。

しかし、前記熱処理では、シリコン半導体基板内部のＢＭＤ成長が抑制され、ゲッタリングに必要なＢＭＤ密度およびサイズが確保できない。そのため、前記のエピタキシャル層形成前後に酸素析出物を形成あるいは成長させる手法が適用されている。

ところで、エピタキシャル層形成前の熱処理に関しては、エピタキシャル層の表面品質劣化が懸念される。また熱処理時間に関して、従来の方法では、いずれもエピタキシャル層形成前後に４時間以上の熱処理が必要となるため、生産性が低下する問題がある。

この発明は、シリコン半導体基板上にシリコンエピタキシャル層を形成した後、短時間で基板内部にＩＧ効果の期待できる程度の微小欠陥を析出させることが可能なシリコン半導体基板の熱処理方法の提供を目的とし、且つ前記熱処理方法を実施しながら生産性の向上を図ることが可能なシリコンエピタキシャル成長装置を用いた熱処理装置の提供を目的としている。

発明者は、シリコンエピタキシャル層を形成した後、短時間で基板内部にＩＧ効果の期待できる程度の微小欠陥を析出させることが可能なシリコン半導体基板の熱処理方法を目的に種々検討した結果、シリコンエピタキシャル層を形成した後、非酸化性雰囲気で１２００〜１３００℃に急速加熱し、短時間保持後に、所要の降温速度で急速冷却することにより、基板内部に所要密度のＢＭＤを得られることを知見し、この発明を完成した。

すなわち、この発明は、エピタキシャルウェーハにおいて、デバイスプロセス中に十分なＩＧ効果を得るための熱処理方法であり、例えばシリコン半導体基板の格子間酸素濃度が１１〜１７×１０^１７（ａｔｏｍｓ／ｃｍ^３）、比抵抗が０．０１〜１００（Ωｃｍ）のシリコンウェーハにシリコンエピタキシャル層を形成させたのち、例えば非酸化性雰囲気内で昇温速度１０〜１００℃／秒で１２００℃以上に昇温し、１２００〜１２５０℃の範囲内で５〜３００秒保持後、降温速度５０〜１００℃／秒で９００℃〜室温程度まで冷却することで、基板内部に１×１０^８（ｃｍ^−３）以上のＢＭＤを得ることができるシリコン半導体基板の熱処理方法である。

さらに、発明者は、マルチチャンバ構造を有するシリコンエピタキシャル成長可能な熱処理装置において、少なくとも１つのチャンバに前記記載の急速加熱および急速冷却可能な熱処理装置を具備することで、エピタキシャル層形成工程中に、上記の急速加熱および急速冷却の高温短時間熱処理を行うことにより、効率よく短時間で連続的に熱処理を行うことができることを知見し、この発明を完成した。

この発明は、シリコン半導体基板上にシリコンエピタキシャル層を形成したのち、非酸化性雰囲気内で急速加熱及び急速冷却の高温短時間熱処理を施すことにより、効率よく基板内部にＩＧ効果の期待できる程度の微小欠陥を析出させることができ、またマルチチャンバ構造を有するシリコンエピタキシャル成長可能な熱処理装置において、この急速加熱、急速冷却可能な熱処理装置を具備したチャンバを設けることにより、生産性の悪化を招くことなく、効率よくこの熱処理ができる。

この発明による熱処理方法のヒートパターン例を示すグラフである。この発明による熱処理装置の概要を示す上面説明図である。この発明による熱処理方法の熱処理温度依存性を示す、熱処理後のＢＭＤ密度のグラフである。この発明による熱処理方法の熱処理時間依存性を示す、熱処理後のＢＭＤ密度のグラフである。この発明による熱処理方法の降温速度依存性を示す、熱処理後のＢＭＤ密度のグラフであるこの発明による熱処理後のシリコンウェーハの断面説明図である。従来のエピタキシャル層成長プロセスのヒートパターンを示すグラフである。

この発明において、対象とするシリコン半導体基板は、その格子間酸素濃度が１１〜１７×１０^１７（ａｔｏｍｓ／ｃｍ^３）、比抵抗が０．０１〜１００（Ωｃｍ）の基板である。先の比抵抗値の範囲を対象とするのは、エピタキシャル成長プロセスで酸素析出物の成長抑制が顕著となるためであり、また、格子間酸素濃度の範囲に関してはシリコン半導体基板の格子間酸素濃度が１１×１０^１７（ａｔｏｍｓ／ｃｍ^３）未満では、基板内部のＢＭＤ密度が、１×１０^８（ｃｍ^−３）以下となりゲッタリング効率が低下し、また格子間酸素濃度が１７×１０^１７（ａｔｏｍｓ／ｃｍ^３）を越えると、ＢＭＤ密度が１×１０^１０（ｃｍ^−３）以上となり、基板の機械的強度が弱くなるためである。

以下に、この発明による熱処理方法を図１に基づいて説明する。この発明の熱処理方法における特徴である急速加熱および急速冷却の熱処理は、エピタキシャル成長プロセス終了後、例えば、非酸化性雰囲気内で昇温速度１０〜１００℃／秒で１２００℃以上に昇温し、１２００〜１２５０℃の範囲内で５〜６０秒保持後、降温速度５０〜１００℃／秒で冷却する。この熱処理の開始温度は、室温〜９００℃程度、また終了温度は９００℃〜室温の範囲内でよい。

この発明において、非酸化性雰囲気としては、Ｎ_２、Ａｒなどの不活性ガス雰囲気が望ましい。

また、急速加熱および急速冷却の熱処理条件としては、降温速度を１０℃／秒未満、または、保持時間を５秒未満、または、熱処理温度を１２００℃未満で行った場合、シリコン半導体基板にはＢＭＤの析出量が少なく十分なＩＧ効果が得られず、昇温速度、降温速度が２００℃／秒を超える場合、または、熱処理時間が３００秒を超える場合、または熱処理温度が１３００℃を超える場合、いずれの条件下でもシリコン半導体基板にスリップ転移が発生する問題があるため、前述の範囲が好ましい。なお、スリップの発生が防止できる基板保持治具や装置を用いることができる場合は、特に前記の昇温速度、降温速度の上限は不要である。

この発明において、熱処理はランプアニール炉で行うことが好ましく、生産性、効率の向上のため昇温速度は少なくとも１℃／秒以上とするが、その熱源であるランプの耐久性を低下させないため、また、熱処理時間に関して、６０秒以上ではＢＭＤの析出量に著しい変化がないことから、昇温速度１０〜１００℃／秒で１２００〜１２５０℃の範囲に昇温し、５〜６０秒保持した後、降温速度５０〜１００℃／秒で９００℃〜室温まで冷却する工程が特に好ましい。

次にこの発明におけるエピタキシャル成長装置を用いた熱処理装置に関して図２に基づいて説明する。図示の熱処理装置は、マルチチャンバ構造を有するシリコンエピタキシャル成長可能な熱処理装置において、少なくとも１つのチャンバに前記条件の急速加熱および急速冷却を実施可能な熱処理装置を具備しており、ここでは、この発明の急速加熱および急速冷却の熱処理は、シリコン半導体基板上にエピタキシャル層を形成するためのチャンバと隣接するチャンバにおいて連続的に熱処理を行う。

ハンドリングシステム１は、密閉されたハンドリング室２の中央に配置され、円形のハンドリング室２の外周部に配置されるロード室３で受け取ったシリコンウェーハ４を同様に円形のハンドリング室２の外周部に配置されるエピタキシャル形成室５，６に移送してエピタキシャル層を形成した後、隣接する急速加熱冷却室７で所定の急速加熱冷却の熱処理を行い、その後クーリングステーション８で室温まで冷却し、搬出室９より装置外へ出すよう構成されている。

この発明において、マルチチャンバ構造でない単一チャンバ構造の場合は、急速加熱冷却の熱処理を行う際、エピタキシャル成長後に急速加熱および急速冷却の熱処理を行うことになり、一枚当たりの熱処理時間が長く、生産性が悪くなる問題が生じる。従って、マルチチャンバ構造を有する熱処理炉を用いることで、生産性の悪化を招くことなく、効率的な熱処理が可能となる。

ＣＺ法により育成された面方位（１００）、格子間酸素濃度が１１〜１７×１０^１７（ａｔｏｍｓ／ｃｍ^３）、比抵抗が１（Ωｃｍ）以上の２００ｍｍ外径のシリコンウェーハに図１に示すごときヒートパターンの熱処理を施した。まず、シリコンウェーハ上にシリコンエピタキシャル層を形成したのち、室温まで冷却してからランプアニール炉にてアルゴン雰囲気内で、昇温速度５０℃／秒で１１５０〜１３００℃の種々温度に昇温後、６０秒保持したのち、降温速度１００℃／秒で６００℃まで冷却する熱処理を施した。その後、前記ウェーハの酸素析出物を成長させるため酸素雰囲気内で１０００℃、１６時間の熱処理を施した。

シリコンウェーハ内部のＢＭＤを観察するため、シリコンウェーハの断面をライトエッチ液にて２μｍエッチングを施し、その断面を光学顕微鏡でエッチピットとして密度をカウントした。その結果を図３に示す。この時のライトエッチ液の配合比は以下の通りである。
ＨＦ：ＨＮＯ_３：ＣｒＯ_３：Ｃｕ（ＮＯ_３）_２：Ｈ_２Ｏ：ＣＨ_３ＣＯＯＨ＝６０ｃｃ：３０ｃｃ：３０ｃｃ：２ｇ：６０ｃｃ：６０ｃｃ（応用物理，４５，１０５５（１９７６）高野幸男、牧道義参照）

図３より、シリコンウェーハ内部にＩＧ効果が期待できる程度のＢＭＤを得るためには、ランプアニール処理温度としては、１２００℃以上が必要であり、その時のＢＭＤ密度は４×１０^８〜５×１０^９（ｃｍ^−３）であることがわかる。一方、ランプアニール処理温度を１３００℃にした場合、ＢＭＤ密度に著しい変化はなく、かつシリコンウェーハの支持部からスリップ転位が発生していた。

また、シリコン半導体基板の格子間酸素濃度としては、１１〜１７×１０^１７（ａｔｏｍｓ／ｃｍ^３）の範囲のものが適用できることが確認できた。さらに、その時のシリコンウェーハ４断面は図６に示されるような構造となっており、表面からおよそ１００μｍの深さの範囲が無欠陥層１０であった。

（比較例１）
実施例１で使用したシリコンウェーハを用いて、エピタキシャル層成長プロセスを行った後、酸素析出物を成長させるために、酸素雰囲気内で１０００℃、１６時間の熱処理を施した。次いで実施例１と同様にＢＭＤを観察した結果、図３のｎｏｎＲＴＡ（ａｓＥｐｉ）に示すように、１．３×１０^７（ｃｍ^−３）以下となりＢＭＤの析出が少ないことが確認された。

ＣＺ法により育成された面方位（１００）、格子間酸素濃度が１１〜１７×１０^１７（ａｔｏｍｓ／ｃｍ^３）、比抵抗が１（Ωｃｍ）以上の２００ｍｍ外径のシリコンウェーハに図１に示すごときヒートパターンの熱処理を施した。まず、シリコンウェーハ上にシリコンエピタキシャル層を形成したのち、ランプアニール炉にてアルゴン雰囲気内で、昇温速度５０℃／秒で１１５０〜１３００℃の種々温度に昇温後、５秒、６０秒、１２０秒、３００秒保持したのち、降温速度１００℃／秒で６００℃まで冷却する熱処理を施した。その後、前記ウェーハの酸素析出物を成長させるため酸素雰囲気内で１０００℃、１６時間の熱処理を施した。次いで実施例１と同様にＢＭＤを観察した結果を図４に示す。

一方、前記シリコンエピタキシャル層を形成したウェーハをランプアニール炉にてアルゴン雰囲気内で、昇温速度５０℃／秒で１１５０〜１３００の種々温度に昇温後、６０秒保持したのち、降温速度１０℃／秒、５０℃／秒、１００℃／秒、２００℃／秒で６００℃まで冷却する熱処理を施した。その後、前記ウェーハの酸素析出物を成長させるため酸素雰囲気内で１０００℃、１６時間の熱処理を施した。次いで実施例１と同様にＢＭＤを観察した結果を図５に示す。

図４、５より、シリコン半導体基板の格子間酸素濃度が１１〜１７×１０^１７（ａｔｏｍｓ／ｃｍ^３）の範囲であり、急速加熱冷却の熱処理条件としては、１２００℃以上であり、かつ熱処理時間として５秒以上であればシリコン基板内部に１×１０^８〜８×１０^９（ｃｍ^−３）のＢＭＤが得られ、十分なＩＧ効果が期待できることが確認できた。また、６０秒以上の熱処理時間では、ＢＭＤ密度の著しい変化が見られなかった。

また、降温速度についても、１０℃／秒以上であれば１×１０^８〜５×１０^９（ｃｍ^−３）のＢＭＤが得られた。しかし１００℃／秒以上の降温速度では、ＢＭＤ密度の著しい変化はなく、またシリコンウェーハの支持部からスリップ転位が発生していた。

１ハンドリングシステム、
２ハンドリング室、
３ロード室、
４シリコンウェーハ
５，６エピタキシャル形成室、
７急速加熱冷却室、
８クーリングステーション、
９搬出室、
１０無欠陥層。

Claims

急速加熱および急速冷却の熱処理が可能な急速熱処理装置を設けた急速熱処理チャンバと、
格子間酸素濃度が１１〜１７×１０^１７（ａｔｏｍｓ／ｃｍ^３）、比抵抗が０．０１〜１００（Ωｃｍ）のシリコン半導体基板上にエピタキシャル層を形成するエピタキシャル形成チャンバと、が隣接して設けられたマルチチャンバ熱処理装置を用いるシリコン半導体基板の製造方法であって、
上記エピタキシャル形成チャンバにて、上記シリコン半導体基板上にエピタキシャル層を形成した後、
このエピタキシャル層を形成したシリコン半導体基板を急速熱処理チャンバに移送し、
この急速熱処理チャンバ内で非酸化性雰囲気で室温〜９００℃より昇温速度１０〜１００℃／秒で１２００〜１２５０℃の範囲に昇温し、この温度範囲に５〜６０秒保持した後、降温速度５０〜１００℃／秒で９００℃〜室温まで冷却することによって、上記シリコン半導体基板の内部に１×１０^８（ｃｍ^−３）以上のＢＭＤを得るシリコン半導体基板の製造方法。