JP2009169981A - 半導体装置およびクロック伝送方法 - Google Patents
半導体装置およびクロック伝送方法 Download PDFInfo
- Publication number
- JP2009169981A JP2009169981A JP2009110355A JP2009110355A JP2009169981A JP 2009169981 A JP2009169981 A JP 2009169981A JP 2009110355 A JP2009110355 A JP 2009110355A JP 2009110355 A JP2009110355 A JP 2009110355A JP 2009169981 A JP2009169981 A JP 2009169981A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock signal
- data processing
- semiconductor device
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】クロック生成手段21では、システムの動作の基準となるクロック信号の2倍の周波数の倍速クロック信号を生成する。データ処理手段22は、前記クロック信号の立ちあがりエッジおよび立下りエッジに同期して動作するフリップフロップを含む回路である。分周手段23では、前記倍速クロック信号を2分の1の周期に分周してデータ処理手段の内部で使用するクロック信号を生成する。
【選択図】図2
Description
Tfall=1+1+2+2+2+1=9[ns]
従って、クロックのデューティは、次のようになる。
=50[%]
以上のように、従来の半導体装置では、クロック配線の途中に挿入する複数の正転セルのうち、偶数段分の正転セルを反転セルに置き換えて、当該クロックのデューティを調整できるように構成して、デューティの最適化を図っている。
Tfall=1+1+2+1.5+1.5+1=8[ns]
従って、クロックのデューティは、次のようになる。
= 53[%]
以上のように、従来の半導体装置においては、全く同一のセルであっても、物理的配置の違いにより、rise遅延およびfall遅延が異なる場合があるため、クロック配線の途中に挿入する複数の正転セルのうち、偶数段分の正転セルを反転セルに置き換えて、当該クロックのデューティを調整しようとしても正しく調整できない。
図1は、本発明の実施の形態1に係る半導体装置の構成を示すブロック図である。図1に示す半導体装置は、クロック生成手段11と、クロック伝送専用セル12と、クロック伝送用配線13と、データ処理手段14とを備える。なお、図1において、半導体装置の構成要素のうち、本発明とは直接関係ない構成要素については省略している。
図2は、本発明の実施の形態2に係る半導体装置の構成を示すブロック図である。図2に示す半導体装置は、クロック生成手段21と、データ処理手段22と、分周手段23とを備える。なお、図2において、半導体装置の構成要素のうち本発明とは直接関係ない構成要素については省略している。
12 クロック伝送専用セル
13 クロック伝送用配線
14 データ処理手段
21 クロック生成手段
22 データ処理手段
23 分周手段
Claims (2)
- システムの動作の基準となるクロック信号の2倍の周波数のクロック信号(倍速クロック信号)を生成するクロック生成手段と、
前記クロック信号の立ちあがりエッジおよび立下りエッジに同期して動作するデータ処理手段とを備え、
前記データ処理手段は、
前記倍速クロック信号を2分の1の周期に分周する分周手段を含み、
前記分周手段によって前記倍速クロック信号を2分の1に分周した信号を前記クロック信号として使用する
ことを特徴とする半導体装置。 - システムの動作の基準となるクロック信号の2倍の周波数のクロック信号(倍速クロック信号)を生成し、
前記クロック信号の立ちあがりエッジおよび立下りエッジに同期して動作するデータ処理手段に対して前記倍速クロック信号を伝送し、
前記データ処理手段において前記倍速クロック信号を2分の1に分周した信号を前記クロック信号として使用する
ことを特徴とするクロック伝送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009110355A JP2009169981A (ja) | 2009-04-30 | 2009-04-30 | 半導体装置およびクロック伝送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009110355A JP2009169981A (ja) | 2009-04-30 | 2009-04-30 | 半導体装置およびクロック伝送方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003343301A Division JP2005108084A (ja) | 2003-10-01 | 2003-10-01 | 半導体装置およびクロック伝送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009169981A true JP2009169981A (ja) | 2009-07-30 |
Family
ID=40971002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009110355A Pending JP2009169981A (ja) | 2009-04-30 | 2009-04-30 | 半導体装置およびクロック伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009169981A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011104787A1 (ja) * | 2010-02-26 | 2011-09-01 | パナソニック株式会社 | 固体撮像装置および撮像装置 |
US8344783B2 (en) | 2010-02-25 | 2013-01-01 | SK Hynix Inc. | Delay circuit and method for delaying signal |
CN103714012A (zh) * | 2013-12-30 | 2014-04-09 | 龙芯中科技术有限公司 | 数据处理方法和装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1049488A (ja) * | 1996-05-28 | 1998-02-20 | Sun Microsyst Inc | 再同期ペナルティなしの発信元同期データ転送方法及び装置 |
JPH10171550A (ja) * | 1996-12-13 | 1998-06-26 | Nec Corp | クロック回路 |
JPH11298459A (ja) * | 1998-04-15 | 1999-10-29 | Hitachi Ltd | 高速伝送方式及び高速伝送装置 |
JP2001014058A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 半導体集積回路 |
JP2002176350A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 半導体集積回路および液晶駆動装置 |
-
2009
- 2009-04-30 JP JP2009110355A patent/JP2009169981A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1049488A (ja) * | 1996-05-28 | 1998-02-20 | Sun Microsyst Inc | 再同期ペナルティなしの発信元同期データ転送方法及び装置 |
JPH10171550A (ja) * | 1996-12-13 | 1998-06-26 | Nec Corp | クロック回路 |
JPH11298459A (ja) * | 1998-04-15 | 1999-10-29 | Hitachi Ltd | 高速伝送方式及び高速伝送装置 |
JP2001014058A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 半導体集積回路 |
JP2002176350A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 半導体集積回路および液晶駆動装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8344783B2 (en) | 2010-02-25 | 2013-01-01 | SK Hynix Inc. | Delay circuit and method for delaying signal |
WO2011104787A1 (ja) * | 2010-02-26 | 2011-09-01 | パナソニック株式会社 | 固体撮像装置および撮像装置 |
JP2011182095A (ja) * | 2010-02-26 | 2011-09-15 | Panasonic Corp | 固体撮像装置および撮像装置 |
CN102771114A (zh) * | 2010-02-26 | 2012-11-07 | 松下电器产业株式会社 | 固体摄像装置以及摄像装置 |
US8735796B2 (en) | 2010-02-26 | 2014-05-27 | Panasonic Corporation | Solid-state imaging device comprising an analog to digital converter with column comparison circuits, column counter circuits, first and second inverters, and buffers |
CN102771114B (zh) * | 2010-02-26 | 2015-07-22 | 松下电器产业株式会社 | 固体摄像装置以及摄像装置 |
CN103714012A (zh) * | 2013-12-30 | 2014-04-09 | 龙芯中科技术有限公司 | 数据处理方法和装置 |
CN103714012B (zh) * | 2013-12-30 | 2016-08-17 | 龙芯中科技术有限公司 | 数据处理方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030218490A1 (en) | Circuit and method for generating internal clock signal | |
US20150358004A1 (en) | D-type flip-flop and clock generating circuit | |
US7492205B2 (en) | Clock generator | |
JP5656179B2 (ja) | 複合データのレベルシフタおよびデスキュー装置 | |
JPH1127113A (ja) | 半導体集積回路 | |
JP2013009118A (ja) | 差動入力インターフェース回路、表示ドライバic、表示パネルモジュールおよび画像表示装置 | |
JP2009169981A (ja) | 半導体装置およびクロック伝送方法 | |
US8854093B2 (en) | Multi-phase clock generation circuit | |
US20150229327A1 (en) | Multiplexer | |
KR20160076214A (ko) | 반도체 장치 | |
TWI790088B (zh) | 處理器和計算系統 | |
US6388484B1 (en) | Clock control circuit | |
US8106798B2 (en) | Circuit and method for parallel to serial conversion | |
JP2005108084A (ja) | 半導体装置およびクロック伝送方法 | |
JP6127759B2 (ja) | 伝送回路および出力回路 | |
JP2009159296A (ja) | クロック信号生成装置及び方法 | |
JP4649064B2 (ja) | 出力回路 | |
US9698784B1 (en) | Level-sensitive two-phase single-wire latch controllers without contention | |
JP5378765B2 (ja) | データ転送システム | |
KR100853465B1 (ko) | 내부리드신호 생성회로와 이를 포함하는 반도체 메모리장치 | |
US7830282B2 (en) | Semiconductor device | |
JP2010112893A (ja) | ラッチ回路及びその制御方法 | |
TWI407451B (zh) | 半導體記憶裝置和其操作方法 | |
JP2008085519A (ja) | クロック制御回路および半導体集積回路 | |
JP2000353939A (ja) | クロック信号同期式フリップフロップ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110829 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |