JP2009163449A - 解析モデル作成技術および基板モデル作成技術 - Google Patents
解析モデル作成技術および基板モデル作成技術 Download PDFInfo
- Publication number
- JP2009163449A JP2009163449A JP2007341421A JP2007341421A JP2009163449A JP 2009163449 A JP2009163449 A JP 2009163449A JP 2007341421 A JP2007341421 A JP 2007341421A JP 2007341421 A JP2007341421 A JP 2007341421A JP 2009163449 A JP2009163449 A JP 2009163449A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- bypass capacitor
- wiring
- component
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/18—Chip packaging
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】提案する基板モデル作成プログラムによれば、LSI部品184のピンとビア186、187との間に設けられたバイパスコンデンサ185の近くに新たなバイパスコンデンサ188を追加した場合のシミュレーションを、バイパスコンデンサ特性のモデルを追加し、配線部分のエレメントの特性値に乗算または除算する係数パラメータの値を変更するだけで実行することができる。
【選択図】図20D
Description
特許文献1では、回路基板における電源ノイズを削減するために、バイパスコンデンサを回路ブロック内のノイズ源近くに追加する技術が示されている。
記基板モデル上のビア部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するステップと、を備える。
図1は、本発明の一実施形態に係る基板モデル作成システムの主要部を示すブロック図である。
図3の例は、導体と絶縁体を交互に重ねた積層構造を有する8層板を示している。このうち、1層目と8層目を表面層と呼び、後述の図9以降のフローチャートにおける部品ピンパッドや引き出し配線は、これら表面層に設けられる。
図4は、図1の部品モデル作成処理部4がユーザに提示するコンデンサ特性値設定画面の一例を示す図である。
ケース1は、バイパスコンデンサの引き出しビアがLSI部品の引き出しビアから独立しているケースである。ケース2は、LSI部品の引き出しビアの裏面に直接バイパスコンデンサの搭載パッドが設けられたケース(これを、「チップオンホール」と呼んだり、「パッドオンビア」と呼んだりする)である。
れたバイパスコンデンサをケース2として特定する。そして、その反対側の表面層のバイパスコンデンサの周辺に新たに、そのLSI部品のピンの引き出しビアのビアランドに部品搭載用のピンパッドを設けて新たなバイパスコンデンサを追加することができる場所を、周知の検索処理により見つけて、その場所にその新たなバイパスコンデンサを追加した場合のシミュレーションを、追加したバイパスコンデンサに対応するバイパスコンデンサ特性のモデルを追加することで実行している。なお、ケース2の方がケース1よりもノイズ発生源であるLSI部品のピンの近くにバイパスコンデンサが追加できるため、ノイズ削減効果は高いが、コストも高いため、ケース1の追加方法の方がケース2よりも使用頻度は高い。
ピンの周りがすいているか、または、ピン数が少ないLSI部品に対してケース3を適用する。ケース3では、LSI部品のピンとビアとの間に設置されたバイパスコンデンサをケース3として特定し、基板モデル上の対応する配線部分のエレメントの特性値を係数パラメータを埋め込む形で生成しておく。そして、そのバイパスコンデンサに並列に新たなバイパスコンデンサを追加した場合のシミュレーションを、追加したバイパスコンデンサに対応するバイパスコンデンサ特性のモデルを追加することと、その対応する配線部分のエレメントの特性値に埋め込んだ係数パラメータの値を調整することで実行している。ケース3では、LSI部品のピンに近い位置に新たなバイパスコンデンサを追加することになるため、ノイズの削減効果は高い。
基板モデル作成処理部2は、CADデータを読み込んで、図6の基板モデルファイル12を出力する。基板モデルファイル12は、電源/グランドプレーン部分のモデル13、配線部分のモデル14、ビア部分のモデル15を含んでいる。
が、ケース1以外のケースに分類されたビア部分や、どのケースにも分類されなかったビア部分については、係数パラメータが埋め込まれることなく、エレメントの値が指定される。
図7Aの基板モデルファイルのファイル名は“PCB.MOD”である。
このファイルの先頭から所定範囲にある複数行には、基板モデルが部品モデルとの接続に使用するノードが指定される。この場合、“IC001”、“IC002”がLSI部品の名称であり、“C002”、“C003”、“C004”がバイパスコンデンサの名称である。また、“PRM_C002”、“PRM_C003”、“PRM_C004”は、インダクタ(L)や抵抗(R)の値に除算される係数パラメータを示している。
図7Bの部品モデルファイルのファイル名は“PART.MOD”である。
このファイルの各行の先頭には“XC???@*”という形式の部品の呼び出しコマンドが記述される。部品がコンデンサの場合、“C???”の部分が例えば図4に示すコンデンサ特性値設定画面の「回路部品番号」に設定された値に対応する。“*”の部分は、そのコンデンサ特性値設定画面上で設定されたコンデンサの番号を示している。
図7Cのファイルの先頭部分の“.include”で始まる2行により、図7Aの基板モデルファイル“PCB.MOD”と図7Bの部品モデルファイル“PART.MOD”をインクルードすること、すなわち、組み合わせて使用することが指定されている。
図8AのステップS11でユーザにより、回路基板実装設計がCADソフトウェア(不図示)を用いて行われ、その作業結果として回路基板のCADデータ31が生成される。
また、ユーザは、ステップS13において、基板モデル作成処理部に起動指示を与えることによって基板モデル作成処理部を実行して、ステップS11の作業結果のCADデータ31から基板モデル33を生成する。また、ユーザは、続くステップS14で、基板モデル作成処理部をUIとして用いて、解析呼び出し部のモデル35を作成する。このモデル35中では、基板モデル33と部品モデル34とを組み合わせて使用すること等が指定される。そして、ステップS15において、SPICE(Simulation Program with Integrated Circuit Emphasis)等の既存の回路シミュレータを用いて回路シミュレーションが実行される。
図8BのステップS21〜S26の処理は、図8AのステップS11〜S16の処理と同様であり、説明を省略する。
図9のステップS101で、LSI部品の電源ピンまたはグランドピンから引き出された配線のリスト(以下、「引き出し配線リスト」ということがある)と、その引き出された配線に接続されるビアのリスト(以下、「引き出しビアリスト」ということがある)とが生成される。
続く、ステップS105では、配線部分のモデルが作成される。なお、上述のステップS103の処理結果として、ケース1またはケース3に分類された配線データに対応する配線部分についてはモデル作成時に係数パラメータの埋め込みが行われる。
、上述のステップS103の処理結果として、ケース1に分類されたビアデータに対応するビア部分についてはモデル作成時に係数パラメータの埋め込みが行われる。
部品データ41の各部品の部品ピンへのポインタは、部品ピンデータ42の各部品ピンをポイントしている。部品ピンデータ42のうちのLSI部品の電源ピンおよびグランドピン(これらのピンをまとめてVGピンと呼ぶことがある)と、バイパスコンデンサのVGピンには、後述する本実施形態の処理によって、「引き出し配線データへのポインタ」と、「引き出しビアデータへのポインタ」の項目が追加される。
合)、一連の処理を終了する。ステップS203で次の部品があると判定された場合(S203の判定結果がYesの場合)、ステップS204において、現在位置を次の部品に移動してステップS201に戻る。
ステップS209からステップS210に進んだ場合、LSI部品のピンに直接接続される配線(図12のピン51に直接接続する配線52−1のような配線)があるかどうかが判定される。
後述のステップS212からステップS210に進んだ場合、LSI部品のピンに接続された配線にさらに接続される配線(例えば、図12の配線52−1に対する配線52−
2、配線52−2に対する配線52−3)の有無がステップS210で判定される。
ステップS209から制御を渡されたステップS210において、LSI部品の電源ピンまたはグランドピンに直接接続される配線があると判定された場合(S210の判定結果がNoの場合)、ステップS211において、その配線を、LSI部品の電源ピンまたはグランドピンから引き出された配線(以下、「LSI部品の引き出し配線」という)と判定する。すなわち、現在位置のピンに対応する部品ピンデータ42中の部品ピンに対して、ステップS206で追加した「引き出し配線データへのポインタ」に、引き出し配線リスト43上の新たな引き出し配線用のアドレスが設定され、その引き出し配線に対して、「引き出し配線の個数」に、値「1」が設定され、「配線へのポインタ[1]」に、LSI部品の現在位置のピンに直接接続される配線データ45上のその配線のポインタが設定される。
直接ビアには接続されないので)そのビアをLSI部品のピンから引き出された配線に接続されたビア(以下では、「LSI部品の引き出しビア」という)と判定する。すなわち、現在位置のピンに対応する部品ピンデータ42中の部品ピンに対して、ステップS206で追加した「引き出しビアへのポインタ」に、引き出しビアリスト44上の新たな引き出しビア用のアドレスが設定され、その引き出しビアに対して、「引き出しビアの個数」に、値「1」が設定され、「ビアへのポインタ[1]]に、LSI部品の現在位置のピンの引き出し配線に接続されるビアデータ46上のそのビアのポインタが設定される。そして、制御はステップS216に渡される。
一方、ステップS216において、次の「部品ピンへのポインタ」がないと判定された場合、対象部品を次の部品に変更するために、ステップS203に戻る。
図13Aおよび図13Bは、バイパスコンデンサの電源ピンまたはグランドピンから引き出された配線のリスト、その引き出された配線に接続されるビアのリスト、および、バイパスコンデンサの電源ピンまたはグランドピンに直接接続されるビアのリストの生成処理のフローチャートである。このフローチャートは、図9のステップS102の処理を詳細に示すものである。
の電源ピンまたはグランドピンに直接接続されるビアに対するケース分類のフローチャートである。このフローチャートは、図9のステップS103の処理を詳細に示すものである。
、他のバイパスコンデンサのピンの引き出し配線であると判定された場合(S409の判定結果がYesの場合)、ステップS410において、それら現在位置および第2の現在位置のバイパスコンデンサ(現在位置)のピンの引き出し配線および引き出しビアが「ケース4」と判定され、図10の引き出し配線リスト43の対応するそれら引き出し配線の項目「ケース情報(図10では不図示)」の値が「初期値(いずれのケースでもない)」から「ケース4」に変更されるとともに、引き出しビアリスト44の対応するそれら引き出しビアの項目「ケース情報(図10では不図示)」の値が「初期値(いずれのケースでもない)」から「ケース4」に変更される。そして、(図14Aの)ステップS416に進む。
果がNoの場合)、ステップS415において、残りのバイパスコンデンサの引き出し配線や引き出しビアの「ケース情報(図10では不図示)」の値が「初期値(いずれのケースでもない)」から「ケース1」に変更される。そして、(図14Aの)ステップS416に進む。
一方、ステップS416において、次の「部品ピンへのポインタ」がないと判定された場合、対象部品を次の部品に変更するために、ステップS403に戻る。
図15は、配線部分のモデル作成と係数パラメータの埋め込み処理のフローチャートである。なお、CADデータ中の1つの配線データが、基板モデルの1まとまりのLCR特性(配線部分)となる。図12のように配線が折れ曲がっている場合は、配線データが3つに分かれるので、配線モデルのLCR特性のまとまりも3つに分かれる。
んだ例(SPICEネットリストの書式)を示した図である。
ステップS507に続くステップS508では、次の配線部分があるかどうかが判定される。ステップS508で次の配線部分がないと判定された場合(S508の判定結果がNoの場合)、一連の処理を終了する。
図17は、ビア部分のモデル作成と係数パラメータの埋め込み処理のフローチャートである。なお、CADデータ中のビアデータは、ビアの貫通している最初(片側の表面層)から最後(反対側の表面層)までが1つのデータで表される。しかし、CADデータ上では1つのビアでも、解析モデル上では、電源またはGNDプレーンに接続される部分を境に2つのまとまり(2つビア部分)に分かれる。
ステップS607に続くステップS608では、次のビア部分があるかどうかが判定される。ステップS608で次のビア部分がないと判定された場合(S608の判定結果がNoの場合)、一連の処理を終了する。
以上でフローチャートの説明を終わる。以下では、分類されたバイパスコンデンサの電源ピンまたはグランドピン4つのケース(ケース1、ケース2、ケース3、ケース4)について、図18A〜図21Cまでの各図面を参照して詳細に説明する。
図18Aでは、部品データ61中の「部品1」がLSI部品であり、部品ピンデータ62中の「部品ピン1」を電源ピンとして持ち、「部品ピン2」をグランドピンとして持つことが示されている。
ンパッド上に搭載されるLSI部品やバイパスコンデンサを省略している。
図18Bにおいて、プリント基板70上のLSI部品ピンパッド71、72が図18Aの部品ピンデータ62中の「部品ピン2」、「部品ピン1」に対応しており、配線75、76が図18Aの配線データ65中の「配線データ3」、「配線データ1」に対応しており、ビア79、80が図18Aのビアデータ66中の「ビアデータ3」、「ビアデータ2」に対応している。
図18Cにおいて、バイパスコンデンサ部品ピンパッド73から引き出された配線77のエレメントの値(L、Rの値)に対して値「1」をデフォルトとして指定した係数パラメータ(KL、KR)が乗算される形で埋め込まれている。また、バイパスコンデンサ部品ピンパッド74から引き出された配線78のエレメントの値(L、Rの値)に対して値「1」をデフォルトとして指定した係数パラメータ(KL、KR)が乗算される形で埋め込まれている。
図18Dにおいて、LSI部品86の周辺にあるLSI部品86の引き出しビア87、88から独立した引き出しビア90、91、(引き出し)配線92、93を持つ既存のバイパスコンデンサ94がケース1として特定されている。そして、そのバイパスコンデンサ94の周辺に新たにビア95、96と(引き出し)配線97、98と部品(バイパスコ
ンデンサ)搭載用のピンパッドを設けて新たなバイパスコンデンサ99を追加した場合のシミュレーションを、追加したバイパスコンデンサ99に対応するバイパスコンデンサ特性のモデルを追加することと、その対応する配線部分およびビア部分のエレメントの特性値に埋め込んだ係数パラメータの値を調整することで実行する。本実施形態では、既存のバイパスコンデンサの周辺に新たなバイパスコンデンサ設置した場合にどのようになるかを解析するだけである。解析により新たなバイパスコンデンサの設置が有効と判断された場合は、CADデータを編集してバイパスコンデンサを追加するが、その際、新たなバイパスコンデンサ用のスペースを確保するために、既存のバイパスコンデンサも含めて既存の部品や配線をつめる(再配置する)。
図18Eにおいて、図18Dで追加したバイパスコンデンサ99、(引き出し)配線97、98、およびビア95、96は、元からある独立したビア90、91、(引き出し)配線92、93、を持つバイパスコンデンサ94と並列接続の関係にあるため、(図18Eの場合)乗算する係数パラメータ(KL、KR)の値を調整することで、高精度のシミュレーション結果を得ることができる。
図19Aでは、部品データ111中の「部品1」がLSI部品であり、部品ピンデータ112中の「部品ピン1」を電源ピンとして持ち、「部品ピン2」をグランドピンとして持つことが示されている。
図19Bにおいて、プリント基板120上のLSI部品ピンパッド121、122が図19Aの部品ピンデータ112中の「部品ピン2」、「部品ピン1」に対応しており、配線125、126が図19Aの配線データ115中の「配線データ5」、「配線データ2」に対応しており、ビア129、130が図19Aのビアデータ66中の「ビアデータ5」、「ビアデータ3」に対応している。
図19Dは、ケース2と判定されたバイパスコンデンサの近くに新たなバイパスコンデンサを追加した場合を示した図である。
共有していないLSI引き出しビアが見つかるまで繰り返す。見つかった場合は、その電源LSI引き出しビアに隣接する(LSIのピン間隔と同じ距離にある)バイパスコンデンサの引き出しビアと共有していないグランドビアを探す。この一連の処理で見つかったLSI電源ビアとLSIグランドビアが、新たなバイパスコンデンサの設置場所になる。なお、「同じ電源のLSI引き出しビア」としているのは、通常このようにピン数の多いLSIの場合、1つのLSIに電圧の異なる複数の電源ピンが存在するからである。
図20Aでは、部品データ161中の「部品1」がLSI部品であり、部品ピンデータ162中の「部品ピン1」を電源ピンとして持ち、「部品ピン2」をグランドピンとして持つことが示されている。
ンパッド上に搭載されるLSI部品やバイパスコンデンサを省略している。
図20Bにおいて、プリント基板170上のLSI部品ピンパッド171、172が図20Aの部品ピンデータ162中の「部品ピン1」、「部品ピン2」に対応している。
図20Cにおいて、バイパスコンデンサ部品ピンパッド175から引き出された配線173、177のそれぞれのエレメントの値(L、Rの値)に対して値「1」をデフォルトとして指定した係数パラメータ(KL、KR)が乗算される形で埋め込まれている。また、バイパスコンデンサ部品ピンパッド176から引き出された配線174、178のそれぞれのエレメントの値(L、Rの値)に対して値「1」をデフォルトとして指定した係数パラメータ(KL、KR)が乗算される形で埋め込まれている。
図20Dにおいて、LSI部品184のそれぞれのピンと、ビア186、187との間に設置されたバイパスコンデンサ185がケース3として特定されている。そして、そのバイパスコンデンサ185に並列に新たなバイパスコンデンサ188を追加した場合のシミュレーションを、追加したバイパスコンデンサ188に対応するバイパスコンデンサ特性のモデルを追加することと、その対応する配線部分のエレメントの特性値に埋め込んだ係数パラメータの値を調整することで実行する。
図20Eにおいて、図20Dで追加したバイパスコンデンサ188は、元からあるバイパスコンデンサ185と並列接続の関係にあるため、(図20Eの場合)乗算する係数パラメータ(KL、KR)の値を調整することで、高精度のシミュレーション結果を得ることができる。
図21Aでは、部品データ201中の「部品1」がバイパスコンデンサであり、部品ピンデータ202中の「部品ピン1」を電源ピンとして持ち、「部品ピン2」をグランドピンとして持つことが示されている。
図21Bにおいて、プリント基板210のバイパスコンデンサ部品ピンパッド211、215の組は図21Aの部品ピンデータ202中の「部品ピン2」、「部品ピン4」の組に対応しており、バイパスコンデンサ部品ピンパッド212、216の組は図21Aの部品ピンデータ202中の「部品ピン1」、「部品ピン3」の組に対応している。また、配線213、217の組は図21Aの配線データ205中の「配線データ5」、「配線データ6」の組に対応しており、配線214、218の組は図21Aの配線データ205中の「配線データ2」、「配線データ3」の組に対応している。ビア219、220は、図21Aのビアデータ206中の「ビアデータ5」、「ビアデータ3」に対応している。
図21Cにおいて、バイパスコンデンサ部品ピンパッド211、215から引き出された配線213、217のエレメントの値(L、Rの値)は、係数パラメータを埋め込むことなく基板モデル上に設定される。また、バイパスコンデンサ部品ピンパッド212、216から引き出された配線214、218のエレメントの値(L、Rの値)は、係数パラメータを埋め込むことなく基板モデル上に設定される。
図23は、バイパスコンデンサを追加したが、従来のように基板モデルを係数パラメータを埋め込まずに生成したため、基板モデル上の対応する配線部分のL、Rの値が追加前の値のままである基板モデルの例を示した図である。
また、図25は、本実施形態の方法により、バイパスコンデンサの追加に伴って、対応する配線部分に予め埋め込んでおいた係数パラメータの値を調整して回路シミュレーションを行なった場合の解析結果を示した図である。
また、図22、図24、図25のグラフにおいて破線がそれぞれの方法でノイズ対策を実施した場合の解析結果を示している。
に対し、配線部分に、バイパスコンデンサの追加前のL、Rの値を用いた図24のグラフの破線は、所望とする帯域でインピーダンスの値がほとんど抑えられていない。そして、破線の形状も図22のグラフの破線とは異なっている。短時間の作業でバイパスコンデンサを追加したシミュレーションを実行できたが、その解析結果の精度が短時間での作業を象徴するように低いものとなっている。
本実施形態の処理のためのプログラムやデータは、コンピュータ250の記憶装置251からコンピュータ250のメモリにロードして実行することも、可搬型記憶媒体253からコンピュータ250のメモリにロードして実行することも、また、外部記憶装置254からネットワーク255を介してコンピュータ250のメモリにロードして実行することも可能である。
(付記1) 回路基板のCADデータから回路シミュレーションに使用する解析モデルを作成する処理をコンピュータに実行させる解析モデル作成プログラムにおいて、
前記解析モデルを作成する際に、バイパスコンデンサの引き出し部分を判断するステップと、
バイパスコンデンサの引き出し部分のモデルに係数パラメータを追加するステップと、を前記コンピュータに実行させることを特徴とする解析モデル作成プログラム。
(付記2) 回路基板のCADデータから回路シミュレーションに使用する解析モデルを作成する処理をコンピュータに実行させる解析モデル作成プログラムにおいて、
ノイズ対策としてバイパスコンデンサを追加した状態を解析するために、解析モデルを呼び出す際に、バイパスコンデンサの引き出し部分に追加した係数パラメータを変更するステップと、
追加するバイパスコンデンサの特性に応じて、部品モデルの関連部分を追加または変更するステップと、を前記コンピュータに実行させることを特徴とする解析モデル作成プログラム。
(付記3) バイパスコンデンサの引き出し方法を分類するステップと、
その方法の違いにより、異なる係数パラメータを追加するステップとを備えることを特徴とする付記1または2記載の解析モデル作成プログラム。
(付記4) 回路基板のCADデータから回路シミュレーションに使用する基板モデルを作成する処理をコンピュータに実行させる基板モデル作成プログラムにおいて、
前記CADデータ中の部品情報を参照して、LSI部品およびバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線およびビアのリストを生成するステップと、
生成された配線およびビアのリストを参照して、対象とするバイパスコンデンサのピンから引き出された配線が、他のバイパスコンデンサのピンから引き出された配線とは共有されず、かつ、そのバイパスコンデンサのピンから引き出された配線がLSI部品のピンから引き出された配線と共有される場合に、そのバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線に対応する前記基板モデル上の配線部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するステップと、を前記コンピュータに実行させることを特徴とする基板モデル作成プログラム。
(付記5) 利用者によって選択された、バイパスコンデンサを追加する、係数パラメー
タを埋め込まれた、既存のバイパスコンデンサと同一のノードの組を有する前記追加のバイパスコンデンサの呼び出しコマンドを、部品の特性を記述する部品モデル中に追加する部品モデル変更ステップと、
前記既存のバイパスコンデンサのノードを有する基板モデル上のエレメントの特性値に対し、乗算または除算される係数パラメータの値を、追加するバイパスコンデンサの数などに応じた値に変更する係数パラメータ値変更ステップと、を備えることを特徴とする付記1記載の基板モデル作成プログラム。
(付記6) 回路基板のCADデータから回路シミュレーションに使用する基板モデルを作成する処理をコンピュータに実行させる基板モデル作成プログラムにおいて、
前記CADデータ中の部品情報を参照して、LSI部品およびバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線およびビアのリストを生成するステップと、
生成された配線およびビアのリストを参照して、対象とするバイパスコンデンサのピンから引き出された配線が、他のバイパスコンデンサのピンから引き出された配線とは共有されず、かつ、そのバイパスコンデンサのピンから引き出された配線がLSI部品のピンから引き出された配線と共有されず、かつ、そのバイパスコンデンサのピンから引き出されたビアがLSI部品のピンから引き出されたビアと共有されない場合に、
そのバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線に対応する前記基板モデル上の配線部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するとともに、
そのバイパスコンデンサの電源ピンまたはグランドピンから引き出されたビアに対応する前記基板モデル上のビア部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するステップと、を前記コンピュータに実行させることを特徴とする基板モデル作成プログラム。
(付記7) バイパスコンデンサを追加する、係数パラメータを埋め込まれた、既存のバイパスコンデンサと同一のノードの組を有する前記追加のバイパスコンデンサの呼び出しコマンドを、部品の特性を記述する部品モデル中に追加する部品モデル変更ステップと、
前記既存のバイパスコンデンサに関連する配線部分およびビア部分のエレメントの特性値に対して乗算または除算される係数パラメータの値を、追加するバイパスコンデンサの数などに応じた値に変更する係数パラメータ値変更ステップと、を備えることを特徴とする付記6記載の基板モデル作成プログラム。
(付記8) 回路基板のCADデータから回路シミュレーションに使用する解析モデルを作成する処理をコンピュータが実行する解析モデル作成方法において、
前記解析モデルを作成する際に、バイパスコンデンサの引き出し部分を判断するステップと、
バイパスコンデンサの引き出し部分のモデルに係数パラメータを追加するステップと、を備えることを特徴とする解析モデル作成方法。
(付記9) 回路基板のCADデータから回路シミュレーションに使用する解析モデルを作成する処理をコンピュータが実行する解析モデル作成方法において、
ノイズ対策としてバイパスコンデンサを追加した状態を解析するために、解析モデルを呼び出す際に、バイパスコンデンサの引き出し部分に追加した係数パラメータを変更するステップと、
追加するバイパスコンデンサの特性に応じて、部品モデルの関連部分を追加または変更するステップと、を備えることを特徴とする解析モデル作成方法。
(付記10) バイパスコンデンサの引き出し方法を分類するステップと、
その方法の違いにより、異なる係数パラメータを追加するステップとを備えることを特徴とする付記8または9記載の解析モデル作成方法。
(付記11) 回路基板のCADデータから回路シミュレーションに使用する基板モデルを作成する処理をコンピュータが実行する基板モデル作成方法において、
前記CADデータ中の部品情報を参照して、LSI部品およびバイパスコンデンサの電
源ピンまたはグランドピンから引き出された配線およびビアのリストを生成するステップと、
生成された配線およびビアのリストを参照して、対象とするバイパスコンデンサのピンから引き出された配線が、他のバイパスコンデンサのピンから引き出された配線とは共有されず、かつ、そのバイパスコンデンサのピンから引き出された配線がLSI部品のピンから引き出された配線と共有される場合に、そのバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線に対応する前記基板モデル上の配線部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するステップと、を備えることを特徴とする基板モデル作成方法。
(付記12) 利用者によって選択された、バイパスコンデンサを追加する、係数パラメータを埋め込まれた、既存のバイパスコンデンサと同一のノードの組を有する前記追加のバイパスコンデンサの呼び出しコマンドを、部品の特性を記述する部品モデル中に追加する部品モデル変更ステップと、
前記既存のバイパスコンデンサのノードを有する基板モデル上のエレメントの特性値に対し、乗算または除算される係数パラメータの値を、追加するバイパスコンデンサの数などに応じた値に変更する係数パラメータ値変更ステップと、を備えることを特徴とする付記11記載の基板モデル作成方法。
(付記13) 回路基板のCADデータから回路シミュレーションに使用する基板モデルを作成する処理をコンピュータが実行する基板モデル作成方法において、
前記CADデータ中の部品情報を参照して、LSI部品およびバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線およびビアのリストを生成するステップと、
生成された配線およびビアのリストを参照して、対象とするバイパスコンデンサのピンから引き出された配線が、他のバイパスコンデンサのピンから引き出された配線とは共有されず、かつ、そのバイパスコンデンサのピンから引き出された配線がLSI部品のピンから引き出された配線と共有されず、かつ、そのバイパスコンデンサのピンから引き出されたビアがLSI部品のピンから引き出されたビアと共有されない場合に、
そのバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線に対応する前記基板モデル上の配線部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するとともに、
そのバイパスコンデンサの電源ピンまたはグランドピンから引き出されたビアに対応する前記基板モデル上のビア部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するステップと、を備えることを特徴とする基板モデル作成方法。
(付記14) バイパスコンデンサを追加する、係数パラメータを埋め込まれた、既存のバイパスコンデンサと同一のノードの組を有する前記追加のバイパスコンデンサの呼び出しコマンドを、部品の特性を記述する部品モデル中に追加する部品モデル変更ステップと、
前記既存のバイパスコンデンサに関連する配線部分およびビア部分のエレメントの特性値に対して乗算または除算される係数パラメータの値を、追加するバイパスコンデンサの数などに応じた値に変更する係数パラメータ値変更ステップと、を備えることを特徴とする付記13記載の基板モデル作成方法。
(付記15) 回路基板のCADデータから回路シミュレーションに使用する基板モデルを作成する処理を実行する基板モデル作成装置において、
前記CADデータ中の部品情報を参照して、LSI部品の電源ピンまたはグランドピンから引き出された配線およびビアのリストを、前記CADデータ中の配線データおよびビアデータにリンクする形で生成するステップと、
前記CADデータ中の部品情報を参照して、バイパスコンデンサの電源ピンまたはグランドピンから引き出された配線およびビアのリストを、前記CADデータ中の配線データおよびビアデータにリンクする形で生成するステップと、
生成された配線およびビアのリストを参照して、対象とするバイパスコンデンサのピンから引き出された配線が、他のバイパスコンデンサのピンから引き出された配線とは共有されず、かつ、そのバイパスコンデンサのピンから引き出された配線がLSI部品のピンから引き出された配線と共有される場合に、そのバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線に対応する前記基板モデル上の配線部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成する配線部分モデル生成部と、を備えることを特徴とする基板モデル作成装置。
(付記16) バイパスコンデンサを追加したい既存の係数パラメータを埋め込んだバイパスコンデンサを利用者に選択可能とさせる選択操作部と、
部品の特性を記述する部品モデル中に、前記既存のバイパスコンデンサと同一のノードの組を有する追加のバイパスコンデンサの呼び出しコマンドを追加する部品モデル変更部と、
前記既存のバイパスコンデンサのノードを有する基板モデル上のエレメントの特性値に対し、乗算または除算される係数パラメータの値を、追加するバイパスコンデンサの数などに応じた値に変更する係数パラメータ値変更部と、を備えることを特徴とする付記15記載の基板モデル作成装置。
(付記17) 回路基板のCADデータから回路シミュレーションに使用する基板モデルを作成する処理を実行する基板モデル作成装置において、
前記CADデータ中の部品情報を参照して、LSI部品の電源ピンまたはグランドピンから引き出された配線およびビアのリストを、前記CADデータ中の配線データおよびビアデータにリンクする形で生成するステップと、
前記CADデータ中の部品情報を参照して、バイパスコンデンサの電源ピンまたはグランドピンから引き出された配線およびビアのリストを、前記CADデータ中の配線データおよびビアデータにリンクする形で生成するステップと、
生成された配線およびビアのリストを参照して、対象とするバイパスコンデンサのピンから引き出された配線が、他のバイパスコンデンサのピンから引き出された配線とは共有されず、かつ、そのバイパスコンデンサのピンから引き出された配線がLSI部品のピンから引き出された配線と共有されず、かつ、そのバイパスコンデンサのピンから引き出されたビアがLSI部品のピンから引き出されたビアと共有されない場合に、
そのバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線に対応する前記基板モデル上の配線部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するとともに、
そのバイパスコンデンサの電源ピンまたはグランドピンから引き出されたビアに対応する前記基板モデル上のビア部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成する配線/ビア部分モデル生成部と、を備えることを特徴とする基板モデル作成装置。
(付記18) バイパスコンデンサを追加したい既存の係数パラメータを埋め込んだバイパスコンデンサを利用者に選択可能とさせる選択操作部と、
部品の特性を記述する部品モデル中に、前記既存のバイパスコンデンサと同一のノードの組を有する追加のバイパスコンデンサの呼び出しコマンドを追加する部品モデル変更部と、
前記既存のバイパスコンデンサに関連する配線部分およびビア部分のエレメントの特性値に対して乗算または除算される係数パラメータの値を、追加するバイパスコンデンサの数などに応じた値に変更する係数パラメータ値変更部と、を備えることを特徴とする付記17記載の基板モデル作成装置。
2 基板モデル作成処理部
3、33 基板モデル
4 部品モデル作成処理部
5、34 部品モデル
7、35 解析呼び出し部のモデル
11 解析呼び出し部のモデルファイル
12 基板モデルファイル
13 電源/グランドプレーン部分のモデル
14 配線部分のモデル
15 ビア部分のモデル
21 部品モデルファイル
22 LSI特性のモデル
23、24、38 バイパスコンデンサ特性のモデル
32 部品特性データ
36 解析結果
41、61、111、161、201 部品データ
42、62、112、162、202 部品ピンデータ
43、63、113、163、203 引き出し配線リスト
44、64、114、164、204 引き出しビアリスト
45、65、115、165、205 配線データ
46、66、116、166、206 ビアデータ
51 LSI部品のピン
52、75、76、77、78、92、93、97、98、125、126、127、128、173、174、177、178、213、214、217、218、223、224 配線
53、79、80、81、82、87、88、90、91、95、96、129、130、131、132、139、140、143、144、179、180、186、187、219、220、225、226 ビア
70、120、170、210 プリント基板
71、72、121、122、123、124、171、172、221、222 LSI部品ピンパッド
73、74、133、134、175、176、211、212、215、216 バイパスコンデンサ部品ピンパッド
83、135、181、227 電源プレーン
84、136、182、228 グランドプレーン
86、138、184 LSI部品
94、99、141、145、185、188 バイパスコンデンサ
250 コンピュータ
251 記憶装置
253 可搬型記憶媒体
254 外部記憶装置
255 ネットワーク
Claims (5)
- 回路基板のCADデータから回路シミュレーションに使用する解析モデルを作成する処理をコンピュータに実行させる解析モデル作成プログラムにおいて、
前記解析モデルを作成する際に、バイパスコンデンサの引き出し部分を判断するステップと、
バイパスコンデンサの引き出し部分のモデルに係数パラメータを追加するステップと、を前記コンピュータに実行させることを特徴とする解析モデル作成プログラム。 - 回路基板のCADデータから回路シミュレーションに使用する解析モデルを作成する処理をコンピュータに実行させる解析モデル作成プログラムにおいて、
ノイズ対策としてバイパスコンデンサを追加した状態を解析するために、解析モデルを呼び出す際に、バイパスコンデンサの引き出し部分に追加した係数パラメータを変更するステップと、
追加するバイパスコンデンサの特性に応じて、部品モデルの関連部分を追加または変更するステップと、を前記コンピュータに実行させることを特徴とする解析モデル作成プログラム。 - バイパスコンデンサの引き出し方法を分類するステップと、
その方法の違いにより、異なる係数パラメータを追加するステップとを備えることを特徴とする請求項1または2記載の解析モデル作成プログラム。 - 回路基板のCADデータから回路シミュレーションに使用する基板モデルを作成する処理をコンピュータに実行させる基板モデル作成プログラムにおいて、
前記CADデータ中の部品情報を参照して、LSI部品およびバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線およびビアのリストを生成するステップと、
生成された配線およびビアのリストを参照して、対象とするバイパスコンデンサのピンから引き出された配線が、他のバイパスコンデンサのピンから引き出された配線とは共有されず、かつ、そのバイパスコンデンサのピンから引き出された配線がLSI部品のピンから引き出された配線と共有される場合に、そのバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線に対応する前記基板モデル上の配線部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するステップと、を前記コンピュータに実行させることを特徴とする基板モデル作成プログラム。 - 回路基板のCADデータから回路シミュレーションに使用する基板モデルを作成する処理をコンピュータに実行させる基板モデル作成プログラムにおいて、
前記CADデータ中の部品情報を参照して、LSI部品およびバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線およびビアのリストを生成するステップと、
生成された配線およびビアのリストを参照して、対象とするバイパスコンデンサのピンから引き出された配線が、他のバイパスコンデンサのピンから引き出された配線とは共有されず、かつ、そのバイパスコンデンサのピンから引き出された配線がLSI部品のピンから引き出された配線と共有されず、かつ、そのバイパスコンデンサのピンから引き出されたビアがLSI部品のピンから引き出されたビアと共有されない場合に、
そのバイパスコンデンサの電源ピンまたはグランドピンから引き出された配線に対応する前記基板モデル上の配線部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するとともに、
そのバイパスコンデンサの電源ピンまたはグランドピンから引き出されたビアに対応す
る前記基板モデル上のビア部分のエレメントを、そのエレメントの特性値に、係数パラメータを乗算または除算する形で埋め込んで生成するステップと、を前記コンピュータに実行させることを特徴とする基板モデル作成プログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007341421A JP5029351B2 (ja) | 2007-12-28 | 2007-12-28 | 解析モデル作成技術および基板モデル作成技術 |
US12/193,867 US8042077B2 (en) | 2007-12-28 | 2008-08-19 | Technique for creating analysis model and technique for creating circuit board model |
CN2008101491541A CN101470768B (zh) | 2007-12-28 | 2008-09-12 | 电路板模型创建单元及其创建方法、分析模型创建方法 |
US13/226,747 US8104003B2 (en) | 2007-12-28 | 2011-09-07 | Technique for creating analysis model and technique for creating circuit board model |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007341421A JP5029351B2 (ja) | 2007-12-28 | 2007-12-28 | 解析モデル作成技術および基板モデル作成技術 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009163449A true JP2009163449A (ja) | 2009-07-23 |
JP5029351B2 JP5029351B2 (ja) | 2012-09-19 |
Family
ID=40800257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007341421A Expired - Fee Related JP5029351B2 (ja) | 2007-12-28 | 2007-12-28 | 解析モデル作成技術および基板モデル作成技術 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8042077B2 (ja) |
JP (1) | JP5029351B2 (ja) |
CN (1) | CN101470768B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5125768B2 (ja) * | 2008-05-29 | 2013-01-23 | 富士通株式会社 | 電源網解析装置、電源網解析方法及び電源網解析プログラム |
WO2010067415A1 (ja) * | 2008-12-09 | 2010-06-17 | 富士通株式会社 | 解析装置、解析方法及び解析プログラム |
CN102053205A (zh) * | 2009-10-29 | 2011-05-11 | 鸿富锦精密工业(深圳)有限公司 | 接地引脚检测系统及方法 |
JP5664649B2 (ja) * | 2010-06-03 | 2015-02-04 | 株式会社村田製作所 | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
JP5471872B2 (ja) * | 2010-06-18 | 2014-04-16 | 富士通株式会社 | 電源回路解析装置,電源回路解析プログラムおよび電源回路解析方法 |
US8407635B2 (en) * | 2011-01-31 | 2013-03-26 | Cadence Design Systems, Inc. | System and method for automatic extraction of power intent from custom analog/custom digital/mixed signal schematic designs |
TW201245993A (en) * | 2011-05-12 | 2012-11-16 | Hon Hai Prec Ind Co Ltd | System and method for detecting equivalent series inductance |
TW201248439A (en) * | 2011-05-18 | 2012-12-01 | Hon Hai Prec Ind Co Ltd | System and method for checking layout security of a printed circuit board |
US9687356B1 (en) * | 2011-10-07 | 2017-06-27 | Nuvasive, Inc. | Spinal fusion implants and related methods |
CN104616557B (zh) * | 2015-01-30 | 2017-05-17 | 南车株洲电力机车有限公司 | 一种轨道车辆模拟电路生成方法、系统及控制方法、系统 |
KR102400557B1 (ko) * | 2015-10-13 | 2022-05-20 | 삼성전자주식회사 | 알티에스(rts) 노이즈를 고려한 회로 설계 방법 및 시뮬레이션 방법 |
CN107798183B (zh) * | 2017-10-19 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种pcb设计中用于检查插件电容连接层面数的方法及系统 |
US10671792B2 (en) * | 2018-07-29 | 2020-06-02 | International Business Machines Corporation | Identifying and resolving issues with plated through vias in voltage divider regions |
CN109299534B (zh) * | 2018-09-20 | 2023-07-25 | 深圳市一博科技股份有限公司 | 一种印刷电路板的建模方法及装置 |
CN110113874B (zh) * | 2019-05-27 | 2020-07-07 | 杭州迪普科技股份有限公司 | Pcb元器件及其制作方法 |
CN113163607B (zh) * | 2021-04-25 | 2023-01-06 | 深圳市久宝科技有限公司 | 基于图像识别的微电子芯片节点处理方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004246503A (ja) * | 2003-02-12 | 2004-09-02 | Fujitsu Ltd | 回路基板のインピーダンスを計算する装置および方法 |
JP2006228252A (ja) * | 2002-06-27 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路の製造方法および可読記録媒体 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186497A (ja) | 1997-12-17 | 1999-07-09 | Toshiba Corp | 半導体集積回路装置 |
US6493853B1 (en) * | 1999-07-15 | 2002-12-10 | Texas Instruments Incorporated | Cell-based noise characterization and evaluation |
JP3789266B2 (ja) * | 1999-12-27 | 2006-06-21 | Necエレクトロニクス株式会社 | 半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体 |
US6675118B2 (en) * | 2001-03-19 | 2004-01-06 | Hewlett-Packard Development Company, L.P. | System and method of determining the noise sensitivity characterization for an unknown circuit |
JP3664392B2 (ja) | 2001-04-20 | 2005-06-22 | 株式会社Nec情報システムズ | 回路基板部品配置設計支援装置、支援方法およびプログラム |
US7139989B2 (en) | 2002-06-27 | 2006-11-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit designing apparatus, semiconductor integrated circuit designing method, semiconductor integrated circuit manufacturing method, and readable recording media |
JP2004258869A (ja) * | 2003-02-25 | 2004-09-16 | Denso Corp | 実装回路設計方法、実装回路設計システムおよび実装回路設計プログラム |
US6950997B2 (en) * | 2003-04-28 | 2005-09-27 | International Business Machines Corporation | Method and system for low noise integrated circuit design |
US6951002B2 (en) * | 2003-06-05 | 2005-09-27 | International Business Machines Corporation | Design techniques for analyzing integrated circuit device characteristics |
US7412683B2 (en) * | 2004-02-05 | 2008-08-12 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board design method, program therefor, recording medium storing the program recorded therein, printed wiring board design device using them and CAD system |
JPWO2005081142A1 (ja) * | 2004-02-20 | 2007-10-25 | 松下電器産業株式会社 | 素子配置チェック装置とプリント基板設計装置 |
JP4131475B2 (ja) * | 2004-11-12 | 2008-08-13 | 三菱電機株式会社 | 電子制御装置 |
-
2007
- 2007-12-28 JP JP2007341421A patent/JP5029351B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-19 US US12/193,867 patent/US8042077B2/en not_active Expired - Fee Related
- 2008-09-12 CN CN2008101491541A patent/CN101470768B/zh not_active Expired - Fee Related
-
2011
- 2011-09-07 US US13/226,747 patent/US8104003B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006228252A (ja) * | 2002-06-27 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路の製造方法および可読記録媒体 |
JP2004246503A (ja) * | 2003-02-12 | 2004-09-02 | Fujitsu Ltd | 回路基板のインピーダンスを計算する装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101470768A (zh) | 2009-07-01 |
CN101470768B (zh) | 2013-06-19 |
JP5029351B2 (ja) | 2012-09-19 |
US8104003B2 (en) | 2012-01-24 |
US20090172618A1 (en) | 2009-07-02 |
US8042077B2 (en) | 2011-10-18 |
US20110321000A1 (en) | 2011-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5029351B2 (ja) | 解析モデル作成技術および基板モデル作成技術 | |
KR101679920B1 (ko) | 집적 회로 설계 방법 및 장치 | |
US7370309B2 (en) | Method and computer program for detailed routing of an integrated circuit design with multiple routing rules and net constraints | |
US8860458B2 (en) | Integrated circuits with logic regions having input and output bypass paths for accessing registers | |
US7689964B2 (en) | System and method for routing connections | |
US8196075B1 (en) | Generation of input/output models | |
JP2022534441A (ja) | 自動回路生成 | |
JP2010218252A (ja) | 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法 | |
JP2006301837A (ja) | マクロ内配線を考慮したネットリストを用いて遅延計算を行う設計方法及びそのネットリストの作成プログラム | |
US7596771B2 (en) | Distributed element generator, method of generating distributed elements and an electronic design automation tool employing the same | |
US8504977B1 (en) | Electronic device and method for generating electrical rule file for circuit board | |
JP6488911B2 (ja) | 回路設計支援プログラム、回路設計支援方法、および情報処理装置 | |
JP4678027B2 (ja) | 集積回路装置の評価装置、評価方法及び評価プログラム | |
US8918749B2 (en) | Integrated circuit schematics having imbedded scaling information for generating a design instance | |
US20050197807A1 (en) | System and method for maintaining homogeneity between a model in a computer-aided modeling system and corresponding model documentation | |
US11036909B1 (en) | Method and apparatus for designing multi-board electrical and electronic circuits | |
JP2933605B1 (ja) | レイアウトデータの作成方法 | |
JP5059657B2 (ja) | マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム | |
JP2006171818A (ja) | クロストーク検証装置およびクロストーク検証方法 | |
US20150106042A1 (en) | Computer-readable medium storing analysis-support program, analysis support method, and analysis supporting device | |
JP3664954B2 (ja) | 遅延ライブラリ作成システムおよび記録媒体 | |
JP2015026309A (ja) | 回路基板モデル生成装置 | |
JP5516133B2 (ja) | 回路モデル生成装置 | |
JP2006011507A (ja) | 基板埋め込み部品のテストポイント設定方式 | |
JP2014149700A (ja) | シミュレーション装置およびシミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |