JP2004258869A - 実装回路設計方法、実装回路設計システムおよび実装回路設計プログラム - Google Patents

Abstract

【課題】ＩＣにバイパスコンデンサを設ける場合、その最適な容量値および最適な配置位置を容易に且つ精度良く決定する。
【解決手段】ＩＣ１の外部におけるバイパスコンデンサ４を介した電流経路（Ｐ１、Ｐ２）のインピーダンスと、ＩＣ１の電源端子２、３から見たＩＣ内部のインピーダンスとに基づいて、バイパスコンデンサ４の容量値および配置位置に対するＩＣ１の外部に流れるノイズ電流を計算し、その計算結果に基づいてバイパスコンデンサ４の容量値および配置位置を決定する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、実装されるＩＣに対しバイパスコンデンサを設ける場合の当該バイパスコンデンサの実装回路設計方法、実装回路設計システムおよび実装回路設計プログラムに関する。
【０００２】
【従来の技術】
特許文献１には、ＩＣにバイパスコンデンサを設けた回路を設計する方法が開示されている。この回路設計方法は、バイパスコンデンサの容量および配置場所を予め設定した後、当該コンデンサを含む電流経路におけるインピーダンス‐周波数特性に基づいて評価し、最適化されるまでこれを繰り返すようにしたものである。
【０００３】
【特許文献１】
特開２００１−１７５７０２号公報
【０００４】
【発明が解決しようとする課題】
プリント配線基板にＩＣを実装する場合、外部から電源パターンを通してＩＣに侵入するノイズおよびＩＣから電源パターンを通して外部に出力されるノイズを低減するため、ＩＣの電源端子間にバイパスコンデンサ（以下、コンデンサと称す）を設けている。
【０００５】
図５は、コンデンサの実装回路設計をする上で従来から用いられているノイズ解析モデルの一例を示している。図中、Ｚｃａｐ はＩＣ１の電源端子２、３間に接続されたコンデンサ４のインピーダンス、Ｚｐｃｂ はコンデンサ４から反ＩＣ１側を見た場合の電源パターン５、６間に接続された外部回路７のインピーダンス、Ｚｐｔｎｖ１ はＩＣ１の電源端子２からコンデンサ４に至る電源パターン５のインピーダンス、Ｚｐｔｎｇ１ はＩＣ１の電源端子３からコンデンサ４に至る電源パターン６のインピーダンス、Ｚｐｔｎｖ２ はコンデンサ４から外部回路７に至る電源パターン５のインピーダンス、Ｚｐｔｎｇ２ はコンデンサ４から外部回路７に至る電源パターン６のインピーダンスである。
【０００６】
このノイズ解析モデルを用いて計算すると、コンデンサ４の一端子から電源パターン５、外部回路７、電源パターン６を介してコンデンサ４の他端子に戻る電流経路Ｐ２のインピーダンスに対し、ＩＣ１の電源端子２から電源パターン５、コンデンサ４、電源パターン６を通ってＩＣ１の電源端子３に至る電流経路Ｐ１のインピーダンスを下げれば、ＩＣ１から外部回路７に流出するノイズ電流が低減するという結果が得られる。すなわち、従来から考えられていたように、コンデンサ４を極力ＩＣ１の近くに配置すればノイズ電流の低減効果が大きいことになる。
【０００７】
しかしながら、実際にプリント配線基板に実装してノイズ特性を測定してみると、必ずしもコンデンサ４をＩＣ１に近接配置すればよいという結果は得られない。これは、図５の等価回路で表されるノイズ解析モデルが、実回路を正確に表していないことに原因する。このため、これまでの実装回路設計者は、上記計算結果を一つの目安としながらも、最終的には経験的にコンデンサ４の容量値と配置位置とを設定して評価し、最適な評価結果が得られるまで設計と評価とを繰り返す手間のかかる作業が必要であった。
【０００８】
本発明は上記事情に鑑みてなされたもので、その目的は、実装されるＩＣに対しバイパスコンデンサを設ける場合、そのバイパスコンデンサの最適な容量値および最適な配置位置を容易に且つ精度良く決定できるバイパスコンデンサの実装回路設計方法、実装回路設計システムおよび実装回路設計プログラムを提供することにある。
【０００９】
【課題を解決するための手段】
請求項１に記載した手段は、実装回路設計において、従来から考慮されていたＩＣ外部におけるバイパスコンデンサを介した電流経路のインピーダンスに加え、新たにバイパスコンデンサが接続されるＩＣ端子から見たＩＣ内部のインピーダンスも考慮した点に特徴を有している。この実装回路設計方法によれば、例えばＩＣ内部で発生したノイズ電流の経路として、ＩＣ外部におけるバイパスコンデンサを介した経路に加え、ＩＣ内部のインピーダンスを介した経路が考慮される。
【００１０】
その結果、ＩＣ端子とバイパスコンデンサとの間のインピーダンスを下げて当該ＩＣとバイパスコンデンサとの間の電流経路にノイズ電流を還流させることが有効と考えられていた従来の設計思想に対し、本実装回路設計では、ＩＣ内部のインピーダンスを介した経路にノイズ電流を還流させることが有効であるという新たな設計思想が得られる。この実装回路設計方法によれば、実際の実装回路により近いノイズ電流を計算することができるので、ノイズ電流を低減する上で最適なバイパスコンデンサの容量値および配置位置を精度良く且つ何度も試行を繰り返すことなく決定することができる。
【００１１】
請求項２に記載した手段によれば、ＩＣの外部において主要な回路要素であるバイパスコンデンサのインピーダンス、ＩＣの外部接続回路のインピーダンスおよびこれらを繋ぐ配線のインピーダンスが考慮される。そして、これらのインピーダンスを用いれば、たとえ複雑な配置構成であっても一般化した等価回路として表すことができる。また、計算されるノイズ電流ひいてはバイパスコンデンサの容量値および配置位置について十分な精度を得ることができる。
【００１２】
請求項３に記載した手段によれば、最初にバイパスコンデンサのインピーダンス（端的には容量値）を設定し、ＩＣ内部のインピーダンスの値およびＩＣ端子とバイパスコンデンサとの間の配線距離をパラメータとして順に変えながら、ＩＣ内部にノイズ源を仮定したときのＩＣから外部接続回路に流れるノイズ電流の大きさを計算する。この計算は、上記各インピーダンスに基づく電圧・電流方程式を解析的に解いたり、あるいは数値計算を行えばよい。
【００１３】
一旦計算しておけば、その後上記特定のバイパスコンデンサを用いる限り再計算する必要はなく、計算結果に実際のＩＣ内部のインピーダンスの値を当てはめれば、ノイズ電流が最小となる配置位置を直ちに決定できる。また、必要に応じてバイパスコンデンサの容量値（インピーダンス）を変えて計算しておけば、バイパスコンデンサの容量値も決定することができる。
【００１４】
請求項４に記載した手段によれば、計算して得られたノイズ電流をノイズ電流特性図として表すので、実装回路設計者による上記当てはめ作業や評価が容易になり、作業効率を高められる。また、バイパスコンデンサの容量値も、各容量値に対して生成された複数のノイズ電流特性図を比較することにより容易に決定できる。
【００１５】
請求項５に記載した手段によれば、ノイズ電流特性図は、第１の軸をＩＣ内部のインピーダンスとし、第２の軸をバイパスコンデンサの配置位置とし、第３の軸をノイズ電流の大きさとして三次元表示され、あるいは色彩または階調表現を用いて二次元表示されるので、実装回路設計者にとって非常に見易く、設計効率を高められる。
【００１６】
請求項６に記載した手段によれば、最初にＩＣ内部のインピーダンスを設定し、バイパスコンデンサのインピーダンスの値（容量値）およびＩＣ端子とバイパスコンデンサとの間の配線距離をパラメータとして順に変えながら、ＩＣ内部にノイズ源を仮定したときのＩＣから外部接続回路に流れるノイズ電流の大きさを計算する。
【００１７】
この方法によっても、一旦計算しておけば、その後上記特定のＩＣを用いる限り再計算する必要はなく、計算結果に実際のバイパスコンデンサのインピーダンスの値を当てはめれば、ノイズ電流が最小となるバイパスコンデンサの配置位置を直ちに決定できる。また、計算結果に実際のバイパスコンデンサの配置位置を当てはめれば、ノイズ電流に応じたバイパスコンデンサの容量値を直ちに決定できる。さらに、必要に応じてＩＣ内部のインピーダンスを変えて計算しておけば、種々のＩＣに対して次々に適用でき、作業効率が一層向上する。なお、計算して得られたノイズ電流をノイズ電流特性図として表しても良い。
【００１８】
請求項７に記載した手段によれば、ＩＣ内部のインピーダンスに、ボンディングワイヤとリードフレームのインピーダンスを含めるので、より精度の高い設計が可能となる。
【００１９】
請求項８に記載した手段によれば、ＩＣとバイパスコンデンサは、プリント配線基板に実装されている。このような形態は最も一般的と考えられ、広く実装回路設計に利用できる。
【００２０】
請求項９に記載した手段は、請求項１に記載した実装回路設計方法を具体化したシステムであって、データ入出力手段と演算手段とデータ蓄積手段とを備えたコンピュータを設計支援装置として用いることにより、実装回路設計の効率化、設計時間の短縮を図るものである。この場合、少なくともノイズ電流の計算段階までを行えばよい。得られた計算結果への実回路の当てはめ作業は、コンピュータに限らず実装回路設計者が行ってもよい。
【００２１】
請求項１０に記載した手段は、請求項２に記載した実装回路設計方法を具体化したシステムである。配線距離に対する配線パターンなどのインピーダンスのデータは、例えば回路接続データとしてデータ蓄積手段に格納されている。
【００２２】
請求項１１に記載した手段は、請求項３に記載した実装回路設計方法を具体化したシステムである。ＩＣ内部のインピーダンスの値およびＩＣ端子とバイパスコンデンサとの間の配線距離を順に変えながらのノイズ電流の計算は計算量が多くなるため、コンピュータを用いることにより実装回路設計の効率化、設計時間の短縮を図ることができる。
【００２３】
請求項１２、１３に記載した手段は、それぞれ請求項４、５に記載した実装回路設計方法を具体化したシステムである。生成されたノイズ電流特性図は、データ入出力手段（表示装置、印刷装置など）を介して出力される。
【００２４】
請求項１４に記載した手段によれば、演算手段は、ノイズ電流に関する計算結果に基づいて、ＩＣに入出力するノイズ電流が極力小さくなるようにバイパスコンデンサの容量値および配置位置を決定するので、実装回路設計の一層の効率化が図られる。
【００２５】
請求項１５、１６に記載した手段は、それぞれ請求項９、１４に記載した実装回路設計システムにおいて演算手段により用いられる実装回路設計プログラムである。
【００２６】
【発明の実施の形態】
以下、本発明の一実施形態について図１ないし図４を参照しながら説明する。
図２は、プリント配線基板の実装回路設計システムの概略的な構成を示している。この実装回路設計システムは、コンピュータ１１から構成されている。コンピュータ１１は、中央演算処理装置１２（演算手段に相当、以下演算装置１２と称す）、キーボードやＣＤ−ＲＯＭドライブ装置からなる入力装置１３（データ入出力手段に相当）、ＣＲＴなどの表示装置やカラープリンタなどの印刷装置からなる出力装置１４（データ入出力手段に相当）、およびメモリやハードディスク装置からなるデータ記憶装置１５（データ蓄積手段に相当）から構成されている。入力装置１３と出力装置１４には、ネットワークを介してデータの送受信を行う通信手段も含まれている。
【００２７】
演算装置１２は、予めメモリに記憶されている実装回路設計プログラムを実行することにより、プリント配線基板（図示せず）に搭載される複数のＩＣのそれぞれに対しノイズ電流を計算し、その計算結果に基づいてノイズ電流の低減に最適なバイパスコンデンサの容量値と配置位置とを決定するようになっている。データ記憶装置１５には、上記実装回路設計プログラムの実行に先立って、ＩＣに関する情報およびノイズ対策部品に関する情報がライブラリファイルとして記憶されるようになっている。なお、これらの情報として、例えば通信手段を通して入力したＣＡＤの設計データを利用することもできる。
【００２８】
図１は、実装回路設計で用いるノイズ解析モデルを示しており、図５と同一構成部分には同一符号を付している。プリント配線基板に実装されるＩＣ１の外部において、その電源端子２、３（ＩＣ端子に相当）には、それぞれ電源パターン５、６を通して電源電圧（例えば５Ｖ）が与えられるようになっている。ＩＣ１の近傍に位置して、電源パターン５、６間にはバイパスコンデンサ４（以下、コンデンサ４と称す）が接続されている。
【００２９】
外部回路７は、ＩＣ１の電源端子２、３に電源パターン５、６を通して接続されている回路を等価的に示したもので、電源回路、他の機能回路、他のＩＣ、当該ＩＣ１の他の電源端子などを表している。パターン５、６が電源パターンであることから、一般的には外部回路７は容量性を示している。図中のインピーダンスＺｃａｐ 、Ｚｐｃｂ 、Ｚｐｔｎｖ１ 、Ｚｐｔｎｇ１ 、Ｚｐｔｎｖ２ 、Ｚｐｔｎｇ２ は、「発明が解決しようとする課題」で説明した通りである。
【００３０】
本実装回路設計システムのノイズ解析モデルでは、ＩＣ１の電源端子２、３から見た当該ＩＣ１内部のインピーダンスも考慮されている。すなわち、電源端子２、３間には、ボンディングワイヤとリードフレームからなる配線８、９を介してバイパスコンデンサその他の内部回路１０が接続されている。図中のＺｉｎｔｖ１ 、Ｚｉｎｔｇ１ は、それぞれ配線８、９のインピーダンスであり、Ｚｉｎｔｃａｐは内部回路１０のインピーダンス（容量性）である。
【００３１】
また、ノイズ電流を計算する上で、電源端子２、３間にノイズ電流源１９（ノイズ源に相当）が接続されている。このノイズ電流源１９が出力するノイズ電流Ｊの周波数成分は、実際のＩＣ１から出力されるノイズ電流の周波数成分に近似している。このようにＩＣ１内部のインピーダンスを考慮すると、ノイズ電流源１９と内部回路１０とからなる新たな電流経路Ｐ０が現れる。
【００３２】
次に、図１に示すノイズ解析モデルに基づいてコンピュータ１１が実行する実装回路設計処理について説明する。
図３は、演算装置１２が実行する実装回路設計処理のフローチャートである。この実装回路設計処理は、容量値の異なる複数のコンデンサ４に対しそれぞれ図４に示すノイズ電流特性図を生成する特性計算処理ステップＳ１〜Ｓ７と、得られたノイズ電流特性図を用いてプリント配線基板上のＩＣごとにコンデンサ４の容量値と配置位置とを決定する特性適用処理ステップＳ８〜Ｓ１２とから構成されている。
【００３３】
まず、特性計算処理ステップについて説明する。
演算装置１２は、ステップＳ１で特性計算に必要なデータを入力装置１３から入力し、それに基づいてデータ記憶装置１５内にライブラリファイルを作成する。このライブラリファイルは、ＩＣ情報ファイル１６とノイズ対策部品情報ファイル１７とからなる。
【００３４】
ＩＣ情報ファイル１６には、プリント配線基板上に配置されるＩＣの品名、品番、ピン情報、電源端子２、３から見たＩＣ内部の回路定数、ＩＣ内で生じるノイズ電流の大きさと周波数成分などのデータが含まれている。ＩＣに複数の電源端子対が存在する場合には、各対ごとのデータが含まれている。これらのデータのうち回路定数については、上述した配線８、９および内部回路１０のそれぞれについて、ネットワークアナライザなどを用いて測定した容量成分、抵抗成分、インダクタンス成分の値で表されている。一方、ノイズ対策部品情報ファイル１７には、バイパスコンデンサ、リアクトル（図示せず）などのノイズ対策部品の種類、品番、形状、回路定数（容量成分、抵抗成分、インダクタンス成分の値）が含まれている。
【００３５】
ライブラリを生成した後、演算装置１２は、ステップＳ２でプリント配線基板上に実際に配置されたＩＣ相互の接続情報を入力装置１３から入力し、それに基づいて回路接続情報ファイル１８を作成する。この回路接続情報ファイル１８には、プリント配線基板上に配置されている各ＩＣについて、他回路（他の機能回路、他のＩＣ、当該ＩＣ１の他の電源端子）との接続情報すなわち各ＩＣから見た外部回路７の回路定数、配線パターンの単位長あたりの回路定数が含まれている。
【００３６】
演算装置１２は、ステップＳ３において、入力装置１３から入力された設定条件に従ってノイズ対策部品情報ファイル１７から１つのバイパスコンデンサ４を選択し、ステップＳ４において、図１に示したノイズ解析モデルを所定周波数について作成する。この周波数は、ＩＣ１の種類、機能などによって異なる。例えばクロック周波数が数ＭＨｚ〜数十ＭＨｚのマイコンの場合には、その主要な高調波が現れるＦＭ帯（７６ＭＨｚ〜９０ＭＨｚ）やＴＶ放送帯（９０ＭＨｚ〜１０８ＭＨｚ）などが用いられる。
【００３７】
この段階では、ノイズ解析モデルにおいて、ＩＣ１の内部回路１０のインピーダンスＺｉｎｔｃａｐ、電源パターン５のインピーダンスＺｐｔｎｖ１ 、Ｚｐｔｎｖ２ 、電源パターン６のインピーダンスＺｐｔｎｇ１ 、Ｚｐｔｎｇ２ は未定である。ノイズ電流源１９のノイズ電流Ｊ、ＩＣ１の配線８、９のインピーダンスＺｉｎｔｖ１ 、Ｚｉｎｔｇ１ 、外部回路７のインピーダンスＺｐｃｂ およびＩＣ１と外部回路７との配線距離は標準的な値に設定されている（これらは実装状態に応じて適宜設定すればよい）。
【００３８】
なお、解析に用いる周波数が予め定まっている場合には、ＩＣ情報ファイル１６、ノイズ対策部品情報ファイル１７および回路接続情報ファイル１８に含まれる回路定数データを、当該周波数におけるインピーダンスデータとしてもよい。この場合には、ＩＣ情報ファイル１６にはＩＣ内部のインピーダンスのデータが含まれ、ノイズ対策部品情報ファイル１７にはコンデンサのインピーダンスのデータが含まれ、回路接続情報ファイル１８には外部回路のインピーダンスのデータおよびＩＣとコンデンサとの間の配線距離に対する配線インピーダンスのデータが含まれる。
【００３９】
その後、演算装置１２は、ステップＳ５において、ＩＣ１から外部回路７に流れるノイズ電流、具体的にはコンデンサ４から外部回路７に至る電源パターン５のインピーダンスＺｐｔｎｖ２ に流れるノイズ電流を計算する。このとき、ＩＣ１の内部インピーダンスＺｉｎｔｃａｐおよびＩＣ１とコンデンサ４との間のインピーダンスをパラメータとして順に変えながら、電圧・電流方程式の解析解にインピーダンス値を代入したり、あるいは数値計算を行う。計算が終了すると、ステップＳ６に移行してノイズ電流特性図を作成し、それを出力装置４に画面表示するとともに印刷する。
【００４０】
図４は、周波数が９６ＭＨｚのときのノイズ電流特性図の一例を示している。横軸（第１の軸に相当）はＩＣ１の内部インピーダンスＺｉｎｔｃａｐ［Ω］を示し、縦軸（第２の軸に相当）はＩＣ１の電源端子２からコンデンサ４に至る電源パターン５のインピーダンスＺｐｔｎｖ１ ［Ω］を示している。ノイズ電流の大きさの違いは、図において３ｄＢごとに仕切られた各領域Ａ１〜Ａ１１で表されている。すなわち、ノイズ電流は、図の右上の領域Ａ１が最も大きく、左下側の領域Ａ２、Ａ３、…にいくほど順に小さくなり、図の左端の領域Ａ１１が最小となっている。実際の画面表示では、カラー表示されている。図中にやや右下がりで引かれた最小値指示ラインＢは、各インピーダンスＺｉｎｔｃａｐに対し、ノイズ電流が最小となるインピーダンスＺｐｔｎｖ１ を示している。
【００４１】
１つのコンデンサ４を用いた場合の計算が修了すると、演算装置１２は、ステップＳ７において、上述した設定条件に従って他の容量を持つコンデンサ４についても計算するか否かを判断する。ここで、「ＹＥＳ」と判断すると、ステップＳ３に移行し、別の容量値を持つコンデンサ４を選択してノイズ電流特性図を作成する。また、「ＮＯ」と判断すると、特性計算処理ステップを終えて、次の特性適用処理ステップに進む。
【００４２】
特性適用処理ステップは、以下のように処理される。
演算装置１２は、ステップＳ８において、プリント配線基板に搭載されたＩＣ１を選択する。そして、データ記憶装置１５に記憶されたＩＣ情報ファイル１６の中から当該ＩＣ１の内部回路１０の回路定数を読み出し、９６ＭＨｚの周波数におけるインピーダンスＺｉｎｔｃａｐを計算する。続いて、ステップＳ９において、コンデンサ４の容量値を予め標準値として決められた値に設定する。そして、ステップＳ１０において、この容量値を持つコンデンサ４についてのノイズ電流特性図に対し、当該ＩＣ１の内部インピーダンスＺｉｎｔｃａｐを当てはめ、そのときの最小値指示ラインＢに対応したインピーダンスＺｐｔｎｖ１ を得る。このインピーダンスＺｐｔｎｖ１ は、ＩＣ１とコンデンサ４との間の配線距離と等価なため、ノイズ電流が最小となるコンデンサ４の配置位置を一義的に決定できる。
【００４３】
その後、演算装置１２は、ステップＳ１１において、ノイズ電流の絶対的な値が設計仕様値を満たしているかについて判断する。ここで、満たしていない（ＮＯ）と判断するとステップＳ９に移行し、コンデンサ４の容量値を現在の値（標準値）から所定値だけ増やして再度ステップＳ１０以降の処理が行われる。一方、ステップＳ１１においてノイズ電流値が設計仕様値を満たしている（ＹＥＳ）と判断するとステップＳ１２に移行し、プリント配線基板に搭載された全てのＩＣについて処理が終了したか否かを判断する。終了した場合には「ＹＥＳ」と判断して特性適用処理ステップを終了し、終了していない場合には「ＮＯ」と判断してステップＳ８に戻り、次のＩＣ１を選択して処理を続行する。
【００４４】
ところで、図４に示すノイズ電流特性図は、従来から行われてきた設計方法により得られるものとは異なる特性を示している。従来は、コンデンサ４をＩＣ１に近づけて配置するほど、図１に示す電流経路Ｐ１のインピーダンスが下がり、電流経路Ｐ２に流れるノイズ電流が低減すると考えられていた。つまり、コンデンサ４の最適な配置位置は、ＩＣ１の直近ということになる。
【００４５】
これに対し、図４に示すノイズ電流特性図においては、例えばＩＣ１の内部インピーダンスＺｉｎｔｃａｐが１［Ω］の場合に着目すると、ノイズ電流が最小となる最小値指示ラインＢの配線インピーダンスＺｐｔｎｖ１ は７［Ω］となっている。これは、ＩＣ１の直近部分（Ｚｐｔｎｖ１ ＝０［Ω］）が領域Ａ６に含まれているのに対し、Ｚｐｔｎｖ１ ＝７［Ω］付近がそれよりもノイズ電流の３ｄＢ小さい領域Ａ７に含まれていることからも明らかとなる。
【００４６】
また、別の例としてＩＣ１の内部インピーダンスＺｉｎｔｃａｐが３［Ω］の場合に着目しても、ノイズ電流が最小となる配置位置はＩＣ１の直近部分ではなく、ＩＣ１とコンデンサ４との配線距離が配線インピーダンスＺｐｔｎｖ１ ＝５［Ω］に相当する距離となる位置であることが分かる。この結果に基づいて実際のプリント配線基板を用いて実測したところ、コンデンサ４をＩＣ１の直近に配置した場合に比べて２．４ｄＢのノイズの低減が確認できた。
【００４７】
このような結果は、ＩＣ１の外部回路のインピーダンスに加え内部回路１０のインピーダンスを考慮したノイズ解析モデルを用いたことにより得られるものである。当該モデルによれば、図１に示すようにＩＣ１の内部にインピーダンスＺｉｎｔｃａｐを還流する電流経路Ｐ０が形成され、この内部の電流経路Ｐ０と上記外部の電流経路Ｐ１、Ｐ２との関係によりノイズ電流が定まる。ここで、電流経路Ｐ２のインピーダンスに対し電流経路Ｐ１のインピーダンスを下げることは必要である。しかし、下げ過ぎると、電流経路Ｐ０のインピーダンスが電流経路Ｐ１のインピーダンスに対し相対的に高くなり、本来電流経路Ｐ０を還流させるべきノイズ電流が、インピーダンスの低い電流経路Ｐ１（ＩＣ１の外部）に流れ出る量が多くなってしまう。
【００４８】
つまり、ノイズ電流はインピーダンスの低い電流経路に流れ易いため、電流経路Ｐ１のインピーダンスを下げ過ぎるとＩＣ１の外部にノイズ電流が流れ出易くなり、電流経路Ｐ１のインピーダンスを上げ過ぎるとノイズ電流が電流経路Ｐ２に流れ易くなる。図４に示すノイズ電流特性図において、最小値指示ラインＢがＩＣ１の直近でもなく遠方でもなく、その中間的な位置を示しているのはこのためである。
【００４９】
以上説明したように、本実施形態の実装回路設計システムは、従来から考慮されていたＩＣ１の外部におけるコンデンサ４を介した電流経路のインピーダンスに加え、コンデンサ４が接続されるＩＣ１の電源端子２、３から見た内部回路１０のインピーダンスＺｉｎｔｃａｐも考慮したノイズ解析モデルを用いた点に特徴を有している。これにより、ＩＣ１の内部で発生したノイズ電流の経路として、ＩＣ１の外部における電流経路Ｐ１、Ｐ２と、ＩＣ１の内部の電流経路Ｐ０とが考慮されることになる。
【００５０】
その結果、ＩＣ１の電源端子２、３とコンデンサ４との間のインピーダンスＺｐｔｎｖ１ 、Ｚｐｔｎｇ１を下げて電流経路Ｐ１にノイズ電流を還流させることが有効と考えられていた従来の設計思想に対し、本実装回路設計方法では、ＩＣ１の内部インピーダンスＺｉｎｔｃａｐを介した電流経路Ｐ０にノイズ電流を還流させることが有効であるという新たな設計思想が得られる。
【００５１】
この実装回路設計によれば、実際の実装回路により近いノイズ電流を計算することができるので、ノイズ電流を低減する上でコンデンサ４の最適な容量値および最適な配置位置を精度良く且つ何度も試行を繰り返すことなく決定することができる。なお、ＩＣ１から外部回路７に流れるノイズ電流が低減すれば、外部からＩＣ１内部に侵入するノイズ電流も低減すると考えられる。この点についてより正確に評価するならば、ノイズ電流源を外部に設けて上述した設計方法を適用すればよい。
【００５２】
ノイズ電流の計算には、ＩＣ１の外部にあってはコンデンサ４のインピーダンスＺｃａｐ 、ＩＣ１の外部回路７のインピーダンスＺｐｃｂ およびこれらを繋ぐ配線のインピーダンスＺｐｔｎｖ１ 、Ｚｐｔｎｇ１ 、Ｚｐｔｎｖ２ 、Ｚｐｔｎｇ２ が考慮され、ＩＣ１の内部にあっては内部回路１０のインピーダンスＺｉｎｔｃａｐが考慮される。これらのインピーダンスを用いれば、たとえ複雑な配置構成であっても一般化した等価回路として表すことができる。従って、計算されるノイズ電流ひいてはコンデンサ４の容量値および配置位置について十分な精度を得ることができる。
【００５３】
ノイズ電流の計算は、実装回路設計の効率化、設計時間の短縮を図るためにコンピュータ１１を用いている。ノイズ電流の値は、特定のコンデンサ４のインピーダンスＺｃａｐ に対し、ＩＣ１の内部インピーダンスＺｉｎｔｃａｐおよびＩＣ１とコンデンサ４との間の配線インピーダンスＺｐｔｎｖ１ の値をパラメータとしたノイズ電流特性図として出力されるので、実装回路設計者による作業や評価が容易になる。また、ノイズ電流特性図は、ノイズ電流の大きさが色彩の段階的変化により二次元表示されるので、実装回路設計者にとって非常に見易く、設計効率を高められる。
【００５４】
ノイズ電流を一旦計算しておけば、その後当該コンデンサ４を用いる限り再計算する必要はなく、計算結果に実際のＩＣ１の内部インピーダンスＺｉｎｔｃａｐを当てはめれば、ノイズ電流が最小となる配置位置を直ちに決定できる。また、複数種類のコンデンサ４について予めノイズ電流を計算しノイズ電流特性図を作成したので、ノイズ電流の絶対的な値を評価しながらコンデンサ４の配置位置のみならず容量値も決定することができる。
【００５５】
ＩＣ１内部のインピーダンスには、ボンディングワイヤとリードフレームの配線８、９のインピーダンスＺｉｎｔｖ１ 、Ｚｉｎｔｇ１ まで考慮されているため、より精度の高い設計が可能となる。
【００５６】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
ノイズ電流特性図は、カラー表示に替えて階調表現を用いて表してもよい。また、第１の軸をＩＣ１の内部インピーダンスＺｉｎｔｃａｐとし、第２の軸をＩＣ１とコンデンサ４との間の配線インピーダンスＺｐｔｎｖ１ とし、第３の軸をノイズ電流の大きさとする三次元表示により表してもよい。
ノイズ電流の計算およびノイズ電流特性図の作成において、ＩＣ１とコンデンサ４との間のインピーダンスＺｐｔｎｖ１ に替えて、ＩＣ１とコンデンサ４との間の配線距離を用いても良い。
【００５７】
ＩＣ１の内部インピーダンスＺｉｎｔｃａｐを設定し、コンデンサ４のインピーダンスＺｃａｐ およびＩＣ１とコンデンサ４との間の配線インピーダンスＺｐｔｎｖ１ をパラメータとして順に変えながらノイズ電流の大きさを計算してもよい。この場合のノイズ電流特性図は、第１の軸をコンデンサ４のインピーダンスＺｃａｐ とし、第２の軸をＩＣ１とコンデンサ４との間の配線インピーダンスＺｐｔｎｖ１ とし、ノイズ電流の大きさを第３の軸、色彩の変化または階調表現を用いて表せばよい。これにより、バイパスコンデンサの容量値および配置位置を決定できる。
【００５８】
特性適用処理ステップは、ノイズ電流特性図に対して、予め測定されているＩＣ１の内部インピーダンスＺｉｎｔｃａｐを当てはめるだけの比較的容易な作業であるため、実装回路設計者が行っても良い。
上述した実装回路設計方法は、ＩＣ１の電源端子２、３のみならず、基準電圧端子、電圧入出力端子などにも適用できる。
ボンディングワイヤとリードフレームからなる配線８、９のインピーダンスＺｉｎｔｖ１ 、Ｚｉｎｔｇ１ は、設計精度などから必要に応じて考慮すればよい。
【図面の簡単な説明】
【図１】本発明の一実施形態である実装回路設計で用いるノイズ解析モデルを表す図
【図２】実装回路設計システムの概略的な構成図
【図３】実装回路設計処理を示すフローチャート
【図４】ノイズ電流特性図
【図５】従来技術を示す図１相当図
【符号の説明】
１はＩＣ、２、３は電源端子（ＩＣ端子）、４はバイパスコンデンサ、７は外部回路（外部接続回路）、１９はノイズ電流源（ノイズ源）、１１はコンピュータ（実装回路設計システム）、１２は中央演算処理装置（演算手段）、１３は入力装置（データ入出力手段）、１４は出力装置（データ入出力手段）、１５はデータ記憶装置（データ蓄積手段）である。

Claims (16)

1. 実装されるＩＣに対しバイパスコンデンサを設ける場合の当該バイパスコンデンサの実装回路設計方法において、
   前記ＩＣの外部における前記バイパスコンデンサを介した電流経路のインピーダンスと、前記バイパスコンデンサが接続されるＩＣ端子から見た前記ＩＣ内部のインピーダンスとに基づいて、前記バイパスコンデンサの容量値および配置位置に対する前記ＩＣの外部に流れるノイズ電流を計算し、その計算結果に基づいて前記バイパスコンデンサの容量値および配置位置を決定することを特徴とする実装回路設計方法。
2. 前記ＩＣの外部において、少なくとも、前記ＩＣ端子から前記バイパスコンデンサに至る回路のインピーダンスと、前記バイパスコンデンサのインピーダンスと、前記バイパスコンデンサから前記ＩＣの外部接続回路側を見た場合のインピーダンスとを考慮して、前記ノイズ電流を計算することを特徴とする請求項１記載の実装回路設計方法。
3. 前記バイパスコンデンサのインピーダンスを特定し、前記ＩＣ内部のインピーダンスの値および前記ＩＣ端子と前記バイパスコンデンサとの間の配線距離を順に変えながら、前記ＩＣ内部にノイズ源を仮定したときの前記ＩＣからその外部接続回路に流れるノイズ電流の大きさを計算し、その計算結果と実際のＩＣ内部のインピーダンスとに基づいて当該ＩＣに対するバイパスコンデンサの配置位置を決定することを特徴とする請求項２記載の実装回路設計方法。
4. 前記計算して得られたノイズ電流を表したノイズ電流特性図を作成することを特徴とする請求項３記載の実装回路設計方法。
5. 前記ノイズ電流特性図は、第１の軸を前記ＩＣ内部のインピーダンスとし、第２の軸を前記ＩＣ端子と前記バイパスコンデンサとの間のインピーダンスまたは配線距離とし、前記ノイズ電流の大きさを第３の軸、色彩の変化または階調表現を用いて表したものであることを特徴とする請求項４記載の実装回路設計方法。
6. 前記ＩＣ内部のインピーダンスを特定し、前記バイパスコンデンサのインピーダンスの値および前記ＩＣ端子と前記バイパスコンデンサとの間の配線距離を順に変えながら、前記ＩＣ内部にノイズ源を仮定したときの前記ＩＣからその外部接続回路に流れるノイズ電流の大きさを計算し、その計算結果と実際のバイパスコンデンサのインピーダンスとに基づいて前記ＩＣに対するバイパスコンデンサの容量値または配置位置を決定することを特徴とする請求項２記載の実装回路設計方法。
7. 前記ＩＣ内部のインピーダンスに、ボンディングワイヤとリードフレームのインピーダンスを含めることを特徴とする請求項１ないし６の何れかに記載の実装回路設計方法。
8. 前記ＩＣとバイパスコンデンサは、プリント配線基板に実装されていることを特徴とする請求項１ないし７の何れかに記載の実装回路設計方法。
9. データ入出力手段と演算手段とデータ蓄積手段とを備え、実装されるＩＣに対しバイパスコンデンサを設ける場合の当該バイパスコンデンサの実装回路設計を行う実装回路設計システムにおいて、
   前記演算手段は、前記ＩＣの外部における前記バイパスコンデンサを介した電流経路のインピーダンスと、前記バイパスコンデンサが接続されるＩＣ端子から見た前記ＩＣ内部のインピーダンスとに基づいて、前記バイパスコンデンサの容量値および配置位置に対する前記ＩＣの外部に流れるノイズ電流を計算することを特徴とする実装回路設計システム。
10. 前記データ蓄積手段には、前記ＩＣ端子と前記バイパスコンデンサとの間の配線距離に対する前記ＩＣ端子から前記バイパスコンデンサに至る回路のインピーダンスのデータと、前記バイパスコンデンサのインピーダンスのデータと、前記ＩＣ端子と前記バイパスコンデンサとの間の配線距離に対する前記バイパスコンデンサから前記ＩＣの外部接続回路側を見た場合のインピーダンスのデータと、前記ＩＣ内部のインピーダンスのデータとが格納されており、
    前記演算手段は、少なくともこれら格納されたデータを用いて前記ノイズ電流を計算することを特徴とする請求項９記載の実装回路設計システム。
11. 前記演算手段は、前記バイパスコンデンサのインピーダンスが設定された下で、前記ＩＣ内部のインピーダンスおよび前記ＩＣ端子と前記バイパスコンデンサとの間の配線距離を順に変えながら、前記データ蓄積手段の格納データを用いて、前記ＩＣ内部にノイズ源を仮定したときの前記ＩＣから前記外部接続回路に流れるノイズ電流の大きさを計算することを特徴とする請求項１０記載の実装回路設計システム。
12. 前記演算手段は、前記計算して得られたノイズ電流を表したノイズ電流特性図を作成することを特徴とする請求項１１記載の実装回路設計システム。
13. 前記データ入出力手段は、第１の軸を前記ＩＣ内部のインピーダンスとし、第２の軸を前記ＩＣ端子と前記バイパスコンデンサとの間のインピーダンスまたは配線距離とし、前記ノイズ電流の大きさを第３の軸、色彩の変化または階調表現を用いて表したノイズ電流特性図を出力することを特徴とする請求項１２記載の実装回路設計システム。
14. 前記演算手段は、前記ノイズ電流に関する計算結果に基づいて、当該ＩＣに対するバイパスコンデンサの容量値および配置位置を決定することを特徴とする請求項９ないし１３の何れかに記載の実装回路設計システム。
15. コンピュータを用いて、実装されるＩＣに対しバイパスコンデンサを設ける場合の当該バイパスコンデンサに関する実装回路設計を実行する実装回路設計プログラムにおいて、
    前記ＩＣの外部における前記バイパスコンデンサを介した電流経路のインピーダンスのデータと、前記バイパスコンデンサが接続されるＩＣ端子から見た前記ＩＣ内部のインピーダンスのデータとを入力するステップと、
    これら入力したインピーダンスのデータに基づいて、前記バイパスコンデンサの容量値および配置位置に対する前記ＩＣの外部に流れるノイズ電流を計算するステップとから構成されていることを特徴とする実装回路設計プログラム。
16. 前記ノイズ電流を計算する計算ステップの後に、その計算結果に基づいて前記バイパスコンデンサの容量値および配置位置を決定するステップを設けたことを特徴とする請求項１５記載の実装回路設計プログラム。

Images