JP2009158599A - 配線基板及びその製造方法、並びに実装構造体 - Google Patents
配線基板及びその製造方法、並びに実装構造体 Download PDFInfo
- Publication number
- JP2009158599A JP2009158599A JP2007332911A JP2007332911A JP2009158599A JP 2009158599 A JP2009158599 A JP 2009158599A JP 2007332911 A JP2007332911 A JP 2007332911A JP 2007332911 A JP2007332911 A JP 2007332911A JP 2009158599 A JP2009158599 A JP 2009158599A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- via conductor
- film
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【解決手段】絶縁層7と、絶縁層7を貫通するとともに絶縁層7の表面から一部が突出し、絶縁層7の表面と平行な方向の深さに凹部Dを有するビア導体10と、絶縁層7の表面から凹部Dの内壁面にかけて形成され、ビア導体10と接続される金属層13と、を備えたことを特徴とする配線基板2。
【選択図】図2
Description
2 配線基板
3 バンプ
4 半導体素子
5 コア基板
6 導電層
6a 信号線路
6b グランド層
7 絶縁層
7a 接着層
7b フィルム層
8 スルーホール導体
9 絶縁体
10 ビア導体
11 フィラー
12 金属膜
13 金属層
14 保護膜
15 密着膜
16 鍍金膜
S スルーホール
P 貫通孔
D 凹部
Claims (10)
- 絶縁層と、
前記絶縁層を貫通するとともに前記絶縁層の表面から一部が突出し、前記絶縁層の表面と平行な方向の深さに凹部を有するビア導体と、
前記絶縁層の表面から前記凹部の内壁面にかけて形成され、前記ビア導体と接続される金属層と、
を備えたことを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記凹部は、その内壁面が前記ビア導体の内部方向に凹んだ凹曲面であって連続して形成されていることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記凹部は、前記絶縁層の表面から突出した前記ビア導体の一部に形成されることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記金属層は、前記ビア導体の内部方向に向かって突出していることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記絶縁層上には、ニッケル又はクロムから成る金属膜が形成されており、
前記金属層は、前記金属膜を被覆していることを特徴とする配線基板。 - 請求項5に記載の配線基板において、
前記金属膜は、前記ビア導体の内部に向かって突出していることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記絶縁層は、樹脂層上にフィルム層を積層した構成であって、
前記樹脂層には、多数のフィラーが含有されており、
前記ビア導体と前記樹脂層との界面にて、前記フィラーの一部が、前記ビア導体に埋入していることを特徴とする配線基板。 - 請求項1乃至請求項7のいずれかに記載の配線基板と、前記配線基板にフリップチップ実装される半導体素子とを備えたことを特徴とする実装構造体。
- 絶縁層上に金属膜を有する基体を準備する工程と、
前記金属膜を貫通するとともに、前記絶縁層の上面の開口径が前記金属膜の開口径よりも大きな貫通孔を形成する工程と、
前記貫通孔にビア導体を形成する工程と、
前記ビア導体と前記金属膜との接触箇所に金属層を形成する工程と、
を備えたことを特徴とする配線基板の製造方法。 - 請求項9に記載の配線基板の製造方法において、
前記金属層は、前記ビア導体及び前記金属膜に熱を加えることによって、前記ビア導体を構成する材料及び前記金属膜を構成する材料が混合して形成されることを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332911A JP5127431B2 (ja) | 2007-12-25 | 2007-12-25 | 配線基板及びその製造方法、並びに実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332911A JP5127431B2 (ja) | 2007-12-25 | 2007-12-25 | 配線基板及びその製造方法、並びに実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158599A true JP2009158599A (ja) | 2009-07-16 |
JP5127431B2 JP5127431B2 (ja) | 2013-01-23 |
Family
ID=40962323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007332911A Expired - Fee Related JP5127431B2 (ja) | 2007-12-25 | 2007-12-25 | 配線基板及びその製造方法、並びに実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5127431B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012029622A1 (ja) * | 2010-08-31 | 2012-03-08 | 京セラ株式会社 | 配線基板およびその実装構造体 |
JP2012049408A (ja) * | 2010-08-30 | 2012-03-08 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
WO2014157342A1 (ja) * | 2013-03-27 | 2014-10-02 | 京セラ株式会社 | 配線基板およびこれを用いた実装構造体 |
KR20190017266A (ko) * | 2017-08-10 | 2019-02-20 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003133737A (ja) * | 2001-10-29 | 2003-05-09 | Kyocera Corp | 多層配線基板及びその製造方法 |
JP2003179351A (ja) * | 2001-12-11 | 2003-06-27 | Cmk Corp | ビルドアップ多層配線基板及びその製造方法 |
JP2003332739A (ja) * | 2002-05-14 | 2003-11-21 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
-
2007
- 2007-12-25 JP JP2007332911A patent/JP5127431B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003133737A (ja) * | 2001-10-29 | 2003-05-09 | Kyocera Corp | 多層配線基板及びその製造方法 |
JP2003179351A (ja) * | 2001-12-11 | 2003-06-27 | Cmk Corp | ビルドアップ多層配線基板及びその製造方法 |
JP2003332739A (ja) * | 2002-05-14 | 2003-11-21 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012049408A (ja) * | 2010-08-30 | 2012-03-08 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
US8802996B2 (en) | 2010-08-31 | 2014-08-12 | Kyocera Corporation | Wiring board and mounting structure thereof |
CN103069932A (zh) * | 2010-08-31 | 2013-04-24 | 京瓷株式会社 | 布线基板及其安装结构体 |
US20130153279A1 (en) * | 2010-08-31 | 2013-06-20 | Kyocera Corporation | Wiring board and mounting structure thereof |
JP5307298B2 (ja) * | 2010-08-31 | 2013-10-02 | 京セラ株式会社 | 配線基板およびその実装構造体 |
KR101376123B1 (ko) | 2010-08-31 | 2014-03-19 | 쿄세라 코포레이션 | 배선기판 및 그 실장 구조체 |
WO2012029622A1 (ja) * | 2010-08-31 | 2012-03-08 | 京セラ株式会社 | 配線基板およびその実装構造体 |
WO2014157342A1 (ja) * | 2013-03-27 | 2014-10-02 | 京セラ株式会社 | 配線基板およびこれを用いた実装構造体 |
JPWO2014157342A1 (ja) * | 2013-03-27 | 2017-02-16 | 京セラ株式会社 | 配線基板およびこれを用いた実装構造体 |
KR20190017266A (ko) * | 2017-08-10 | 2019-02-20 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
CN109390296A (zh) * | 2017-08-10 | 2019-02-26 | 三星电子株式会社 | 半导体封装件及其制造方法 |
KR102440119B1 (ko) * | 2017-08-10 | 2022-09-05 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
CN109390296B (zh) * | 2017-08-10 | 2023-11-14 | 三星电子株式会社 | 半导体封装件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5127431B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066192B2 (ja) | 配線基板及び実装構造体 | |
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
JP5153417B2 (ja) | 部品内蔵基板および実装構造体 | |
JPWO2008069055A1 (ja) | 配線基板およびそれを用いた半導体素子の実装構造体 | |
JP2011228676A (ja) | 配線基板およびその実装構造体 | |
US8284557B2 (en) | Circuit board, mounting structure, and method for manufacturing circuit board | |
JP5127431B2 (ja) | 配線基板及びその製造方法、並びに実装構造体 | |
JP2011049289A (ja) | 配線基板及びその製造方法 | |
JP2010161298A (ja) | 導電ペーストの充填方法及び多層基板の製造方法 | |
JP2009054689A (ja) | 配線基板、実装基板および実装構造体、並びに配線基板の製造方法 | |
JP7234049B2 (ja) | プリント配線基板 | |
JP4954120B2 (ja) | 配線基板および実装構造体 | |
TWI665772B (zh) | 配線基板 | |
JP3674662B2 (ja) | 配線基板の製造方法 | |
KR100758188B1 (ko) | 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기 | |
JP2010034260A (ja) | 配線基板及びその製造方法、並びに実装構造体 | |
JP5111132B2 (ja) | 配線基板の製造方法 | |
JP2002252436A (ja) | 両面積層板およびその製造方法 | |
JP5171226B2 (ja) | 配線基板の製造方法 | |
JP5207811B2 (ja) | 実装構造体および配線基板 | |
JP2008300382A (ja) | 配線基板の製造方法 | |
JP4912234B2 (ja) | 複合基板、配線基板および実装構造体 | |
JP4994257B2 (ja) | 配線基板及び実装構造体 | |
JP4429712B2 (ja) | 基板前駆体の製造方法 | |
KR100888562B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121030 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |