JP2009147880A - ４×４スイッチ - Google Patents

Abstract

【課題】順列出力が可能で、かつ、各信号経路間、ポート間の特性の均一性が得られる４×４スイッチを提供する。
【解決手段】２×２スイッチを５個用い、信号入力端子１_１〜１_４を接続する第１、第２の２×２スイッチ１２_１，１２_２と後段に配置する第３、第４の２×２スイッチ１２_３，１２_４との間を第１〜第４の伝送線路５_２１〜５_２４で接続し、第３、第４の２×２スイッチ１２_３，１２_４それぞれの一方の出力端子を第５の２×２スイッチ１２_５に、他方の出力端子を抵抗４_２５，４_２６を介して第５、第６の伝送線路５_２５，５_２６の一端に接続する。第３、第４の２×２スイッチ１２_３，１２_４の他方の出力端子および第５、第６の伝送線路５_２５，５_２６の他端を、信号出力端子２_１〜２_４に接続する。さらに、第５、第６の伝送線路５_２５，５_２６の他端と第１、第４の信号出力端子２_１，２_４との接続点に第１、第２のオープンスタブ５_３１，５_３２を接続する。
【選択図】図２

Description

本発明は、４入力４出力の４×４スイッチに関し、特に、電界効果トランジスタ（ＦＥＴ）等をオン／オフすることにより信号経路を切り替える４入力４出力（４×４）スイッチに関わる。

Field Effect Transistor（ＦＥＴ:電界効果トランジスタ）を用いたSingle−Pole ｎ−Throw（ＳＰｎＴ：単極ｎ投）スイッチやｎ−Pole ｎ-Throw（ｎＰｎＴ：ｎ極ｎ投）スイッチは、広帯域、低消費電力および高速切替速度という特徴から、無線通信用携帯端末の送受切替スイッチや、入力信号を任意の出力に切り替えて出力する多入力多出力のスイッチマトリクスなどに広く利用されている。

従来より、スイッチマトリクスのポート数すなわち入出力信号端子数を増加させる手法として、複数の２入力２出力（２×２）スイッチを多段接続して構成する手法が知られている。多入力多出力のスイッチマトリクス構成のうち、４入力４出力の４×４スイッチについて、特許文献１の特開２００５−３２３２９７号公報「４×４スイッチおよび８×８スイッチ」に記載されている従来例がある。図７は、前記特許文献１に記載された従来の４×４スイッチのブロック構成を示すブロック構成図である。

図７における従来の４×４スイッチは、５個の２×２スイッチ１２_１〜１２_５と６本の伝送線路５_２１〜５_２６とによって構成されており、最少の２×２スイッチ数で４個の信号入力端子１_１〜１_４に入力される入力信号を４個の信号出力端子２_１〜２_４のいずれにも出力することが可能な構成つまり順列出力可能な構成となっている。さらに、第１、第２の２×２スイッチ１２_１，１２_２と第３、第４の２×２スイッチ１２_３，１２_４との間を接続する第１ないし第４の伝送線路５_２１〜５_２４の配線長を等長にし、かつ、第５の２×２スイッチ１２_５の通過特性（振幅・位相）と同等の通過特性を有する第５、第６の伝送線路５_２５，５_２６を備えることによって、信号経路毎の通過特性を均一にすることが期待される構成とされている。

さらに、前記特許文献１には、図７の２×２スイッチ１２_１〜１２_５として、ＦＥＴを用いたＳＰＤＴスイッチ（単極双投スイッチ）により構成した図８中に示すような回路構成が記載されている。図８は、前記特許文献１に記載された従来の４×４スイッチの回路構成を示す回路図である。

図８中に示すような２×２スイッチ１２_１〜１２_５の回路構成を適用して、４×４スイッチを構成した場合、信号線がグランドに接続されていないことから、直流成分を有する信号についても、そのまま、切り替えて出力することができる。したがって、汎用性のあるスイッチを構成することができるとともに、所要ＦＥＴ数が少なくて済むことから、スイッチを小型化することができるという利点も得られる。

また、ＳＰＤＴスイッチを動作させる閾値電圧が負電圧であるノーマリーオン型ＦＥＴを用いた場合においても、ＦＥＴのソース／ドレインの電位を持ち上げることができ、正電源動作が可能になるという特徴も兼ね備えている。さらに、図８に示すように、第５の２×２スイッチ１２_５のＳＰＤＴスイッチを構成するＦＥＴのＯＮ抵抗とほぼ同一の抵抗値を有する抵抗４_２５，４_２６を第５、第６の伝送線路５_２５，５_２６と直列に挿入することにより、挿入損失の信号経路依存性が少ないスイッチを実現することが期待されている。

しかしながら、図８に示すような従来の回路構成においては、高周波領域で特性のポート間均一性を保つことが困難になるという問題点が生じる。つまり、例えば、第５の２×２スイッチ１２_５においては、ＳＰＤＴスイッチとして、ＦＥＴ３_９１，３_１０１がＯＮ、ＦＥＴ３_９２，３_１０２がＯＦＦという“バー”接続状態と、ＦＥＴ３_９１，３_１０１がＯＦＦ、ＦＥＴ３_９２，３_１０２がＯＮという“クロス”接続状態との切り替えが行われる。

したがって、第５の２×２スイッチ１２_５においては、第２の信号出力端子２_２、第３の信号出力端子２_３それぞれからＯＦＦ状態のＦＥＴまでの伝送線路（“バー”接続状態の場合、第５の２×２スイッチ１２_５内の第２、第４の伝送線路５_９２，５_１０２、“クロス”接続状態の場合、第５の２×２スイッチ１２_５内の第１、第３の伝送線路５_９１，５_１０１）が、オープンスタブとして動作し、当該第５の２×２スイッチ１２_５とは接続されていない第１、第４の信号出力端子２_１，２_４への信号経路と比較して、等価的に容量成分が増加してしまい、高周波領域における通過特性としてポート間の均一性を保つことが困難になってしまう。

かくのごとき問題点は、２×２スイッチを６個使用する構成を採用することによって解決することができるが、制御端子数および回路規模が増大してしまい、スイッチの小型化を阻害してしまうという問題点が生じる。
特開２００５−３２３２９７号公報

本発明は、前述のような従来技術の問題に鑑みてなされたものであり、本発明の目的とするところは、所要構成要素や所要単位スイッチ数が少ない構成において、いずれの信号入力端子に入力される入力信号であっても信号出力端子のいずれにも出力することができる順列出力が可能であって、かつ、各信号経路の通過特性を均一にし、ポート間特性の均一性が得られる４×４スイッチを提供することにある。

本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。

第１の技術手段は、４個の信号入力端子と、第１ないし第５の５個の２×２スイッチと、４個の信号出力端子と、２個の伝送手段とを少なくとも備え、
前記第１ないし第５の５個の２×２スイッチは、それぞれ、第１および第２の入力端子と第１および第２の出力端子とを備え、
前記第１および第２の入力端子それぞれに入力された信号を、前記第１および第２の出力端子、または、前記第２および第１の出力端子にそれぞれ出力し、
前記４個の信号入力端子それぞれは、前記第１および第２の２×２スイッチそれぞれの第１および第２の入力端子にそれぞれ接続され、
前記第１の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第２の入力端子に接続され、前記第１の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第２の入力端子に接続され、
前記第３および第４の２×２スイッチの第１の出力端子それぞれは、前記２個の伝送手段の一端にそれぞれ接続され、前記第３および第４の２×２スイッチの第２の出力端子それぞれは、前記第５の２×２スイッチの第１および第２の入力端子にそれぞれ接続され、
前記４個の信号出力端子それぞれは、前記２個の伝送手段の他端と前記第５の２×２スイッチの第１および第２の出力端子とにそれぞれ接続され、
前記２個の伝送手段それぞれを通過する信号の通過時間が、前記第５の２×２スイッチを通過する信号の通過時間と同一となるように設定した４×４スイッチであって、
前記第１ないし第４の４個の２×２スイッチは、すべて、同一構成で、かつ、それぞれの接続経路の長さが等長であり、一方、前記第５の２×２スイッチは、１個の共通端子と２個の個別端子とをそれぞれに有する第１および第２の単極双投スイッチと、第１ないし第４の４本の伝送線路と、から構成され、
前記第１の単極双投スイッチの前記２個の個別端子それぞれは、前記第１および第２の伝送線路の一端にそれぞれ接続され、前記第２の単極双投スイッチの前記２個の個別端子それぞれは、前記第３および第４の伝送線路の一端にそれぞれ接続され、
前記第１ないし第５の５個の２×２スイッチの第１および第２の入力端子のそれぞれまたは第１および第２の出力端子のそれぞれが、前記第１および第２の単極双投スイッチの前記共通端子にそれぞれ接続され、
前記第１ないし第５の５個の２×２スイッチの第１および第２の出力端子のそれぞれまたは第１および第２の入力端子のそれぞれが、前記第１および第３の伝送線路の他端同士の接続点、および、前記第２および第４の伝送線路の他端同士の接続点にそれぞれ接続され、
さらに、第１および第２のオープンスタブを備え、前記第１および第２のオープンスタブそれぞれが、前記２個の伝送手段の他端と前記信号出力端子との接続点にそれぞれ接続されてなることを特徴とする。

第２の技術手段は、前記第１の技術手段に記載の４×４スイッチにおいて、前記第１および第２のオープンスタブに代わり、第１および第２のキャパシタを備え、前記第１および第２のキャパシタそれぞれの一端が、前記２個の伝送手段の他端と前記信号出力端子との接続点それぞれに接続され、前記第１および第２のキャパシタそれぞれの他端が、接地されてなることを特徴とする。

第３の技術手段は、前記第１または第２の技術手段に記載の４×４スイッチにおいて、前記４個の信号入力端子と前記４個の信号出力端子とを入れ替えた構成とすることを特徴とする。

第４の技術手段は、前記第１ないし第３の技術手段のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段それぞれの挿入損失または利得が、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする。

第５の技術手段は、前記第１ないし第３の技術手段のいずれかに記載の４×４スイッチにおいて、２個の抵抗をさらに備え、前記２個の抵抗のそれぞれは、前記２個の伝送手段それぞれに直列に接続され、前記直列に接続された抵抗と前記伝送手段との合計の挿入損失または利得が、それぞれ、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする。

第６の技術手段は、前記第１ないし第５の技術手段のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段、前記第１および第２のオープンスタブ、前記第１ないし第５の２×２スイッチ内の前記第１ないし第４の伝送線路、および、前記第１ないし第５の２×２スイッチ間を接続する伝送線路、のすべてまたは一部が、ストリップライン、マイクロストリップライン、スロットライン、コプレーナ導波路、あるいは、同軸線路のいずれかを用いて構成されることを特徴とする。

第７の技術手段は、前記第１ないし第６の技術手段のいずれかに記載の４×４スイッチにおいて、前記第１ないし第４の４個の２×２スイッチが、それぞれ、少なくとも２個以上の単極双投スイッチを用いて構成されることを特徴とする。

第８の技術手段は、前記第１ないし第７の技術手段のいずれかに記載の４×４スイッチにおいて、前記第１ないし第５の５個の２×２スイッチをそれぞれ構成する前記単極双投スイッチが、少なくとも２個以上のＦＥＴを用いて構成されることを特徴とする。

本発明に係わる４×４スイッチによれば、５個の２×２スイッチを使用する回路構成において、スイッチのＯＮ／ＯＦＦによって生じる信号経路上のオープンスタブの影響を相殺する構成を採用しているので、以下のごとき効果を奏することができる。

本発明に係わる４×４スイッチは、ＦＥＴ等の所要構成要素が少ない２×２スイッチを５個使用する構成であっても、信号の通過特性およびポート間特性の均一性が高く、かつ、任意の信号入力端子の入力信号を任意の信号出力端子に出力することができる順列出力が可能なスイッチを実現することができる。また、スイッチを動作させる閾値電圧が負電圧であるノーマリーオン型ＦＥＴを用いた場合においても、ＦＥＴのソース／ドレインの電位を持ち上げることができ、正電源動作が可能になるという特徴も兼ね備えている。

このため、制御端子数が少なく、かつ、回路規模も小さい４×４スイッチを提供することができるため、イーサネット（登録商標）などのＬＡＮ用のスイッチやルータの小型化・高性能化に資するところが大である。また、正電源動作も可能になるため、無線通信端末の小型高性能化にも寄与することができる。

以下に、本発明に係わる４×４スイッチの最良の実施の形態について、その一例を、図面を参照しながら詳細に説明する。

（本発明の特徴）
本発明の実施の形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明に係わる４×４スイッチは、構成要素（例えば、ＦＥＴなど）が少ない２×２スイッチを５個使用する回路構成において、スイッチのＯＮ／ＯＦＦによって生じる信号経路上のオープンスタブの影響を相殺するように、特定の信号出力端子（例えば、５個目の２×２スイッチが挿入されていない信号出力端子）にオープンスタブまたはシャントキャパシタを挿入することを特徴としており、而して、各ポート間の容量成分などのインピーダンスを均一にして、各信号経路間の通過特性、各ポート間の特性を均一にすることを可能としている。

（第１の実施の形態）
まず、本発明に係わる４×４スイッチの第１の実施の形態のブロック構成およびその具体的な回路構成について、図１および図２を用いて説明する。図１は、本発明の第１の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図であり、２×２スイッチを単位スイッチとして５個備えている例を示している。図２は、本発明の第１の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図であり、図１のブロック構成の具体的な回路構成の一例として、ＦＥＴ等の構成要素数を最少とするように、各２×２スイッチを、２個のＦＥＴを有する２個の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成している例を示している。

図１、図２の４×４スイッチにおける構成における、図７、図８に示した従来の４×４スイッチにおける構成との相違は、第５の２×２スイッチ１２_５の出力端子に接続されていない信号出力端子すなわち第１、第４の信号出力端子２_１，２_４それぞれに第１、第２のオープンスタブ５_３１，５_３２を追加して接続していることである。つまり、図１、図２に示す本実施の形態の４×４スイッチは、図７、図８に示した従来の４×４スイッチに対して、さらに、第１、第２のオープンスタブ５_３１，５_３２を、第５の伝送線路５_２５の他端（信号の出力側の端子）と第１の信号出力端子２_１との接続点、第６の伝送線路５_２６の他端と第４の信号出力端子２_４との接続点にそれぞれ接続している。

図１、図２の本実施の形態の４×４スイッチは、図７、図８の従来の４×４スイッチの場合と同様、まず、第１〜第４の４個の信号入力端子１_１〜１_４と、第１〜第５の５個の２×２スイッチ１２_１〜１２_５と、第１〜第４の４個の信号出力端子２_１〜２_４と、信号入力端子１_１〜１_４側に配置する第１、第２の２個の２×２スイッチ１２_１，１２_２と後段に配置する第３、第４の２個の２×２スイッチ１２_３，１２_４との間を接続する伝送手段である第１〜第４の４個の伝送線路５_２１〜５_２４と、後段に配置する第３、第４の２個の２×２スイッチ１２_３，１２_４と第５の２×２スイッチ１２_５との間を接続する伝送線路と、後段に配置する第３、第４の２個の２×２スイッチ１２_３，１２_４と第１、第４の２個の信号出力端子２_１，２_４との間を接続する２個の伝送手段として第５、第６の伝送線路５_２５，５_２６と、を少なくとも備えている。

図１、図２の本実施の形態の４×４スイッチにおいて、第１〜第５の５個の２×２スイッチ１２_１〜１２_５は、それぞれ、第１および第２の入力端子と第１および第２の出力端子とを備え、第１および第２の入力端子それぞれに入力された信号を、各２×２スイッチごとに２つずつ接続された制御端子６_１１，６_１２〜６_５１，６_５２それぞれに印加される制御用差動信号によって、第１および第２の出力端子、または、第２および第１の出力端子にそれぞれ出力する。

第１〜第４の４個の信号入力端子１_１〜１_４それぞれは、第１および第２の２×２スイッチ１２_１，１２_２それぞれの第１および第２の入力端子にそれぞれ接続される。

第１の２×２スイッチ１２_１の第１の出力端子は、後段に配置する第３の２×２スイッチ１２_３の第１の入力端子に第１の伝送線路５_２１により接続され、第２の２×２スイッチ１２_２の第１の出力端子は、後段に配置する第３の２×２スイッチ１２_３の第２の入力端子に第３の伝送線路５_２３により接続される。また、第１の２×２スイッチ１２_１の第２の出力端子は、後段に配置する第４の２×２スイッチ１２_４の第１の入力端子に第２の伝送線路５_２２により接続され、第２の２×２スイッチ１２_２の第２の出力端子は、後段に配置する第４の２×２スイッチ１２_４の第２の入力端子に第４の伝送線路５_２４により接続される。

信号出力端子２_１〜２_４側に配置する第３および第４の２×２スイッチ１２_３，１２_４の第１の出力端子それぞれは、２個の信号出力端子２_１，２_４との間を接続する２つの伝送手段つまり第５、第６の伝送線路５_２５，５_２６の一端にそれぞれ接続され、第３および第４の２×２スイッチ１２_３，１２_４の第２の出力端子それぞれは、第５の２×２スイッチ１２_５の第１の入力端子と第２の入力端子とにそれぞれ接続される。

第１〜第４の４個の信号出力端子２_１〜２_４それぞれは、前記２個の伝送手段のうち一方の伝送手段つまり第５の伝送線路５_２５の他端、第５の２×２スイッチ１２_５の第１および第２の出力端子、前記２個の伝送手段のうち他方の伝送手段つまり第６の伝送線路５_２６の他端にそれぞれ接続され、かつ、前記２個の伝送手段つまり第５、第６の伝送線路５_２５，５_２６それぞれを通過する信号の通過時聞が、第５の２×２スイッチ１２_５を通過する信号の通過時間と同一となるように設定されている。

さらに、第１〜第５の５個の２×２スイッチ１２_１〜１２_５は、図２に示すように、それぞれ、１個の共通端子と２個の個別端子とをそれぞれに有する第１および第２の単極双投スイッチ９_１，９_２〜９_９，９_１０と、各２×２スイッチ１２_１〜１２_５内の第１〜第４の４本の伝送線路５_１１，５_１２，５_２１−１，５_２２−１〜５_９１，５_９２，５_１０１，５_１０２と、から構成されている。そして、第１〜第５の各２×２スイッチ１２_１〜１２_５内の接続方法については、全て同じであり、例えば、第１の２×２スイッチ１２_１においては、第１の伝送線路５_１１の一端は、第１の単極双投スイッチ９_１の一方の端子に、第２の伝送線路５_１２の一端は、第２の単極双投スイッチ９_２の一方の端子に、第３の伝送線路５_２１−１の一端は、第２の単極双投スイッチ９_２の他方の端子に、第４の伝送線路５_２２−１の一端は、第１の単極双投スイッチ９_１の他方の端子に、それぞれ接続される。

また、第１〜第５の各２×２スイッチ１２_１〜１２_５の第１および第２の入力端子のそれぞれまたは第１および第２の出力端子のそれぞれが、第１および第２の単極双投スイッチ９_１，９_２〜９_９，９_１０の共通端子にそれぞれ接続される。例えば、信号入力端子１_１〜１_４側に配置する第１の２×２スイッチ１２_１においては、第１の出力端子が第１の単極双投スイッチ９_１の共通端子に、第２の出力端子が第２の単極双投スイッチ９_２の共通端子に、それぞれ接続される。また、後段に配置する第３の２×２スイッチ１２_３においては、第１の入力端子が第１の単極双投スイッチ９_５の共通端子に、第２の入力端子が第２の単極双投スイッチ９_６の共通端子に、それぞれ接続される。

そして、第１〜第５の各２×２スイッチ１２_１〜１２_５の第１および第２の出力端子のそれぞれまたは第１および第２の入力端子のそれぞれが、第１および第３の伝送線路の他端同士の接続点、および、第２および第４の伝送線路の他端同士の接続点にそれぞれ接続される。例えば、信号入力端子１_１〜１_４側に配置する第１の２×２スイッチ１２_１においては、第１および第２の入力端子のそれぞれが、第１および第２の伝送線路５_１１，５_１２の他端同士の接続点、および、第３および第４の伝送線路５_２１−１，５_２２−１の他端同士の接続点に、それぞれ接続され、後段に配置する第３の２×２スイッチ１２_３においては、第１および第２の出力端子のそれぞれが、第１および第２の伝送線路５_５１，５_５２の他端同士の接続点、および、第３および第４の伝送線路５_６１，５_６２の他端同士の接続点に、それぞれ接続される。

さらに、図１、図２の本実施の形態の４×４スイッチにおいては、前述したように、図７、図８の従来の４×４スイッチとは異なり、第１および第２のオープンスタブ５_３１，５_３２を備えており、第１および第２のオープンスタブ５_３１，５_３２それぞれが、第１、第４の信号出力端子２_１，２_４にそれぞれ接続されている２個の伝送手段それぞれに、つまり、第５、第６の伝送線路５_２５，５_２６の他端と第１、第４の信号出力端子２_１，２_４との接続点それぞれに、接続されている。

なお、図１、図２の本実施の形態においては、従来の４×４スイッチの場合と同様に、まず、第１〜第５の２×２スイッチ１２_１〜１２_５内の第１〜第４の各伝送線路５_１１，５_１２，５_２１−１，５_２２−１〜５_９１，５_９２，５_１０１，５_１０２の配線長を等長にすることによって、第１〜第５の２×２スイッチ１２_１〜１２_５のバー経路とクロス経路との通過特性（振幅、位相）が同一になるように構成している。

さらに、従来の４×４スイッチの場合と同様に、第１〜第４の２×２スイッチ１２_１〜１２_４間を接続する第１〜第４の伝送線路５_２１〜５_２４の配線長を等長にし、かつ、第５の２×２スイッチ１２_５の通過特性（振幅、位相）と同等の通過特性を有する第５、第６の伝送線路５_２５，５_２６を、第５の２×２スイッチ１２_５とは接続されない第３、第４の２×２スイッチ１２_３，１２_４の第１の出力端子と第１、第４の信号出力端子２_１，２_４との間に備えることにより、第１〜第４の信号入力端子１_１〜１_４から第１〜第４の信号出力端子２_１〜２_４までの各信号経路の通過特性（所要時間つまり位相）が同一になるように構成している。

さらに、従来の４×４スイッチの場合と同様に、第５の２×２スイッチ１２_５の単極双投スイッチを構成するＦＥＴのＯＮ抵抗とほぼ同一の抵抗値を有する抵抗４_２５，４_２６を第５、第６の伝送線路５_２５，５_２６と直列に挿入する構成とすることにより、第１〜第４の信号入力端子１_１〜１_４から第１〜第４の信号出力端子２_１〜２_４までの各信号経路の通過特性（振幅）も同一になるように構成している。つまり、直列に接続された抵抗４_２５と第５の伝送線路５_２５との合計、および、抵抗４_２６と第６の伝送線路５_２６との合計が、それぞれ、所望の周波数帯域において、第５の２×２スイッチ１２_５と同等の挿入損失または利得が得られるように構成している。

さらに、図１、図２の本実施の形態においては、従来の４×４スイッチの場合とは異なり、前述のように、第５の２×２スイッチ１２_５の出力端子に接続されていない信号出力端子すなわち第１、第４の信号出力端子２_１，２_４に第１、第２のオープンスタブ５_３１，５_３２を追加して備えることにより、信号経路毎の通過特性（位相、振幅）、ポート間の特性をほぼ均一にすることができることに加えて、高周波領域をも含めて、各信号経路間の通過特性、ポート間の特性の均一化を実現することができる。

なお、第１、第２のオープンスタブ５_３１，５_３２の電気長は、第５の２×２スイッチ１２_５内の伝送線路（第１〜第４の伝送線路５_９１，５_９２，５_１０１，５_１０２）と比較して若干長めに設定している。このような長さの第１、第２のオープンスタブ５_３１，５_３２を第１、第４の信号出力端子２_１，２_４に接続される第５、第６の伝送線路５_２５，５_２６の他端に接続することによって、第５の２×２スイッチ１２_５のＯＮ／ＯＦＦ動作時に、第２、第３の信号出力端子２_２，２_３からＯＦＦ状態のＦＥＴまでの伝送線路（“バー”接続状態の場合、第５の２×２スイッチ１２_５内の第２、第４の伝送線路５_９２，５_１０２、“クロス”接続状態の場合、第５の２×２スイッチ１２_５内の第１、第３の伝送線路５_９１，５_１０１）におけるオープンスタブと同等の効果を、第１、第４の信号出力端子２_１，２_４に齎すことができる。さらに、第１、第２のオープンスタブ５_３１，５_３２のオープンスタブ長を伝送線路（第５の２×２スイッチ１２_５内の第１〜第４の伝送線路５_９１〜５_１０２）よりも若干長くすることによって、ＦＥＴのＯＦＦ容量の影響も含めて、特性の均一化を図ることを期待することができる。

かくのごとき通過特性、ポート間特性の効果をシミュレーションによって評価した結果について、アジレント社製シミュレータＡＤＳを用いて確認した通過特性、ポート間特性を、それぞれ、図５、図６に示している。図５は、図２の４×４スイッチにおける挿入損失の信号経路間のバラツキの一例を示す特性図であり、横軸に伝送する信号の周波数（ＧＨｚ）、縦軸に各信号経路間の挿入損失のバラツキ（ｄＢ）を示し、０ｄＢが信号経路間のバラツキがないことを示している。また、図６は、図２の４×４スイッチにおける反射損失のポート間のバラツキの一例を示す特性図であり、横軸に伝送する信号の周波数（ＧＨｚ）、縦軸に各ポート間の反射損失のバラツキ（ｄＢ）を示し、０ｄＢがポート間の特性のバラツキがないことを示している。また、従来技術との比較を示すために、図５、図６のいずれにも、図８の従来の４×４スイッチにおける特性を含めて示している。

図５に示すように、例えば、第５の伝送線路５_２５の他端に接続される第１の信号出力端子２_１から出力される経路の挿入損失と、第５の２×２スイッチ１２_５の第１の出力端子に接続される第２の信号出力端子２_２から出力される経路の挿入損失との差は、図２に示す本実施の形態の回路構成においては、第１のオープンスタブ５_３１を第５の伝送線路５_２５の他端と第１の信号出力端子２_１との接続点に備えることによって、２０ＧＨｚの高周波領域に至るまで、０．０５ｄＢ以下と、ほぼ０ｄＢのバラツキに抑えることができる。これに対して、図８に示す従来の回路構成においては、周波数が高くなるにつれ、両者の信号経路間の挿入損失の差が拡大していき、２０ＧＨｚでは、約０．６ｄＢの差が生じてしまう。

また、第１の信号出力端子２_１と第２の信号出力端子２_２との反射損失のポート間の差についても、図６に示すように、図２に示す本実施の形態の回路構成においては、２０ＧＨｚの高周波領域に至るまで、約１ｄＢ以下の差に抑えることができるが、図８に示す従来の回路構成においては、周波数が高くなるにつれ、両者のポート間の反射損失の差が拡大していき、２０ＧＨｚの高周波領域では、約５ｄＢの差が生じてしまう。

かくのごとく、第１、第２のオープンスタブ５_３１，５_３２を追加した本実施の形態の回路構成は、図７、図８のような従来の回路構成に比して、高周波領域に至るまで、所望の周波数帯域において、各信号経路間やポート間の特性のバラツキが格段に小さくなっていることが分る。これは、第５の２×２スイッチ１２_５のＯＮ／ＯＦＦ動作時において生じるオープンスタブとほぼ同等の機能を、第１、第２のオープンスタブ５_３１，５_３２によって実現しているためである。

さらに、図１、図２に示すような本実施の形態の４×４スイッチにおいては、２個ずつのＦＥＴからなる２個の単極双投スイッチ（ＳＰＤＴスイッチ）という少ない構成要素によって２×２スイッチを単位スイッチとして構成する場合であっても、信号の通過特性およびポート間特性の均一性が高いスイッチを実現することができることに加えて、任意の信号入力端子の入力信号を任意の信号出力端子に出力することができる順列出力が可能なスイッチを実現することができる。また、スイッチを動作させる閾値電圧が負電圧であるノーマリーオン型ＦＥＴを用いた場合においても、ＦＥＴのソース／ドレインの電位を持ち上げることができ、正電源動作が可能になるという特徴も兼ね備えている。

なお、本実施の形態に例示した伝送線路（第１〜第４の２×２スイッチ１２_１〜１２_５間を接続する伝送線路例えば第１〜第４の伝送線路５_２１〜５_２４、第１〜第５の２×２スイッチ１２_１〜１２_５内の第１〜第４の各伝送線路５_１１，５_１２，５_２１−１，５_２２−１〜５_９１，５_９２，５_１０１，５_１０２）および第１、第２のオープンスタブ５_３１，５_３２は、それらの一部またはすべてにおいて、ストリップラインのみに限らず、マイクロストリップライン、スロットライン、コプレーナ導波路、同軸線路などの他の高周波伝送手段を使用しても構わない。

（第２の実施の形態）
次に、本発明に係わる４×４スイッチの第２の実施の形態のブロック構成およびその具体的な回路構成について、図３および図４を用いて説明する。図３は、本発明の第２の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図であり、第１の実施の形態の図１の場合と同様、２×２スイッチを単位スイッチとして５個備えている例を示している。図４は、本発明の第２の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図であり、第１の実施の形態の図２の場合と同様、図３のブロック構成の具体的な回路構成の一例として、ＦＥＴ等の構成要素数を最少とするように、各２×２スイッチを、２個のＦＥＴを有する２個の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成している例を示している。

図３、図４の４×４スイッチにおける構成における、図７、図８に示した従来の４×４スイッチにおける構成との相違は、第５の２×２スイッチ１２_５の出力端子に接続されていない信号出力端子すなわち第１、第４の信号出力端子２_１，２_４それぞれに１個ずつのキャパシタすなわち第１、第２のシャントキャパシタ７_３１，７_３２をそれぞれ追加して接続していることである。つまり、図３、図４に示す本実施の形態の４×４スイッチは、図１、図２に示す第１の実施形態における第１、第２のオープンスタブ５_３１，５_３２の代わりに、第１、第２のシャントキャパシタ７_３１，７_３２を、第５の伝送線路５_２５の他端（信号の出力側の端子）と第１の信号出力端子２_１との接続点と接地部との間、第６の伝送線路５_２６の他端と第４の信号出力端子２_４との接続点と接地部との間にそれぞれ接続している。

第１、第２のシャントキャパシタ７_３１，７_３２は、第５の２×２スイッチ１２_５のＯＮ／ＯＦＦ動作時においてオープンスタブとして容量成分が増加する状況と同等の容量成分として作用するものであり、第１の実施の形態における図１、図２の第１、第２のオープンスタブ５_３１，５_３２と同等の機能を実現することができる。したがって、第１の実施の形態の場合と同様に、通過特性の信号経路間、ポート間のバラツキを大幅に低減することができる。さらに、第１の実施の形態における第１、第２のオープンスタブ５_３１，５_３２の場合と比較して、ＩＣ上においては第１、第２のシャントキャパシタ７_３１，７_３２の方が、占有面積を小さくすることができるので、ＩＣの小型化ならびに低コスト化も図ることができるという利点が得られる。

さらに、図３、図４に示すような本実施の形態の４×４スイッチにおいては、第１の実施の形態の場合と同様、２個ずつのＦＥＴからなる２個の単極双投スイッチ（ＳＰＤＴスイッチ）という少ない構成要素によって２×２スイッチを単位スイッチとして構成する場合であっても、信号の通過特性およびポート間特性の均一性が高いスイッチを実現することができることに加えて、任意の信号入力端子の入力信号を任意の信号出力端子に出力することができる順列出力が可能なスイッチを実現することができる。

なお、本実施の形態においても、第１の実施の形態の場合と同様、伝送線路（第１〜第４の２×２スイッチ１２_１〜１２_５間を接続する伝送線路例えば第１〜第４の伝送線路５_２１〜５_２４、第１〜第５の２×２スイッチ１２_１〜１２_５内の第１〜第４の各伝送線路５_１１，５_１２，５_２１−１，５_２２−１〜５_９１，５_９２，５_１０１，５_１０２）は、それらの一部またはすべてにおいて、マイクロストリップラインのみに限らず、マイクロストリップライン、スロットライン、コプレーナ導波路、同軸線路などの他の高周波伝送手段を使用しても構わない。

（その他の実施の形態）
前述の各実施の形態に示した図１〜図４は、本発明のブロック構成、回路構成の一例を例示したものであって、本発明は、かくのごときブロック構成、回路構成に限定されることなく、例えば、信号入力端子１_１〜１_４と信号出力端子２_１〜２_４とを互いに入れ替えた構成としても構わないし、第１〜第５の２×２スイッチ１２_１〜１２_５のうち、１個以上の２×２スイッチを左右反転した構成としても構わない。

また、前述の各実施の形態においては、第５の２×２スイッチ１２_５のみならず、第１〜第４の２×２スイッチ１２_１〜１２_４についても、２個の単極双投スイッチを用いて構成する場合について例示したが、第１〜第４の２×２スイッチ１２_１〜１２_４については、必ずしも、２個の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成する必要はなく、各２×２スイッチが、同一の回路構成であって、かつ、それぞれの接続経路の長さが等長であれば、いかなる構成のスイッチを用いても構わない。例えば、２個に限らず２個以上の単極双投スイッチ（ＳＰＤＴスイッチ）を用いて構成するようにしても構わない。

また、ＦＥＴのＯＮ抵抗とほぼ同一の抵抗値を有する抵抗４_２５，４_２６を第５、第６の伝送線路５_２５，５_２６と直列に挿入して、それぞれ、直列に接続された抵抗４_２５，４_２６と第５、第６の伝送線路５_２５，５_２６との合計として（つまり、直列に接続された抵抗４_２５と第５の伝送線路５_２５との合計、および、抵抗４_２６と第６の伝送線路５_２６との合計として）、所望の周波数帯域において、第５の２×２スイッチ１２_５と同等の挿入損失または利得が得られるように構成する代わりに、第５、第６の伝送線路５_２５，５_２６の導体幅や導体厚などを調整することによって、所望の周波数帯域において、第５の２×２スイッチ１２_５と同等の挿入損失または利得が得られるような回路構成としても構わない。

あるいは、各単極双投スイッチ（ＳＰＤＴスイッチ）について、２個のＦＥＴを用いて構成する例を示したが、最少となる２個に限らず２個以上のＦＥＴを用いて構成するようにしても構わない。また、各単極双投スイッチ（ＳＰＤＴスイッチ）を、ＦＥＴを用いる代わりに、微小機械スイッチ（ＭＥＭＳ：Micro−Electro−Mechanical Switch）によって構成するようにすることも可能である。

さらに、本発明に係わる４×４スイッチを単位スイッチとして用いることにより、より多くの信号入出力端子を有する多入力多出力スイッチ（例えば８×８スイッチ、１６×１６スイッチ）の回路構成に拡張することも可能である。

本発明の第１の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図である。 本発明の第１の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図である。 本発明の第２の実施の形態に係わる４×４スイッチのブロック構成の一例を示すブロック構成図である。 本発明の第２の実施の形態に係わる４×４スイッチの回路構成の一例を示す回路図である。 図２の４×４スイッチにおける挿入損失の信号経路間のバラツキの一例を示す特性図である。 図２の４×４スイッチにおける反射損失のポート間のバラツキの一例を示す特性図である。 従来の４×４スイッチのブロック構成を示すブロック構成図である。 従来の４×４スイッチの回路構成を示す回路図である。

符号の説明

１_１…第１の信号入力端子、１_２…第２の信号入力端子、１_３…第３の信号入力端子、１_４…第４の信号入力端子、２_１…第１の信号出力端子、２_２…第２の信号出力端子、２_３…第３の信号出力端子、２_４…第４の信号出力端子、３_１１，３_１２，３_２１，３_２２，〜，３_９１，３_９２，３_１０１，３_１０２…ＦＥＴ、４_１１，４_１２，４_２１，４_２２，〜，４_９１，４_９２，４_１０１，４_１０２…抵抗、４_２５，４_２６…抵抗、５_２１…第１の伝送線路、５_２２…第２の伝送線路、５_２３…第３の伝送線路、５_２４…第４の伝送線路、５_２５…第５の伝送線路、５_２６…第６の伝送線路、５_３１…第１のオープンスタブ、５_３２…第２のオープンスタブ、５_１１…第１の２×２スイッチ内の第１の伝送線路、５_１２…第１の２×２スイッチ内の第２の伝送線路、５_２１−１…第１の２×２スイッチ内の第３の伝送線路、５_２２−２…第１の２×２スイッチ内の第４の伝送線路、…、５_９１…第５の２×２スイッチ内の第１の伝送線路、５_９２…第５の２×２スイッチ内の第２の伝送線路、５_１０１…第５の２×２スイッチ内の第３の伝送線路、５_１０２…第５の２×２スイッチ内の第４の伝送線路、６_１１，６_１２，〜，６_５１，６_５２…制御端子、７_３１…第１のシャントキャパシタ、７_３２…第２のシャントキャパシタ、９_１，９_２，〜，９_９，９_１０…単極双投スイッチ（ＳＰＤＴスイッチ）、１１_１，〜，１１_５…配線交差部（クロスオーバ）、１２_１…第１の２×２スイッチ、１２_２…第２の２×２スイッチ、１２_３…第３の２×２スイッチ、１２_４…第４の２×２スイッチ、１２_５…第５の２×２スイッチ。

Claims (8)

1. ４個の信号入力端子と、第１ないし第５の５個の２×２スイッチと、４個の信号出力端子と、２個の伝送手段とを少なくとも備え、
   前記第１ないし第５の５個の２×２スイッチは、それぞれ、第１および第２の入力端子と第１および第２の出力端子とを備え、
   前記第１および第２の入力端子それぞれに入力された信号を、前記第１および第２の出力端子、または、前記第２および第１の出力端子にそれぞれ出力し、
   前記４個の信号入力端子それぞれは、前記第１および第２の２×２スイッチそれぞれの第１および第２の入力端子にそれぞれ接続され、
   前記第１の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第１の出力端子は、前記第３の２×２スイッチの第２の入力端子に接続され、前記第１の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第１の入力端子に接続され、前記第２の２×２スイッチの第２の出力端子は、前記第４の２×２スイッチの第２の入力端子に接続され、
   前記第３および第４の２×２スイッチの第１の出力端子それぞれは、前記２個の伝送手段の一端にそれぞれ接続され、前記第３および第４の２×２スイッチの第２の出力端子それぞれは、前記第５の２×２スイッチの第１および第２の入力端子にそれぞれ接続され、
   前記４個の信号出力端子それぞれは、前記２個の伝送手段の他端と前記第５の２×２スイッチの第１および第２の出力端子とにそれぞれ接続され、
   前記２個の伝送手段それぞれを通過する信号の通過時間が、前記第５の２×２スイッチを通過する信号の通過時間と同一となるように設定した４×４スイッチであって、
   前記第１ないし第４の４個の２×２スイッチは、すべて、同一構成で、かつ、それぞれの接続経路の長さが等長であり、一方、前記第５の２×２スイッチは、１個の共通端子と２個の個別端子とをそれぞれに有する第１および第２の単極双投スイッチと、第１ないし第４の４本の伝送線路と、から構成され、
   前記第１の単極双投スイッチの前記２個の個別端子それぞれは、前記第１および第２の伝送線路の一端にそれぞれ接続され、前記第２の単極双投スイッチの前記２個の個別端子それぞれは、前記第３および第４の伝送線路の一端にそれぞれ接続され、
   前記第１ないし第５の５個の２×２スイッチの第１および第２の入力端子のそれぞれまたは第１および第２の出力端子のそれぞれが、前記第１および第２の単極双投スイッチの前記共通端子にそれぞれ接続され、
   前記第１ないし第５の５個の２×２スイッチの第１および第２の出力端子のそれぞれまたは第１および第２の入力端子のそれぞれが、前記第１および第３の伝送線路の他端同士の接続点、および、前記第２および第４の伝送線路の他端同士の接続点にそれぞれ接続され、
   さらに、第１および第２のオープンスタブを備え、前記第１および第２のオープンスタブそれぞれが、前記２個の伝送手段の他端と前記信号出力端子との接続点にそれぞれ接続されてなることを特徴とする４×４スイッチ。
2. 請求項１に記載の４×４スイッチにおいて、前記第１および第２のオープンスタブに代わり、第１および第２のキャパシタを備え、前記第１および第２のキャパシタそれぞれの一端が、前記２個の伝送手段の他端と前記信号出力端子との接続点それぞれに接続され、前記第１および第２のキャパシタそれぞれの他端が、接地されてなることを特徴とする４×４スイッチ。
3. 請求項１または２に記載の４×４スイッチにおいて、前記４個の信号入力端子と前記４個の信号出力端子とを入れ替えた構成とすることを特徴とする４×４スイッチ。
4. 請求項１ないし３のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段それぞれの挿入損失または利得が、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする４×４スイッチ。
5. 請求項１ないし３のいずれかに記載の４×４スイッチにおいて、２個の抵抗をさらに備え、前記２個の抵抗のそれぞれは、前記２個の伝送手段それぞれに直列に接続され、前記直列に接続された抵抗と前記伝送手段との合計の挿入損失または利得が、それぞれ、前記第５の２×２スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする４×４スイッチ。
6. 請求項１ないし５のいずれかに記載の４×４スイッチにおいて、前記２個の伝送手段、前記第１および第２のオープンスタブ、前記第１ないし第５の２×２スイッチ内の前記第１ないし第４の伝送線路、および、前記第１ないし第５の２×２スイッチ間を接続する伝送線路、のすべてまたは一部が、ストリップライン、マイクロストリップライン、スロットライン、コプレーナ導波路、あるいは、同軸線路のいずれかを用いて構成されることを特徴とする４×４スイッチ。
7. 請求項１ないし６のいずれかに記載の４×４スイッチにおいて、前記第１ないし第４の４個の２×２スイッチが、それぞれ、少なくとも２個以上の単極双投スイッチを用いて構成されることを特徴とする４×４スイッチ。
8. 請求項１ないし７のいずれかに記載の４×４スイッチにおいて、前記第１ないし第５の５個の２×２スイッチをそれぞれ構成する前記単極双投スイッチが、少なくとも２個以上のＦＥＴを用いて構成されることを特徴とする４×４スイッチ。

Images