JP2005236525A - スイッチマトリックス - Google Patents
スイッチマトリックス Download PDFInfo
- Publication number
- JP2005236525A JP2005236525A JP2004041434A JP2004041434A JP2005236525A JP 2005236525 A JP2005236525 A JP 2005236525A JP 2004041434 A JP2004041434 A JP 2004041434A JP 2004041434 A JP2004041434 A JP 2004041434A JP 2005236525 A JP2005236525 A JP 2005236525A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- switch
- switches
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 59
- 230000005540 biological transmission Effects 0.000 claims abstract description 131
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000003780 insertion Methods 0.000 description 21
- 230000037431 insertion Effects 0.000 description 21
- 238000002955 isolation Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】従来出力側に配置されていたn入力1出力スイッチを省略し、1入力n出力スイッチの出力側を対向させる配置とし、かつ対向する出力側端子をそれぞれ2本の直列接続した伝送線路で結合し、この接続点から出力を取り出す構成とした。これにより、スイッチ間の伝送線路の数を低減し、長さも短くかつ等しくすることが出来るため、スイッチ切り換えによる損失変動も抑えることが出来る。
【選択図】図1
Description
また、入力端子数および出力端子数が共に3以上の場合のスイッチマトリックスの動作も上記と同様である。図9は入力端子数および出力端子数が共に4の場合を示しており、第1〜第4の入力端子11〜14、第1〜第4の入力用伝送線路101〜104、第1〜第4の1入力4出力スイッチ111〜114、第1〜第16のインタコネクション用伝送線路771〜7716、第1〜第4の4入力1出力スイッチ121〜124、第1〜第4の出力用伝送線路105〜108、第1〜第4の出力端子21〜24で構成される。なお、制御線および制御端子は図示していない。
これらの従来構成のスイッチマトリックスには以下の問題点がある。
1)所要スイッチ数の半減、
2)所要スイッチ制御線の半減、
3)インタコネクション用伝送線路数の削減、およびインタコネクション用伝送線路長の短縮、
4)インタコネクション用回路サイズの削減、
5)インタコネクション用伝送線路の交差部の削減、
6)所要ゲート幅の半減(coldFETスイッチを適用する場合)、
が可能になり、スイッチマトリックスの低損失化、挿入損失の経路依存性の低減、高アイソレーション化、小型化、入出力数の増大(大規模化)、広帯域化および経済化を達成することができる。
図1は、本発明の第1の実施の形態に係わるスイッチマトリックスを示す図である。本スイッチマトリックスは、第1および第2の入力端子11、12、第1および第2の入力用伝送線路101、102、第1および第2の1入力2出力スイッチ31、32、第1のインタコネクション用伝送線路711、712、第2のインタコネクション用伝送線路81、82、第1および第2の出力用伝送線路109、1010、および第1および第2の出力端子21、22とで構成されている。図1において、第2のインタコネクション用伝送線路81と82とはオーバレイ構造にして配線交差部9で交差している。図8に示した従来例との相違は、出力側に2入力1出力スイッチを配置せず、入力側のみに1入力2出力スイッチを配置し、所要のスイッチ数を半減したこと、およびインタコネクション用伝送線路をより短くし、かつ互いに等しい長さとなるように配置したことである。
さらに、所要スイッチ数を半減できたことに伴い、制御線の数も半減でき、信号線である伝送線路との交差も回避できるため、これに起因するアイソレーション特性の劣化を避けることができる。
なお、入力端子と出力端子とを入替え、かつ1入力2出力スイッチを2入力1出力スイッチに置き換え、かつ、前記の4個の接続経路のうち2個の接続経路で構成されている2入力1出力の合成手段を1入力2出力分配手段とし、残りの2個の接続経路でもう一方の1入力2出力分配手段として構成しても構わない。
図3は、本発明の第2の実施の形態に係わるスイッチマトリックスを示す図である。本スイッチマトリックスは、第1および第2の入力端子11、12、第1および第2の入力用伝送線路101、102、第1および第2の1入力2出力スイッチ31、32、インタコネクション用伝送線路71、72、73、74、第1および第2の出力用伝送線路109、1010、1010’、および第1と第2の出力端子21、22とで構成されている。
図5は本発明の第3の実施の形態に係わるスイッチマトリックスを示す図である。本マトリックススイッチは、第1〜第4の入力端子11〜14、第1〜第4の入力用伝送線路101〜104、第1〜第4の1入力4出力スイッチ111〜114、第1〜第16の第1のインタコネクション用伝送線路71〜716、第1〜第6の第2のインタコネクション用伝送線路81〜86、第1〜第4の出力用伝送線路105〜108、および第1〜第4の出力端子21〜24とで構成され、4入力4出力(4×4)スイッチマトリックスとして動作する。
図6、図7は、本発明の第3の実施の形態の変型例のスイッチマトリックスを示す図である。図6および図7に示した実施の形態においては、第1〜第4の出力端子21〜24および第1〜第4の出力用伝送線路105〜108を一辺に集めていることに最も主要な特徴がある。これは、図5に示した第3の実施の形態のスイッチマトリックス中の伝送線路85、86を出力端子側に移動させ、新たに伝送線路87を付加することにより達成される。これに伴い、配線交差部の数が4箇所増加するが、出力端子を一方向から取出すことが可能になり、装置化した場合に入出力のピン配置を一方向づつにすることを容易に出来る効果がある。図7に示した実施の形態においては、さらに入力用伝送線路101〜104を延伸し、入力端子11〜14を一辺に集めることを可能にしている。ここで、この入力用伝送線路101〜104の延伸による挿入損失の増大はほとんど問題とならない。これは、入力用伝送線路の線幅をインタコネクション用伝送線路と比較して大幅に広くできることを利用し、低損失に伝送線路を引き回すことが可能なことに起因している。したがって、入力および出力を対向させて取出すように実装する必要がある場合などに、極めて有効な手段を提供することができる。
なお、入力端子と出力端子とを入替え、かつ1入力4出力スイッチを4入力1出力スイッチに置き換えても構わない。
21〜24:出力端子、
31〜32:1入力2出力スイッチ、
41〜42:2入力1出力スイッチ、
51〜8:制御線、
6:制御端子、
71〜716:第1のインタコネクション用伝送線路、
711〜712:第1のインタコネクション用伝送線路、
771〜7716:第1のインタコネクション用伝送線路、
81〜87:第2のインタコネクション用伝送線路、
9、91〜936:配線交差部、
101〜104:入力用伝送線路、
105〜1010’:出力用伝送線路、
111〜114:1入力4出力スイッチ、
121〜124:4入力1出力スイッチ
Claims (8)
- 第1および第2の1入力2出力スイッチと第1および第2の入力端子と第1および第2の出力端子と4個の第1の接続経路を備え、
前記第1の入力端子は前記第1の1入力2出力スイッチの入力に接続され、
前記第2の入力端子は前記第2の1入力2出力スイッチの入力に接続され、
前記4個の第1の接続経路のうちの2個の接続経路は、第1の2入力1出力の合成手段を形成し、
前記第1の2入力1出力の合成手段の出力が前記第1の出力端子に接続され、
前記4個の第1の接続経路の残りの2個の接続経路は、第2の2入力1出力の合成手段を形成し、
前記第2の2入力1出力の合成手段の出力が前記第2の出力端子に接続され、
前記第1の1入力2出力スイッチの2つの出力の一方は、前記第1の2入力1出力の合成手段の2つの入力の一方に接続され、他の一方は前記第2の2入力1出力の合成手段の2つの入力の一方に接続され、
前記第2の1入力2出力スイッチの2つの出力の一方は、前記第1の2入力1出力の合成手段の2つの入力の他の一方に接続され、上記2つの出力のうち他の一方は前記第2の2入力1出力の合成手段の2つの入力の他の一方に接続され、
前記第1の接続経路の長さが所望の動作周波数における伝送線路内波長の1/36以下であることを特徴とするスイッチマトリックス。 - 請求項1に記載のスイッチマトリックスにおいて、前記4個の第1の接続経路のうちの2個の接続経路は、第1の1入力2出力の分配手段を形成し、前記4個の第1の接続経路の残りの2個の接続経路は、第2の1入力2出力の分配手段を形成し、
前記第1および第2の2入力1出力の合成手段の代わりにそれぞれ前記第1および第2の1入力2出力の分配手段を用い、
前記第1および第2の1入力2出力スイッチの代わりにそれぞれ第1および第2の2入力1出力スイッチを用い、
前記第1の1入力2出力の分配手段の入力が前記第1の入力端子に接続され、
前記第2の1入力2出力の分配手段の入力が前記第2の入力手段に接続され、
前記第1の2入力1出力スイッチの2つの入力の一方は、前記第1の1入力2出力の分配手段の2つの出力の一方に接続され、他の一方は前記第2の1入力2出力の分配手段の2つの出力の一方に接続され、
前記第2の2入力1出力スイッチの2つの入力の一方は、前記第1の1入力2出力の分配手段の2つの出力の他の一方に接続され、前記2つの入力のうち他の一方は前記第2の1入力2出力の分配手段の2つの出力の他の一方に接続されたことを特徴とするスイッチマトリックス。 - 請求項1または請求項2記載のスイッチマトリックスにおいて、
前記4個の第1の接続経路は、2個の第2の接続経路と2個の第3の接続経路を形成し、
前記第1と第2の1入力2出力スイッチの出力または第1と第2の2入力1出力スイッチの入力を所定の間隔で向かい合わせに配置し、
前記2個の第2の接続経路で前記第1と第2の1入力2出力スイッチの出力同士または前記第1と第2の2入力1出力スイッチの入力同士をそれぞれ接続し、
前記2個の第3の接続経路は、一端が第1および第2の出力端子または第1および第2の入力端子にそれぞれ接続され、他端が前記2個の第2の接続経路にそれぞれ接続され、
前記第3の接続経路の一方は、当該接続経路が接続されていない第2の接続経路と交差してなることを特徴とするスイッチマトリックス。 - 請求項1乃至請求項3の何れかに記載のスイッチマトリックスにおいて、
前記1入力2出力スイッチまたは2入力1出力スイッチはソース/ドレイン間をゲート電圧によりオン、オフする少なくとも2個以上のFETを用いて構成したことを特徴とするスイッチマトリックス。 - n個の1入力n出力スイッチ(nは4以上の偶数)とn2/2個の第4の接続経路とn個の第5の接続経路とn個の入力端子とn個の出力端子を備え、
前記n個の1入力n出力スイッチをn/2個づつ2グループに分割し、これら2グループの1入力n出力スイッチの出力側を所定の間隔で向い合せに配置し、それぞれn/2個のスイッチペアを形成し、
前記n個の入力端子は、前記n個の1入力n出力スイッチの入力にそれぞれ接続され、
前記出力側が向い合せに配置されたn/2個のスイッチペアの出力同士を前記n2/2個の第4の接続経路でそれぞれ接続し、
前記n個の第5の接続経路の一端が前記n個の出力端子にそれぞれ接続され、他端を前記n2/2個の第4の接続経路のうち、前記n/2個の各スイッチペアに対する各接続経路から1箇所づつ接続したことを特徴とするスイッチマトリックス。 - 請求項5に記載のスイッチマトリックスにおいて、
n個の前記1入力n出力スイッチの代わりにn個のn入力1出力スイッチを用い、
前記分割された2グループのn入力1出力スイッチの入力側を所定の間隔で向い合わせに配置してn/2個のスイッチペアを形成し、
前記入力側が向かい合わせに配置されたn/2個のスイッチペアの入力同士を前記n2/2個の第4の接続経路でそれぞれ接続し、
前記n個の出力端子は、前記n個のn入力1出力スイッチの出力にそれぞれ接続され、
前記n個の第5の接続経路の1端が前記n個の入力端子にそれぞれ接続され、他端を前記n2/2個の第4の接続経路のうち、前記n/2の各スイッチペアに対する各接続経路から1箇所づつ接続したことを特徴とするスイッチマトリックス。 - 請求項5または請求項6に記載のスイッチマトリックスにおいて、
前記1入力n出力スイッチまたはn入力1出力スイッチはソース/ドレイン間をゲート電圧によりオンオフする少なくともn個以上のFETを用いて構成したことを特徴とするスイッチマトリックス。 - 請求項1乃至請求項7の何れかに記載のスイッチマトリックスにおいて、
前記各スイッチ、接続経路および入力端子および出力端子を同一半導体基板上に形成したことを特徴とするスイッチマトリックス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004041434A JP4071201B2 (ja) | 2004-02-18 | 2004-02-18 | スイッチマトリックス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004041434A JP4071201B2 (ja) | 2004-02-18 | 2004-02-18 | スイッチマトリックス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005236525A true JP2005236525A (ja) | 2005-09-02 |
JP4071201B2 JP4071201B2 (ja) | 2008-04-02 |
Family
ID=35019051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004041434A Expired - Lifetime JP4071201B2 (ja) | 2004-02-18 | 2004-02-18 | スイッチマトリックス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4071201B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147880A (ja) * | 2007-12-18 | 2009-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 4×4スイッチ |
US7557674B2 (en) | 2005-03-09 | 2009-07-07 | Nippon Telephone And Telegraph Corporation | Matrix switch |
JP2009189009A (ja) * | 2008-02-11 | 2009-08-20 | Keithley Instruments Inc | スイッチ・マトリックス |
WO2023120188A1 (ja) * | 2021-12-22 | 2023-06-29 | 株式会社村田製作所 | 高周波回路および通信装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5133433B2 (ja) * | 2011-02-21 | 2013-01-30 | 東芝テリー株式会社 | 多チャンネル高周波信号切替装置 |
-
2004
- 2004-02-18 JP JP2004041434A patent/JP4071201B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7557674B2 (en) | 2005-03-09 | 2009-07-07 | Nippon Telephone And Telegraph Corporation | Matrix switch |
JP2009147880A (ja) * | 2007-12-18 | 2009-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 4×4スイッチ |
JP4586064B2 (ja) * | 2007-12-18 | 2010-11-24 | 日本電信電話株式会社 | 4×4スイッチ |
JP2009189009A (ja) * | 2008-02-11 | 2009-08-20 | Keithley Instruments Inc | スイッチ・マトリックス |
JP4689726B2 (ja) * | 2008-02-11 | 2011-05-25 | キースリー インストルーメンツ インコーポレイテッド | スイッチ・マトリックス |
WO2023120188A1 (ja) * | 2021-12-22 | 2023-06-29 | 株式会社村田製作所 | 高周波回路および通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4071201B2 (ja) | 2008-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4192194B2 (ja) | マトリクススイッチ | |
CN108292911B (zh) | 低相移高频衰减器 | |
CN111048877B (zh) | 具有不对称接地的微型慢波传输线和相关移相器系统 | |
US4779065A (en) | Microwave signal routing matrix | |
JP4071201B2 (ja) | スイッチマトリックス | |
EP0967680A2 (en) | An apparatus and method for enhancing the isolation of an MMIC cross-point switch | |
US6605959B1 (en) | Structure and method for implementing wide multiplexers | |
US11018641B2 (en) | Power combiner circuit | |
US20090256646A1 (en) | Millimeter waveband switch | |
JPH0750559A (ja) | 超高周波電気信号の切替用マトリクス | |
JP4040600B2 (ja) | 2×2スイッチおよび4×4スイッチ | |
JPH0832395A (ja) | 可変減衰器 | |
EP0902988B1 (en) | A high frequency multi-port switching circuit | |
US6225874B1 (en) | Coupling structure as a signal switch | |
JPH09199902A (ja) | 回路選択装置 | |
JP4842150B2 (ja) | スイッチ装置 | |
JP4586064B2 (ja) | 4×4スイッチ | |
KR101476805B1 (ko) | 재구성가능한 증폭기 | |
JPH11186803A (ja) | 高周波スイッチ回路 | |
JP4789873B2 (ja) | 減衰器および電子デバイス | |
JP2008042343A (ja) | スイッチ回路およびスイッチ装置 | |
JP2743938B2 (ja) | マイクロ波移相器 | |
JP3946712B2 (ja) | スイッチ装置 | |
JP3253458B2 (ja) | 電界効果トランジスタ、半導体スイッチ及び半導体移相器 | |
WO2023242974A1 (ja) | 高周波スイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080116 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4071201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |