JP4689726B2 - スイッチ・マトリックス - Google Patents

スイッチ・マトリックス Download PDF

Info

Publication number
JP4689726B2
JP4689726B2 JP2009024809A JP2009024809A JP4689726B2 JP 4689726 B2 JP4689726 B2 JP 4689726B2 JP 2009024809 A JP2009024809 A JP 2009024809A JP 2009024809 A JP2009024809 A JP 2009024809A JP 4689726 B2 JP4689726 B2 JP 4689726B2
Authority
JP
Japan
Prior art keywords
switch
input
signal
output
switch matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009024809A
Other languages
English (en)
Other versions
JP2009189009A (ja
Inventor
シー ゲーケ ウエイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keithley Instruments LLC
Original Assignee
Keithley Instruments LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keithley Instruments LLC filed Critical Keithley Instruments LLC
Publication of JP2009189009A publication Critical patent/JP2009189009A/ja
Application granted granted Critical
Publication of JP4689726B2 publication Critical patent/JP4689726B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002Switching arrangements with several input- or output terminals

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Electronic Switches (AREA)

Description

本発明は、電気試験器に関し、特に、試験接続用のスイッチ・マトリックスに関するものである。
図1を参照して述べると、典型的なクロスポイントスイッチ・マトリックス10は、出力ライン0iと入力ラインIiの列と行とからそれぞれ形成されている。入力側から出力側への接続を許すために、「スイッチ」12は、クロス・ポイントに位置している。これらのスイッチは、例えば、単純な機械的スイッチ、機械的なリレー又は半導体の電子的な等価物とすることができる。
スイッチ・マトリックス10の動作上の1つの制限は、周波数の上限がスイッチ・マトリックス10の「スタブ」長によって影響を受けることである。スタブは、関連する信号に接続されるが、この信号を入力部から出力部まで実際に搬送することがない導体であると考えることができる。例えば、入力部Iが出力部Oに接続される場合、スタブは、導体部分14と導体部分16とを含んでいる。一般に、スイッチ・マトリックス10のエレメント数が増加するにつれて、スタブ効果が増加し、切替えられる信号の周波数を制限する
本発明の課題は、スイッチ・マトリックスのスタブ効果が低減して切替えられる信号の周波数を制限することがないようにしたスイッチ・マトリックスを提供することにある。
N及びMが2を越える整数であるM信号出力の少なくとも1つに、N信号入力の少なくとも1つを選択的に接続するためのスイッチ・マトリックスは、M信号出力の各々のまわりに配置されたN入力スイッチのクラスターを備えて、N入力スイッチの少なくともM個のクラスターを形成し、各入力スイッチは、スイッチ入力部とスイッチ出力部とを有し、スイッチ出力部は、それぞれの信号出力部に接続され、このクラスターとその入力スイッチとは、入力スイッチ接続点を形成するように隣接するクラスターの隣接するスイッチ入力側が接続されるのを許すように配置され、且つスイッチ・マトリックスは、信号入力毎にステアリングスイッチを備えている。このステアリングスイッチは、信号入力部を入力スイッチ接続点に選択的に接続し、ステアリングスイッチと入力スイッチとの組み合わせは、所望の信号入力を所望の信号出力に接続するように動作する。
先行技術のスイッチ・マトリックスの系統図である。 最小化された出力スタブ長を有するスイッチ・マトリックスの一例の系統図である。 本発明による共有入力接続点を有するスイッチ・マトリックスの一例の系統図である。 図3のスイッチ・マトリックスの入力接続点マルチプレクサーの一例の系統図である。 本発明によるスイッチ・マトリックスの他の例の系統図である。 本発明による付加的なスイッチ・マトリックスの系統図である。
図2を参照して述べると、スイッチ・マトリックス20(4x9)は、出力ラインスタブを最小化するように構成されている。各出力部O、O、O、O、O、O、O、O及びOに関連した4つの入力スイッチは、それぞれの出力部のまわりに集合している。従って、これらの出力部に関連するスタブは、それが接続しているスイッチリードよりほとんど大きくはない。しかしながら、入力ラインのスタブは、まだ相当ある(実際には、恐らく図1の例より大きい)。例えば、入力Iが出力Oに接続される場合、入力スタブは、導体部分22と導体部分24である。
図3を参照して述べると、スイッチ・マトリックス30(4x9)は、出力クラスターに関しては、図2と同様に構成されるが、16の入力接続点Iixを含み、各接続点は、出力スタブと同様のスタブ長(接続しているスイッチリードほど大きくない)を有する。入力部の入力接続点への接続に備えるために、追加のスイッチング層が付加される。例えば、図4を参照して述べると、各入力部Iiは、この入力部Iiを接続点Iix(この場合には、各入力部に利用される4つの接続点である)に接続するためにステアリングスイッチクラスターを備えている。それぞれの信号を搬送するためにステアリングクラスターと入力接続点との間に図示されない導体があるが、これらはスタブ長に寄与することはない。ステアリングクラスターは、入力接続点マルチプレクサーであると考えられ、実際、そのように設けられる。
図5を参照して述べると、スイッチ・マトリックス40(3x19)は、19の出力クラスター(1〜19)と27の入力接続点(A乃至A、B乃至B及びC乃至C)とを有する。
図6を参照して述べると、スイッチ・マトリックス50(3x19)は、19の出力クラスター(1〜19)と16の入力接続点(A乃至A、B乃至B及びC乃至C)とを有する。入力接続点を共有する出力部の最大数が大きいほど、入力マルチプレクサーは小さくすることができる。
隣接したクラスターの隣接したスイッチ入力部が接続されて入力スイッチ接続点を形成するように、クラスター(複数)とこれらのクラスターの入力スイッチとが設けられている。ステアリングスイッチは、信号入力部を選択可能に入力スイッチ接続点に接続する。ステアリングスイッチと入力スイッチとの組み合わせは、所望の信号入力部を所望の信号出力部に接続するように動作する。
クラスターの寸法をどの程度小さくすることができるかということは、基本的には、クラスターのスイッチの寸法によって制限される。密度を一層増加するために、クラスターは、プリント回路板の両側に設けることができ、それによって、可能な入力の数を倍加することができる。
スタブ長を最小化すると、より高い周波数信号(例えば1GHz)のスイッチングを可能にする。より高い周波数性を提供する他に、スイッチをクラスタリングすると、保護される必要がある物理的場所を最小化することにより(即ち、漏洩効果を最小にするように実際上マッチングする電圧に駆動される隣接導体を提供することにより)直流性能が改善される。
上記スイッチ・マトリックスにおけるスイッチは、例えば、単純な機械的スイッチ、機械的リレー又は半導体電子等価物とすることができる。
入力部と出力部との指定は、大部分は、この開示を理解することで容易に行われる。一般に、入力部と出力部との指定は、重要性なしで逆にしてもよい。
上記の例は、単一の切り替え導体を示しているが、この装置は、複数の並列導体スイッチングを含んでいてもよい。例えば、RFの入力部及び出力部で、各スイッチが信号と接地導体との両方を切り替えることが望ましい。
この開示は、例示的であり、この開示に含まれる教示の公平な範囲から逸脱することなく、細部を追加したり、変形したり、取り除いたりすることにより種々の変更を行うことができることは明らかである。従って、本発明は、特許請求の範囲が必要的に限定している範囲を除いて、この開示の特定な細部に限定されるものではない。
本発明によれば、スイッチ・マトリックスのスタブ長を最小化してスタブ効果が低減することによって切替信号の周波数を制限することがないので、産業上の利用性が向上する。
20、30、40 スイッチ・マトリックス
、O、O、O、O、O、O、O及びO出力
、I 入力
1−19 出力クラスター
−A、B−B、C−C 入力接続点

Claims (2)

  1. 1.N及びMが2を越える整数であるM信号出力の少なくとも1つに、N信号入力の少なくとも1つを選択的に接続するためのスイッチ・マトリックスであって、前記スイッチング・マトリックスは、前記M信号出力の各々のまわりに配置されたN入力スイッチのクラスターを備えて、N入力スイッチの少なくともM個のクラスターを形成し、各入力スイッチは、スイッチ入力端とスイッチ出力端とを有し、スイッチ出力端は、それぞれの信号出力端に接続され、前記クラスターとその入力スイッチとは、入力スイッチ接続点を形成するように隣接するクラスターの隣接するスイッチ入力が接続されるのを許すように配置され、且つ前記スイッチ・マトリックスは、各信号入力毎にステアリングスイッチを備え、前期ステアリングスイッチは、信号入力端を入力スイッチ接続点に選択的に接続するものであり、前記ステアリングスイッチと前記入力スイッチとの組み合わせは、所望の信号入力を所望の信号出力端に接続するように動作するマトリックス・スイッチ。
  2. 請求項1に記載のスイッチ・マトリックスであって、前記xステアリングスイッチは、それぞれの信号入力端のまわりに集合しているスイッチ・マトリックス。
JP2009024809A 2008-02-11 2009-02-05 スイッチ・マトリックス Expired - Fee Related JP4689726B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/029,129 US8059639B2 (en) 2008-02-11 2008-02-11 Switch matrix
US12/029,129 2008-02-11

Publications (2)

Publication Number Publication Date
JP2009189009A JP2009189009A (ja) 2009-08-20
JP4689726B2 true JP4689726B2 (ja) 2011-05-25

Family

ID=40938794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009024809A Expired - Fee Related JP4689726B2 (ja) 2008-02-11 2009-02-05 スイッチ・マトリックス

Country Status (2)

Country Link
US (1) US8059639B2 (ja)
JP (1) JP4689726B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201412027A (zh) * 2012-09-14 2014-03-16 Chicony Electronics Co Ltd 矩陣測試方法、系統及電壓時脈控制方法
KR101890936B1 (ko) * 2015-09-07 2018-09-28 삼성전자주식회사 스위치 매트릭스 어셈블리 및 자기 공명 영상 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63502392A (ja) * 1985-07-18 1988-09-08 ヒユ−ズ・エアクラフト・カンパニ− 能動マイクロ波スイッチャ−
JPH0847012A (ja) * 1994-07-27 1996-02-16 Nippon Telegr & Teleph Corp <Ntt> マトリクススイッチ
JP2005236525A (ja) * 2004-02-18 2005-09-02 Nippon Telegr & Teleph Corp <Ntt> スイッチマトリックス
JP2005526433A (ja) * 2002-05-15 2005-09-02 エイチアールエル ラボラトリーズ,エルエルシー スイッチ配列及びその製造方法
JP2005323304A (ja) * 2004-05-11 2005-11-17 Nippon Telegr & Teleph Corp <Ntt> 2×2スイッチおよび4×4スイッチ
JP2005323297A (ja) * 2004-05-11 2005-11-17 Nippon Telegr & Teleph Corp <Ntt> 4×4スイッチおよび8×8スイッチ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205138B1 (en) * 1998-04-24 2001-03-20 International Business Machines Corporation Broadband any point to any point switch matrix
US6466343B1 (en) * 1999-04-28 2002-10-15 3Com Corporation System for assigning wavelengths in a wave division multiplexing based optical switch
US6888825B1 (en) * 2000-12-29 2005-05-03 Redback Networks Inc. Cross-connect with shared storage
US6990095B2 (en) * 2001-10-02 2006-01-24 National Taiwan University Self-routing data switching system
GB0208797D0 (en) * 2002-04-17 2002-05-29 Univ Cambridge Tech IP-Capable switch
US7693703B2 (en) * 2003-08-01 2010-04-06 Mentor Graphics Corporation Configuration of reconfigurable interconnect portions
FR2891680B1 (fr) * 2005-09-30 2007-11-02 Alcatel Sa Systeme de commutation de paquets pour noeud de reseau de communication
FR2893800B1 (fr) * 2005-11-24 2008-01-04 Alcatel Sa Systeme de commutation de paquets pour noeud de reseau de telecommunication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63502392A (ja) * 1985-07-18 1988-09-08 ヒユ−ズ・エアクラフト・カンパニ− 能動マイクロ波スイッチャ−
JPH0847012A (ja) * 1994-07-27 1996-02-16 Nippon Telegr & Teleph Corp <Ntt> マトリクススイッチ
JP2005526433A (ja) * 2002-05-15 2005-09-02 エイチアールエル ラボラトリーズ,エルエルシー スイッチ配列及びその製造方法
JP2005236525A (ja) * 2004-02-18 2005-09-02 Nippon Telegr & Teleph Corp <Ntt> スイッチマトリックス
JP2005323304A (ja) * 2004-05-11 2005-11-17 Nippon Telegr & Teleph Corp <Ntt> 2×2スイッチおよび4×4スイッチ
JP2005323297A (ja) * 2004-05-11 2005-11-17 Nippon Telegr & Teleph Corp <Ntt> 4×4スイッチおよび8×8スイッチ

Also Published As

Publication number Publication date
JP2009189009A (ja) 2009-08-20
US8059639B2 (en) 2011-11-15
US20090201822A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
JP4192194B2 (ja) マトリクススイッチ
JP2018064126A (ja) 半導体装置
TW200518458A (en) Nanotube-based switching elements and logic circuits
JP6692455B2 (ja) 差動コネクタおよびその差動対配置構造ならびに差動コネクタプラグ
US20170371824A1 (en) Bus sharing scheme
EP3620892B1 (en) Rotatable board configuration to improve cooling
JP4689726B2 (ja) スイッチ・マトリックス
CN101188902B (zh) 印刷电路板
CN203387772U (zh) 印刷电路板和电子产品
JP2014534625A5 (ja)
JP5324619B2 (ja) 信号伝送回路
CN109698185B (zh) 集成电路的配电网络
US7268642B2 (en) Universal switch
JP2005243742A (ja) 複数の入力電圧仕様に対応可能なモータ駆動装置
JP4071201B2 (ja) スイッチマトリックス
JP6296125B2 (ja) 伝送路構造、その製造方法、および伝送路選択方法
JP2011044812A (ja) 高周波電力増幅器
US7603509B1 (en) Crossbar switch with grouped inputs and outputs
CN111402779B (zh) 多工器电路及其显示面板
CN103813604A (zh) 电子装置及其导电板
JP2015099854A (ja) 伝送路構造、その製造方法、および伝送路選択方法
JP2022042712A5 (ja)
US20110199119A1 (en) Programmable logic device with custom blocks
JP3946712B2 (ja) スイッチ装置
JP2017192188A (ja) 母線区分用スイッチギヤ及びそれを備えたスイッチギヤ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees