JP4586064B2 - 4×4スイッチ - Google Patents
4×4スイッチ Download PDFInfo
- Publication number
- JP4586064B2 JP4586064B2 JP2007326013A JP2007326013A JP4586064B2 JP 4586064 B2 JP4586064 B2 JP 4586064B2 JP 2007326013 A JP2007326013 A JP 2007326013A JP 2007326013 A JP2007326013 A JP 2007326013A JP 4586064 B2 JP4586064 B2 JP 4586064B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switches
- terminals
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Description
前記第1ないし第5の5個の2×2スイッチは、それぞれ、第1および第2の入力端子と第1および第2の出力端子とを備え、
前記第1および第2の入力端子それぞれに入力された信号を、前記第1および第2の出力端子、または、前記第2および第1の出力端子にそれぞれ出力し、
前記4個の信号入力端子それぞれは、前記第1および第2の2×2スイッチそれぞれの第1および第2の入力端子にそれぞれ接続され、
前記第1の2×2スイッチの第1の出力端子は、前記第3の2×2スイッチの第1の入力端子に接続され、前記第2の2×2スイッチの第1の出力端子は、前記第3の2×2スイッチの第2の入力端子に接続され、前記第1の2×2スイッチの第2の出力端子は、前記第4の2×2スイッチの第1の入力端子に接続され、前記第2の2×2スイッチの第2の出力端子は、前記第4の2×2スイッチの第2の入力端子に接続され、
前記第3および第4の2×2スイッチの第1の出力端子それぞれは、前記2個の伝送手段の一端にそれぞれ接続され、前記第3および第4の2×2スイッチの第2の出力端子それぞれは、前記第5の2×2スイッチの第1および第2の入力端子にそれぞれ接続され、
前記4個の信号出力端子それぞれは、前記2個の伝送手段の他端と前記第5の2×2スイッチの第1および第2の出力端子とにそれぞれ接続され、
前記2個の伝送手段それぞれを通過する信号の通過時間が、前記第5の2×2スイッチを通過する信号の通過時間と同一となるように設定した4×4スイッチであって、
前記第1ないし第4の4個の2×2スイッチは、すべて、同一構成で、かつ、それぞれの接続経路の長さが等長であり、一方、前記第5の2×2スイッチは、1個の共通端子と2個の個別端子とをそれぞれに有する第1および第2の単極双投スイッチと、第1ないし第4の4本の伝送線路と、から構成され、
前記第1の単極双投スイッチの前記2個の個別端子それぞれは、前記第1および第2の伝送線路の一端にそれぞれ接続され、前記第2の単極双投スイッチの前記2個の個別端子それぞれは、前記第3および第4の伝送線路の一端にそれぞれ接続され、
前記第5の2×2スイッチの第1および第2の入力端子または第1および第2の出力端子が、前記第1および第2の単極双投スイッチの前記共通端子にそれぞれ接続され、
前記第5の2×2スイッチの第1および第2の出力端子または第1および第2の入力端子が、前記第1および第3の伝送線路の他端同士の接続点、および、前記第2および第4の伝送線路の他端同士の接続点にそれぞれ接続され、
さらに、第1および第2のオープンスタブを備え、前記第1および第2のオープンスタブそれぞれが、前記2個の伝送手段の他端と前記信号出力端子との接続点にそれぞれ接続され、かつ、前記第1および第2のオープンスタブそれぞれの電気長が、前記第5の2×2スイッチ内の伝送線路の電気長に該第5の2×2スイッチのオフ容量と等価な電気長を加えた長さからなることを特徴とする。
本発明の実施の形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明に係わる4×4スイッチは、構成要素(例えば、FETなど)が少ない2×2スイッチを5個使用する回路構成において、スイッチのON/OFFによって生じる信号経路上のオープンスタブの影響を相殺するように、特定の信号出力端子(例えば、5個目の2×2スイッチが挿入されていない信号出力端子)にオープンスタブまたはシャントキャパシタを挿入することを特徴としており、而して、各ポート間の容量成分などのインピーダンスを均一にして、各信号経路間の通過特性、各ポート間の特性を均一にすることを可能としている。
まず、本発明に係わる4×4スイッチの第1の実施の形態のブロック構成およびその具体的な回路構成について、図1および図2を用いて説明する。図1は、本発明の第1の実施の形態に係わる4×4スイッチのブロック構成の一例を示すブロック構成図であり、2×2スイッチを単位スイッチとして5個備えている例を示している。図2は、本発明の第1の実施の形態に係わる4×4スイッチの回路構成の一例を示す回路図であり、図1のブロック構成の具体的な回路構成の一例として、FET等の構成要素数を最少とするように、各2×2スイッチを、2個のFETを有する2個の単極双投スイッチ(SPDTスイッチ)を用いて構成している例を示している。
次に、本発明に係わる4×4スイッチの第2の実施の形態のブロック構成およびその具体的な回路構成について、図3および図4を用いて説明する。図3は、本発明の第2の実施の形態に係わる4×4スイッチのブロック構成の一例を示すブロック構成図であり、第1の実施の形態の図1の場合と同様、2×2スイッチを単位スイッチとして5個備えている例を示している。図4は、本発明の第2の実施の形態に係わる4×4スイッチの回路構成の一例を示す回路図であり、第1の実施の形態の図2の場合と同様、図3のブロック構成の具体的な回路構成の一例として、FET等の構成要素数を最少とするように、各2×2スイッチを、2個のFETを有する2個の単極双投スイッチ(SPDTスイッチ)を用いて構成している例を示している。
前述の各実施の形態に示した図1〜図4は、本発明のブロック構成、回路構成の一例を例示したものであって、本発明は、かくのごときブロック構成、回路構成に限定されることなく、例えば、信号入力端子11〜14と信号出力端子21〜24とを互いに入れ替えた構成としても構わないし、第1〜第5の2×2スイッチ121〜125のうち、1個以上の2×2スイッチを左右反転した構成としても構わない。
Claims (8)
- 4個の信号入力端子と、第1ないし第5の5個の2×2スイッチと、4個の信号出力端子と、2個の伝送手段とを少なくとも備え、
前記第1ないし第5の5個の2×2スイッチは、それぞれ、第1および第2の入力端子と第1および第2の出力端子とを備え、
前記第1および第2の入力端子それぞれに入力された信号を、前記第1および第2の出力端子、または、前記第2および第1の出力端子にそれぞれ出力し、
前記4個の信号入力端子それぞれは、前記第1および第2の2×2スイッチそれぞれの第1および第2の入力端子にそれぞれ接続され、
前記第1の2×2スイッチの第1の出力端子は、前記第3の2×2スイッチの第1の入力端子に接続され、前記第2の2×2スイッチの第1の出力端子は、前記第3の2×2スイッチの第2の入力端子に接続され、前記第1の2×2スイッチの第2の出力端子は、前記第4の2×2スイッチの第1の入力端子に接続され、前記第2の2×2スイッチの第2の出力端子は、前記第4の2×2スイッチの第2の入力端子に接続され、
前記第3および第4の2×2スイッチの第1の出力端子それぞれは、前記2個の伝送手段の一端にそれぞれ接続され、前記第3および第4の2×2スイッチの第2の出力端子それぞれは、前記第5の2×2スイッチの第1および第2の入力端子にそれぞれ接続され、
前記4個の信号出力端子それぞれは、前記2個の伝送手段の他端と前記第5の2×2スイッチの第1および第2の出力端子とにそれぞれ接続され、
前記2個の伝送手段それぞれを通過する信号の通過時間が、前記第5の2×2スイッチを通過する信号の通過時間と同一となるように設定した4×4スイッチであって、
前記第1ないし第4の4個の2×2スイッチは、すべて、同一構成で、かつ、それぞれの接続経路の長さが等長であり、一方、前記第5の2×2スイッチは、1個の共通端子と2個の個別端子とをそれぞれに有する第1および第2の単極双投スイッチと、第1ないし第4の4本の伝送線路と、から構成され、
前記第1の単極双投スイッチの前記2個の個別端子それぞれは、前記第1および第2の伝送線路の一端にそれぞれ接続され、前記第2の単極双投スイッチの前記2個の個別端子それぞれは、前記第3および第4の伝送線路の一端にそれぞれ接続され、
前記第5の2×2スイッチの第1および第2の入力端子または第1および第2の出力端子が、前記第1および第2の単極双投スイッチの前記共通端子にそれぞれ接続され、
前記第5の2×2スイッチの第1および第2の出力端子または第1および第2の入力端子が、前記第1および第3の伝送線路の他端同士の接続点、および、前記第2および第4の伝送線路の他端同士の接続点にそれぞれ接続され、
さらに、第1および第2のオープンスタブを備え、前記第1および第2のオープンスタブそれぞれが、前記2個の伝送手段の他端と前記信号出力端子との接続点にそれぞれ接続され、かつ、前記第1および第2のオープンスタブそれぞれの電気長が、前記第5の2×2スイッチ内の伝送線路の電気長に該第5の2×2スイッチのオフ容量と等価な電気長を加えた長さからなることを特徴とする4×4スイッチ。 - 請求項1に記載の4×4スイッチにおいて、前記第1および第2のオープンスタブに代わり、第1および第2のキャパシタを備え、前記第1および第2のキャパシタそれぞれの一端が、前記2個の伝送手段の他端と前記信号出力端子との接続点それぞれに接続され、前記第1および第2のキャパシタそれぞれの他端が、接地されてなることを特徴とする4×4スイッチ。
- 請求項1または2に記載の4×4スイッチにおいて、前記4個の信号入力端子と前記4個の信号出力端子とを入れ替えた構成とすることを特徴とする4×4スイッチ。
- 請求項1ないし3のいずれかに記載の4×4スイッチにおいて、前記2個の伝送手段それぞれの挿入損失または利得が、前記第5の2×2スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする4×4スイッチ。
- 請求項1ないし3のいずれかに記載の4×4スイッチにおいて、2個の抵抗をさらに備え、前記2個の抵抗のそれぞれは、前記2個の伝送手段それぞれに直列に接続され、前記直列に接続された抵抗と前記伝送手段との合計の挿入損失または利得が、それぞれ、前記第5の2×2スイッチの挿入損失または利得と、所望の帯域において同一となるように設定したことを特徴とする4×4スイッチ。
- 請求項1ないし5のいずれかに記載の4×4スイッチにおいて、前記2個の伝送手段、前記第1および第2のオープンスタブ、前記第1ないし第5の2×2スイッチ内の前記第1ないし第4の伝送線路、および、前記第1ないし第5の2×2スイッチ間を接続する伝送線路、のすべてまたは一部が、ストリップライン、マイクロストリップライン、スロットライン、コプレーナ導波路、あるいは、同軸線路のいずれかを用いて構成されることを特徴とする4×4スイッチ。
- 請求項1ないし6のいずれかに記載の4×4スイッチにおいて、前記第1ないし第4の4個の2×2スイッチが、それぞれ、少なくとも2個以上の単極双投スイッチを用いて構成されることを特徴とする4×4スイッチ。
- 請求項1ないし7のいずれかに記載の4×4スイッチにおいて、前記第1ないし第5の5個の2×2スイッチをそれぞれ構成する前記単極双投スイッチが、少なくとも2個以上のFETを用いて構成されることを特徴とする4×4スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326013A JP4586064B2 (ja) | 2007-12-18 | 2007-12-18 | 4×4スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326013A JP4586064B2 (ja) | 2007-12-18 | 2007-12-18 | 4×4スイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009147880A JP2009147880A (ja) | 2009-07-02 |
JP4586064B2 true JP4586064B2 (ja) | 2010-11-24 |
Family
ID=40917924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007326013A Active JP4586064B2 (ja) | 2007-12-18 | 2007-12-18 | 4×4スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4586064B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5868703A (ja) * | 1981-10-21 | 1983-04-23 | Fujitsu Ltd | 光スイツチ装置 |
JP2005236525A (ja) * | 2004-02-18 | 2005-09-02 | Nippon Telegr & Teleph Corp <Ntt> | スイッチマトリックス |
JP2005323304A (ja) * | 2004-05-11 | 2005-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 2×2スイッチおよび4×4スイッチ |
JP2005323297A (ja) * | 2004-05-11 | 2005-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 4×4スイッチおよび8×8スイッチ |
-
2007
- 2007-12-18 JP JP2007326013A patent/JP4586064B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5868703A (ja) * | 1981-10-21 | 1983-04-23 | Fujitsu Ltd | 光スイツチ装置 |
JP2005236525A (ja) * | 2004-02-18 | 2005-09-02 | Nippon Telegr & Teleph Corp <Ntt> | スイッチマトリックス |
JP2005323304A (ja) * | 2004-05-11 | 2005-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 2×2スイッチおよび4×4スイッチ |
JP2005323297A (ja) * | 2004-05-11 | 2005-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 4×4スイッチおよび8×8スイッチ |
Also Published As
Publication number | Publication date |
---|---|
JP2009147880A (ja) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7557674B2 (en) | Matrix switch | |
CN108292911B (zh) | 低相移高频衰减器 | |
KR100975607B1 (ko) | 정합 회로 | |
CN113472331A (zh) | 具有旁路拓扑的射频开关 | |
US8754722B2 (en) | Planar integrated switching device | |
WO2019018696A1 (en) | TRIDIRECTIONAL SWITCH WITH LOW LOSS OF INSERTION | |
JP4586064B2 (ja) | 4×4スイッチ | |
JP4087354B2 (ja) | 4×4スイッチおよび8×8スイッチ | |
JP4071201B2 (ja) | スイッチマトリックス | |
JP4040600B2 (ja) | 2×2スイッチおよび4×4スイッチ | |
Chan et al. | Miniaturized RF MEMS switch cells for crossbar switch matrices | |
US11088668B2 (en) | LNA with controlled phase bypass | |
JPH09199902A (ja) | 回路選択装置 | |
JP2009152306A (ja) | 半導体スイッチ | |
CA2251967A1 (en) | A high frequency multi-port switching circuit | |
US10171076B2 (en) | Independent control of branch FETs for RF performance improvement | |
US20050259491A1 (en) | Universal switch | |
JP3946712B2 (ja) | スイッチ装置 | |
KR101840566B1 (ko) | 스위칭 경로 회로를 이용하여 광대역 특성을 구현한 갈륨비소 단일칩 고주파 집적 회로 장치 | |
US20090201822A1 (en) | Switch matrix | |
JP2000188524A (ja) | 減衰器 | |
JP2005051363A (ja) | 線路切換型移相ユニット及び線路切換型移相器 | |
JP2007228559A (ja) | スイッチ装置 | |
WO2023242974A1 (ja) | 高周波スイッチ | |
KR101247048B1 (ko) | 결합선로를 이용한 고격리도 rf 스위치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090527 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4586064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |