JP2009141123A - 基板への改質層形成方法 - Google Patents

基板への改質層形成方法 Download PDF

Info

Publication number
JP2009141123A
JP2009141123A JP2007315932A JP2007315932A JP2009141123A JP 2009141123 A JP2009141123 A JP 2009141123A JP 2007315932 A JP2007315932 A JP 2007315932A JP 2007315932 A JP2007315932 A JP 2007315932A JP 2009141123 A JP2009141123 A JP 2009141123A
Authority
JP
Japan
Prior art keywords
substrate
modified layer
laser beam
laminate
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007315932A
Other languages
English (en)
Other versions
JP5160868B2 (ja
Inventor
Yosuke Watanabe
陽介 渡邊
Kenji Furuta
健次 古田
Kiyoshi Osuga
浄 大須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2007315932A priority Critical patent/JP5160868B2/ja
Priority to US12/270,649 priority patent/US7927974B2/en
Priority to DE102008060380.5A priority patent/DE102008060380B4/de
Publication of JP2009141123A publication Critical patent/JP2009141123A/ja
Application granted granted Critical
Publication of JP5160868B2 publication Critical patent/JP5160868B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】レーザ光線の光路上に積層物が積層される基板であっても、基板の内部に、レーザ光線によって改質層を確実に形成できる方法を提供する。
【解決手段】被妨害領域21を記憶したマッピングデータを取得する。第1改質層形成工程で、基板1の表面1aに積層物4、5を積層する前に、マッピングデータに基づいて、被妨害領域21にレーザ光線10を照射して被妨害領域21のみに改質層を形成する。基板1上に積層物4、5を積層した後に、第2改質層形成工程で、少なくとも第1改質層形成工程で改質層が形成されていない分割予定ライン2にレーザ光線10を照射して改質層を形成する。
【選択図】図5

Description

本発明は、半導体ウェーハなどの基板にレーザ光線を照射して、基板の内部に改質層を形成する改質層形成方法に関する。
半導体ウェーハなどの基板は、分割予定ラインによってデバイスが形成されるデバイス領域が区画される。このデバイス領域にデバイスが形成された後、研磨などの処理が施され、分割予定ラインに沿って切断することでデバイス(半導体チップ)が得られる。基板を切断する方法としては、切断ブレードを用いた方法や、レーザ光線を分割予定ラインに沿って照射し、アブレーションと呼ばれる熱蒸散現象によりウェーハにスリットを形成して切断する方法など多様な方法が採用されている。
上記の基板を切断する方法の1つとして、基板の内部に、脆弱な領域である改質層を形成してから基板に外力を加えることで基板を分割する方法がある(特許文献1参照)。この方法によれば、透過性のレーザ光線の焦点を基板の内部に合わせ、分割予定ラインに沿ってレーザ光線を照射して、基板の内部に改質層を形成した後に、基板に外力を加えることで、レーザ光線により脆くなった部分から基板が割断され、分割予定ラインに沿って基板が多数のデバイスに個片化される。
特開2005−95952号公報
ところで、レーザ光線が照射される光路上にはレーザ光線を吸収もしくは反射するテスト用パターンであるTEGや基板上の積層物が存在する場合がある。このような積層物がレーザ光線の光路上に積層された状態で、分割予定ラインに沿ってレーザ光線を照射した場合、積層物に障害となって積層物に覆われた領域のみレーザ光線が照射されないといったことが起こる。こうなると、レーザ光線照射後の基板には、レーザ光線が基板の内部まで届かず、改質層が形成されない領域が発生する。この状態で基板に外力を加えると、基板の内部に改質層が形成されていない領域が存在するため、個片化して得られたデバイスには、欠けやばりであるチッピングが生成されるおそれがある。また、基板が分割予定ラインから大きく外れて割断されるといった問題も生じる場合がある。
よって本発明は、レーザ光線を基板の分割予定ラインに沿って照射して基板の内部に改質層を形成するにあたり、レーザ光線の光路上に積層物が積層される基板であっても、基板の内部に、レーザ光線によって改質層を確実に形成できる方法を提供することを目的としている。
本発明は、分割予定ラインによって区画された複数のデバイス領域が形成された基板と、基板のデバイス領域上もしくは分割予定ライン上に積層される積層物とを備える組立体を製造するにあたり、基板の分割予定ラインに沿って、基板を透過する波長のレーザ光線を照射することにより、基板内部に改質層を形成する方法であって、基板上に積層物を積層する前に、分割予定ラインに沿ってレーザ光線を照射して改質層を形成することを特徴としている。
本発明の基板への改質層形成方法では、基板上に積層物が積層される前に、予めレーザ光線を照射させることで基板の内部に改質層が形成される。これによって、全ての分割予定ラインの全域にわたって改質層が形成される。この結果、チッピングの生成を防ぎ、分割予定ラインに沿って基板が割断される。
また、本発明の改質層形成方法は、予め、積層物がレーザ光線を照射する妨げとなり改質層が形成不能となる分割予定ライン上の領域である被妨害領域を記憶したマッピングデータを取得しておき、次いで、基板上に積層物が積層される前に、マッピングデータに基づいて、被妨害領域にレーザ光線を照射して被妨害領域のみに改質層を形成する第1改質層形成工程と、基板上に積層物が積層された後に、少なくとも第1改質層形成工程で改質層が形成されていない分割予定ラインにレーザ光線を照射して改質層を形成する第2改質層形成工程とを備えることを特徴としている。
この方法によると、第1改質層形成工程では、予め取得したマッピングデータに基づいて被妨害領域にレーザ光線を照射することで、被妨害領域のみに改質層が形成される。次いで、基板上に積層物が積層された後に、第2改質層形成工程で、少なくとも第1改質層形成工程で改質層が形成されていない分割予定ラインにレーザ光線を照射して改質層を形成する。これにより、被妨害領域を含む分割予定ラインの全域にわたり改質層が形成される。このように、マッピングデータを予め取得しておくことで、基板上に積層物が積層される前に被妨害領域のみ改質層を形成することができる。ところで、基板は、改質層が形成された分割予定ラインの長さに比例して強度が低下する。すなわち、改質層が形成される分割予定ラインが短くなるほど、改質層形成後の基板の強度を保つことができる。本発明では、第1改質層形成工程で必要最小限の領域である被妨害領域のみに改質層を形成するため、基板の強度低下が抑えられる。その結果、第1改質層形成工程後でも、基板に外力を加えるおそれのあるハンドリングや積層物の積層作業を円滑に行うことができる。また、基板の裏面からレーザ光線を照射する必要がないため、表面に積層物が積層され、裏面に金属膜などが形成された基板であっても、全ての分割予定ラインの全域にわたって改質層を形成することができる。
本発明によれば、分割ライン上に積層物が積層される基板であっても、全ての分割ラインに沿って基板の内部に確実に改質層が形成することができる。これにより、基板に外力を加えたときに、チッピングの生成の防止や分割ラインに沿って割断できるといった効果を奏する。また、第1改質層形成工程で被妨害領域のみに改質層が形成され、第2改質層形成工程で残りの分割予定ラインに沿って改質層が形成されることによって、第1改質層形成工程後の基板の強度が保たれるため、ハンドリングや積層物の積層作業を円滑に行えるとともに、全ての分割予定ラインに沿って改質層を形成できるといった効果を奏する。
以下、図面を参照して本発明の一実施形態を説明する。
図1の符号1は、一実施形態の改質層形成方法で改質層が形成される基板である。この基板1はシリコンウェーハ等である。基板1の表面1aには格子状の分割予定ライン2によって複数の矩形状のデバイス領域3が区画されている。これらデバイス領域3には、図1(b)に示すTEGやエレメント等の積層物4、5が積層される。この積層物4、5は、金属などレーザ光線を吸収もしくは反射する素材で形成される。図1(c)は、表面1aに積層物4、5が積層された基板1(組立体)を示す。積層物4は、図1(c)に示すように分割予定ライン2を覆って隣り合うデバイス領域3にわたり積層される。また、積層物4は、基板1の個片化と同時に分割ライン2に沿って切断される。また、積層物5は、後に詳述するレーザ光線の光路上にかかって積層される。基板1は、最終的には分割予定ライン2に沿って切断、分割され、複数のデバイスに個片化される。
積層物4、5が積層された基板1は、レーザ光線により基板1の内部に脆弱な領域である改質層を形成してから基板1に外力を加えることでデバイスに個片化される。この改質層形成方法では、レーザ光線の焦点を基板1の内部に合わせ、積層物4、5が積層された基板1の分割予定ライン2に沿ってレーザ光線を照射することで、分割予定ライン2に沿って基板1の内部に改質層が形成される。基板1に改質層を形成するレーザ加工装置としては、例えば、上記特許文献1(特開2005−95952号公報)に記載されている装置と同様な構成のものが好適に用いられる。
基板1へ照射するレーザ光線の照射条件は、例えば、次のように設定される。
・光源…LD励起QスイッチNd:YVO4
・波長…1064nmのパルスレーザ
・繰り返し周波数…100kHz
・パルス幅…40ns
・平均出力…1W
・集光スポット径…φ1μm
・加工送り速度…100mm/sec
図1(c)に示すような分割予定ライン2上にかかって積層物4、5が積層された基板1の分割予定ライン2に沿ってレーザ光線を照射する場合、図2に示すように積層物4、5が障害となり、基板1の内部までレーザ光線が充分に照射されない領域が発生する。図2(a)は、積層物4が積層されている分割予定ライン2に沿ってレーザ光線10が照射されている様子を示す。このとき、積層物4が金属などのレーザ光線を吸収もしくは反射する素材で形成されているため、積層物4がレーザ光線10を遮断してしまい、分割予定ライン2の積層物4によって覆われた部分には改質層が形成されない。また、図2(b)は、積層物5が積層された横に形成されている分割予定ライン2に沿ってレーザ光線10が照射されている様子を示す。このとき、積層物5がレーザ光線10の一部を遮断してしまい、レーザ光線10が遮断されずに照射された場合に比べて一部にしか改質層が形成されない。このように積層物4、5が積層された基板1には、図3に示すように、レーザ光線10が充分に照射されない被妨害領域21が存在する。
図4(a)は、分割予定ライン2に沿ってレーザ光線10が照射された基板1を示す。図4(a)の分割予定ライン2の太線の領域は、改質層が充分に形成された領域20を示す。この基板1に外力を加えて個片化すると、デバイス6には、図4(b)に示すように欠けやばりであるチッピング22が生成され易い。また、基板1が分割予定ライン2から大きく外れて割断される場合もある。チッピング22の生成や分割予定ライン2に沿って割断されないといった問題は、被妨害領域21にレーザ光線10が充分に照射されず、改質層が充分に形成されていないことに起因して発生する。一実施形態は、このように被妨害領域21を含む分割予定ライン2の全域にわたり、確実に改質層を形成する方法として有効なものである。
次に、図5を参照して一実施形態の改質層形成方法を説明する。
まず最初に、分割予定ライン2中の、積層物4、5によってレーザ光線10を照射する妨げとなり改質層が形成不能となる被妨害領域21を記憶したマッピングデータを取得する。マッピングデータは、積層物4、5の配置などの、基板1の設計データに基づいて作成される。このマッピングデータは、積層物の種類や積層される位置によって異なるため、デバイスの仕様ごとに取得する。次いで、取得したマッピングデータをもとに、基板1の被妨害領域21のみにレーザ光線10を照射する(第1改質層形成工程)。これによって、図5(a)に示すように被妨害領域21のみに改質層が形成される。次いで、図5(b)に示すように基板1の表面1aの所定位置に積層物4、5が積層される。積層物4、5が基板1の表面1aに積層されたら、図5(c)に示すように、第1改質層形成工程で改質層が形成されていない分割予定ライン2に沿ってレーザ光線10を照射する(第2改質層形成工程)。このとき、分割予定ライン2の全域にわたってレーザ光線10を照射しても構わない。また、レーザ光線10は、基板1が分割予定ライン2に沿って確実に割断される最低限の分割予定ライン2に沿って照射させればよい。
以上のように、全ての分割予定ライン2の全域にわたってレーザ光線10が照射されたら、基板1に外力を加える。基板に外力を加える方法としては、例えば、基板1を、粘着テープを介してリング状のフレームに保持してから基板1を拡張するブレーキング装置を用いた方法がある。このブレーキング装置は、基板1を載置するステージと、フレームを固定し、昇降するクランプを備えている。テーブル上に基板1を載置し、クランプ機構で固定したフレームを、ウェーハ1に対して相対的に下方に押し下げる。これにより、粘着テープが拡張するとともに、ウェーハ1がフレーム側へ向かい引っ張られる。この結果、基板1に外力が加わり、改質層が形成された分割予定ライン2に沿って基板1が割断される。これにより、図5(d)に示すような分割予定ライン2に沿って割断されたデバイス6が得られる。
上記一実施形態の改質層形成方法では、基板1上に積層物4、5が積層される前に、予めレーザ光線10を被妨害領域21に照射することにより、被妨害領域21のみに改質層が形成される。そしてこの後、被妨害領域21以外の分割予定ライン2に沿ってレーザ光線10を照射する。これによって、被妨害領域21を含む分割予定ライン2の全域にわたり改質層が形成される。この結果、チッピング22の生成を防止し、分割予定ライン2に沿って基板1が割断される。
上記のように、マッピングデータを予め取得しておくことで、基板1上に積層物4、5が積層される前に被妨害領域21のみ改質層を形成することができる。ところで、基板1は、改質層が形成された分割予定ライン2の長さに比例して強度が低下する。すなわち、改質層が形成される分割予定ライン2が短くなるほど、改質層形成後の基板1の強度を保つことができる。一実施形態では、第1改質層形成工程で必要最小限の領域である被妨害領域21のみに改質層を形成するため、基板1の強度低下が抑えられる。その結果、第1改質層形成工程後でも、基板1に外力を加えるおそれのあるハンドリングや積層物の積層作業を円滑に行うことができる。
また、従来技術のようなレーザ加工装置を用いて裏面1b側からレーザ光線10を照射する場合、基板1は、裏面1b側を露出した状態で保持される。このとき、基板1の表面1a側には、積層物4、5による凹凸が生じており、基板1を平坦に保持することが難しい。また、基板1の裏面1bには、金属膜が形成される場合がある。金属膜は、レーザ光線10を反射、遮断してしまう。基板1の裏面1bに金属膜が形成された状態で裏面1bからレーザ光線10を照射しても、金属膜が障害になりレーザ光線10が基板1の内部まで届かず、改質層が形成されない。
しかしながら、一実施形態の改質層形成方法を採用することにより、基板1の裏面1bからレーザ光線10を照射する必要がなく、表面1aから照射できる。したがって、表面1aに積層物4、5が積層され、裏面1bに金属膜などが形成された基板であっても、被妨害領域21を含む分割予定ライン2の全域にわたり改質層を確実に形成することができる。
(a)は、本発明の一実施形態の改質層形成方法で改質層が形成される基板を示す斜視図、(b)は、図1(a)に示す基板の表面に積層される積層物を示す斜視図、(c)は、積層物が積層された基板を示す斜視図である。 図1(c)に示す基板にレーザ光線が照射される様子を示す断面図である。 図1(c)に示す基板の被妨害領域を示す平面図である。 (a)は、分割予定ラインにレーザ光線が照射された基板を示す平面図、(b)は、図4(a)の基板を個片化して得られたデバイスを示す平面図である。 一実施形態の改質層形成方法を示す平面図である。
符号の説明
1…基板
2…分割予定ライン
3…デバイス領域
4、5…積層物
10…レーザ光線
21…被妨害領域

Claims (2)

  1. 分割予定ラインによって区画された複数のデバイス領域が形成された基板と、
    該基板の前記デバイス領域上もしくは前記分割予定ライン上に積層される積層物とを備える組立体を製造するにあたり、前記基板の前記分割予定ラインに沿って、基板を透過する波長のレーザ光線を照射することにより、基板内部に改質層を形成する方法であって、
    前記基板上に前記積層物を積層する前に、前記分割予定ラインに沿って前記レーザ光線を照射して改質層を形成することを特徴とする基板への改質層形成方法。
  2. 分割予定ラインによって区画された複数のデバイス領域が形成された基板と、
    該基板の前記デバイス領域上もしくは前記分割予定ライン上に積層される積層物とを備える組立体を製造するにあたり、前記基板の前記分割予定ラインに沿って、基板を透過する波長のレーザ光線を照射することにより、基板内部に改質層を形成する方法であって、
    予め、前記積層物がレーザ光線を照射する妨げとなり改質層が形成不能となる前記分割予定ライン上の領域である被妨害領域を記憶したマッピングデータを取得しておき、
    次いで、前記基板上に前記積層物が積層される前に、前記マッピングデータに基づいて、前記被妨害領域にレーザ光線を照射して該被妨害領域のみに改質層を形成する第1改質層形成工程と、
    前記基板上に前記積層物が積層された後に、少なくとも前記第1改質層形成工程で改質層が形成されていない前記分割予定ラインに沿ってレーザ光線を照射して改質層を形成する第2改質層形成工程とを備えることを特徴とする基板への改質層形成方法。
JP2007315932A 2007-12-06 2007-12-06 基板への改質層形成方法 Active JP5160868B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007315932A JP5160868B2 (ja) 2007-12-06 2007-12-06 基板への改質層形成方法
US12/270,649 US7927974B2 (en) 2007-12-06 2008-11-13 Method of forming a modified layer in a substrate
DE102008060380.5A DE102008060380B4 (de) 2007-12-06 2008-12-03 Verfahren zum Ausbilden einer Änderungsschicht in einem Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007315932A JP5160868B2 (ja) 2007-12-06 2007-12-06 基板への改質層形成方法

Publications (2)

Publication Number Publication Date
JP2009141123A true JP2009141123A (ja) 2009-06-25
JP5160868B2 JP5160868B2 (ja) 2013-03-13

Family

ID=40621457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007315932A Active JP5160868B2 (ja) 2007-12-06 2007-12-06 基板への改質層形成方法

Country Status (3)

Country Link
US (1) US7927974B2 (ja)
JP (1) JP5160868B2 (ja)
DE (1) DE102008060380B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018063986A (ja) * 2016-10-11 2018-04-19 株式会社ディスコ ウェーハの加工方法
JP2020036285A (ja) * 2018-08-31 2020-03-05 太陽誘電株式会社 電子部品及び電子部品の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9217731B2 (en) 2010-05-21 2015-12-22 Kabushiki Kaisha Toshiba Welding inspection method and apparatus thereof
US20110284508A1 (en) * 2010-05-21 2011-11-24 Kabushiki Kaisha Toshiba Welding system and welding method
JP5393598B2 (ja) * 2010-06-03 2014-01-22 キヤノン株式会社 ガルバノ装置及びレーザ加工装置
JP5641835B2 (ja) * 2010-09-10 2014-12-17 株式会社ディスコ 分割方法
JP6713212B2 (ja) * 2016-07-06 2020-06-24 株式会社ディスコ 半導体デバイスチップの製造方法
DE102021121994A1 (de) 2021-08-25 2023-03-02 Infineon Technologies Ag Wafer, elektronische Komponente, und Verfahren, welche eine Lasereindringen-beeinflussende Struktur verwenden

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003077295A1 (en) * 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
JP2005064232A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2006074025A (ja) * 2004-08-06 2006-03-16 Hamamatsu Photonics Kk レーザ加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
ATE316691T1 (de) * 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP3825753B2 (ja) * 2003-01-14 2006-09-27 株式会社東芝 半導体装置の製造方法
JP4684544B2 (ja) 2003-09-26 2011-05-18 株式会社ディスコ シリコンから形成された半導体ウエーハの分割方法及び装置
JP2006318966A (ja) * 2005-05-10 2006-11-24 Disco Abrasive Syst Ltd 半導体ウエーハ
JP2006344795A (ja) * 2005-06-09 2006-12-21 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5090897B2 (ja) * 2007-12-28 2012-12-05 株式会社ディスコ ウェーハの分割方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003077295A1 (en) * 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
JP2005064232A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2006074025A (ja) * 2004-08-06 2006-03-16 Hamamatsu Photonics Kk レーザ加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018063986A (ja) * 2016-10-11 2018-04-19 株式会社ディスコ ウェーハの加工方法
JP2020036285A (ja) * 2018-08-31 2020-03-05 太陽誘電株式会社 電子部品及び電子部品の製造方法
JP7042195B2 (ja) 2018-08-31 2022-03-25 太陽誘電株式会社 電子部品及び電子部品の製造方法

Also Published As

Publication number Publication date
DE102008060380A1 (de) 2009-06-10
JP5160868B2 (ja) 2013-03-13
DE102008060380B4 (de) 2017-01-19
US7927974B2 (en) 2011-04-19
US20090149002A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
JP5160868B2 (ja) 基板への改質層形成方法
JP5162163B2 (ja) ウェーハのレーザ加工方法
JP4422463B2 (ja) 半導体ウエーハの分割方法
JP6325279B2 (ja) ウエーハの加工方法
JP2006196641A (ja) ウエーハのレーザー加工方法
JP2010050416A (ja) 半導体装置の製造方法
JP5090897B2 (ja) ウェーハの分割方法
KR101938426B1 (ko) 접착 필름을 갖는 칩의 형성 방법
JP2005064230A (ja) 板状物の分割方法
KR101895632B1 (ko) 리프트 오프 방법
JP2006229021A (ja) ウエーハの分割方法
JP2008006492A (ja) サファイア基板の加工方法
JP2008300475A (ja) ウエーハの分割方法
JP2006032419A (ja) ウエーハのレーザー加工方法
US7396780B2 (en) Method for laser processing of wafer
CN108067746B (zh) 基板的加工方法
KR102379114B1 (ko) 디바이스 칩의 제조 방법
JP2011035245A (ja) 板状ワークの分割方法
KR20160012073A (ko) 패키지 기판의 가공 방법
JP2006073690A (ja) ウエーハの分割方法
JP2007048995A (ja) 半導体装置の製造方法
KR20150102164A (ko) 기판 절단장치 및 이를 이용한 디스플레이 장치 제조방법
KR20150118024A (ko) 적층 기판의 가공 방법
JP6696842B2 (ja) ウェーハの加工方法
US20050269023A1 (en) Method of cutting laminate with laser and laminate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121213

R150 Certificate of patent or registration of utility model

Ref document number: 5160868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250