JP2009123971A - バンプ付き回路配線板の製造方法 - Google Patents

バンプ付き回路配線板の製造方法 Download PDF

Info

Publication number
JP2009123971A
JP2009123971A JP2007297320A JP2007297320A JP2009123971A JP 2009123971 A JP2009123971 A JP 2009123971A JP 2007297320 A JP2007297320 A JP 2007297320A JP 2007297320 A JP2007297320 A JP 2007297320A JP 2009123971 A JP2009123971 A JP 2009123971A
Authority
JP
Japan
Prior art keywords
circuit wiring
wiring pattern
bump
plating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007297320A
Other languages
English (en)
Inventor
Masakazu Inaba
雅一 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2007297320A priority Critical patent/JP2009123971A/ja
Priority to TW97122612A priority patent/TW200922412A/zh
Priority to CN2008101764036A priority patent/CN101437366B/zh
Publication of JP2009123971A publication Critical patent/JP2009123971A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】バンプ付き回路配線板を形成するに際して、めっきのはみ出しによるバンプ同士の接触を防止することにより、回路配線パターン間隙を狭小に設計可能として回路配線パターン配置の高密度化を図るとともに、回路配線パターン幅の全幅に亘るバンプを形成して、回路配線パターンの微細化に伴うバンプ先端面積の低下を抑える。
【解決手段】絶縁ベース材11の一方の面にシード層12を有する片面積層板10を用意し、前記シード層12の表面の回路形成部13を除く部分に第1のめっきレジスト層14を設け、露出したシード層12の表面にめっき処理にて回路配線パターン15を形成し、この回路配線パターン15上であって回路配線パターン15の全幅に亘るバンプ形成予定部分16aを除く部分に第2のめっきレジスト層17を設け、露出した部分に電解めっき処理にてバンプ16を形成し、前記第1および第2のめっきレジスト層14,18を除去した後に、露出したシード層12をエッチング処理にて除去する。
【選択図】図5

Description

本発明はバンプ付き回路配線板の製造方法に関するものであり、特に、セミアディティブ法によって形成される回路配線パターンの端子部にバンプを設けた回路配線板の製造方法に関するものである。
端子部にバンプを設けた回路配線板としては、テープキャリアが知られている。例えば、絶縁フィルム上に任意のパターン構造で導体層を被着し、この導体層のバンプを設けようとする部分以外にレジスト層を形成して被覆し、導体層の露出した部分にめっき処理にて所定の高さとなるように突起を設け、その後レジスト層を除去して所望のバンプを形成する構成が知られている(特許文献1参照)。
実開昭51−161073号公報(第5頁、第2図)
特許文献1記載のテープキャリアは、絶縁フィルム上に任意のパターン構造で導体層を被着しておき、めっき処理にて導体層の厚みを増してバンプを形成する方法が開示されている。この場合、図8に示すように、絶縁フィルム50の上に、予めパターン構造に形成された導体層51が設けられており、例えば二点鎖線で示す部分にバンプ52を形成しようとすれば、バンプ52以外の部分に斜線で示すレジスト層53を被覆し、露出した導体層51にめっき処理にて突起を設けてバンプ52を形成する。
しかし、実際には、図9に示すように、バンプを形成しようとする部分からめっきがはみ出して、バンプ52が予定の領域よりも拡がってしまう。したがって、隣接する導体層51が接近していると、導体層51からはみ出したバンプ52同士が接触するおそれが生じるために、回路配線パターン間隙を広げた設計をしなければならず、回路配線パターン配置の高密度化に対応することが困難となる。
また、このような問題を解決するために、回路配線パターンの幅よりも狭い開口を有するめっきレジスト層を回路配線パターン上に形成し、めっき処理にてバンプを形成する方法が考えられるが、この方法では、めっきのはみ出しが無くなる反面、回路配線パターンの微細化に伴い、バンプ先端部面積が少なくなり、バンプ先端と他の基板や回路部品を異方性導電膜で接続する際には、接続に必要な面積が確保できなくなるという問題がある。
そこで、バンプ付き回路配線板を形成するに際して、めっきのはみ出しによるバンプ同士の接触を防止することにより、回路配線パターン間隙を狭小に設計可能として回路配線パターン配置の高密度化を図るとともに、回路配線パターン幅の全幅に亘るバンプを形成して、回路配線パターンの微細化に伴うバンプ先端面積の低下を抑え、電子部品や他の基板などとの接続面積を確保することを目的とする。
本発明は上記目的を達成するために提案されたものであり、請求項1記載の発明は、絶縁ベース材の一方の面にシード層を有する片面積層板を用意し、前記シード層の表面の回路形成部を除く部分に第1のめっきレジスト層を設け、露出したシード層の表面にめっき処理にて回路配線パターンを形成し、この回路配線パターン上であって回路配線パターンの全幅に亘るバンプ形成予定部分を除く部分に第2のめっきレジスト層を設け、露出した部分に電解めっき処理にてバンプを形成し、前記第1および第2のめっきレジスト層を除去した後に、露出したシード層をエッチング処理にて除去することを特徴とするバンプ付き回路配線板の製造方法を提供する。
この構成によれば、片面積層板のシード層の回路形成部を除く部分に第1のめっきレジスト層を設け、めっき処理にて回路配線パターンを形成する。その後、回路配線パターンの全幅に亘るバンプ形成予定部分を除く部分に第2のめっきレジスト層を設けて被蔽し、このバンプ形成予定部分に電解めっき処理にて所望高さのバンプを形成するとき、バンプ形成部分の側面(周縁部)は第1のめっきレジスト層で囲繞されているため、めっきが付着しない。さらに、第1および第2のめっきレジスト層を除去した後に、露出したシード層をエッチング除去すれば、回路配線パターンが電気的に独立して、回路配線パターン幅の全幅に亘るとともに、回路配線パターン間隙にめっきがはみ出ることの無いバンプが形成された、バンプ付き回路配線板が形成される。
請求項2記載の発明は、上記第2のめっきレジスト層はインクジェット手段にて形成することを特徴とする請求項1記載のバンプ付き回路配線板の製造方法を提供する。
この構成によれば、ノズルから液状のレジストインクを噴射させて回路配線パターンの全幅に亘るバンプ形成予定部分を除く部分にめっきレジスト層を設ける。インクジェット手段にてめっきレジスト層を形成するため、めっきレジストの塗布またはラミネート、フォトマスクを用いた露光、現像を含む一連の工程が不要となる。
請求項1記載の発明は、セミアディティブ法によって形成される回路の端子部にバンプを設ける際、バンプ形成部分の側面(周縁部)に、めっきがはみ出して付着することがない。したがって、回路配線パターン間隙を狭小に設計可能として回路配線パターン配置の高密度化を図ることできる。
また、回路配線パターン幅の全幅に亘るバンプが形成できるので、回路配線パターンの微細化に伴うバンプ先端面積の低下を抑え、電子部品や他の基板などとの接続面積を確保することが可能となり、各種電気・電子機器の安定性や信頼性を高めることが可能となる。
請求項2記載の発明は、インクジェット手段にて第2のめっきレジスト層を形成するので、めっきレジストの塗布またはラミネート、フォトマスクを用いた露光、現像を含む一連の工程が不要となり、工数が削減されてコストダウンに寄与できる。
以下、本発明に係るバンプ付き回路配線板の製造方法について、好適な実施例をあげて説明する。バンプ付き回路配線板を形成するに際して、めっきのはみ出しによるバンプ同士の接触を防止することにより、回路配線パターン間隙を狭小に設計可能として回路配線パターン配置の高密度化を達成するとともに、回路配線パターンの微細化に伴うバンプ先端面積の低下を抑え、電子部品や他の基板などとの接続面積を確保するために、本発明は絶縁ベース材の一方の面にシード層を有する片面積層板を用意し、前記シード層の表面の回路形成部を除く部分に第1のめっきレジスト層を設け、露出したシード層の表面にめっき処理にて回路配線パターンを形成し、この回路配線パターン上であって回路配線パターンの全幅に亘るバンプ形成予定部分を除く部分に第2のめっきレジスト層を設け、露出した部分に電解めっき処理にてバンプを形成し、前記第1および第2のめっきレジスト層を除去した後に、露出したシード層をエッチング処理にて除去することにより実現した。
図1〜図7は本発明に係るバンプ付き回路配線板の製造工程を示す説明図であり、各図(a)は斜視図、(b)は(a)のX−X断面図である。
図1は回路配線板の素材となる片面積層板10を示し、該片面積層板10は絶縁ベース材11の一方の面に、回路配線パターンを形成する際の給電層となる薄膜金属層いわゆるシード層12を有している。
このシード層12は、絶縁ベース材11との密着やマイグレーションを抑制するための下地層である、いわゆるアンカー層をスパッタリング手法や蒸着手法などの薄膜形成手法によって形成し、続いて導電層となる銅層を同様の薄膜形成手法やめっき手法で形成したものである。あるいは、広く採用されている無接着剤型の銅張積層板の銅層にエッチング処理を施して薄くし、それをシード層としてもよい。また、これらの手法や形態に限られず、セミアディティブ法で採用できる種々のシード層が使用可能である。
次に、図2に示すように、前記シード層12の表面の回路形成部13を除く部分に、第1のめっきレジスト層14を設ける。この第1のめっきレジスト層14は、めっきレジストの塗布またはラミネート、フォトマスクを用いた露光、現像を含む一連の手法によって形成される。
続いて、図3に示すように、回路形成部13として露出しているシード層12の表面に、該シード層12を給電層として電解銅めっき処理を施し、回路配線パターン15を形成する。この回路配線パターン15のめっき厚みは、回路配線板の完成時の回路配線パターンと同じ厚みに設けられる。
次に、図4に示すように、回路配線パターン15上のバンプ形成予定部分16aを除く部分に第2のめっきレジスト層17を設ける。本発明においては、この第2のめっきレジスト層17をインクジェット手段にて形成する。すなわち、ノズルから液状のレジストインクを噴射して、バンプ形成予定部分16aを除く部分にレジストインクを塗布し、紫外線もしくは熱によるキュア(硬化)を行う。インクジェット手段にて第2のめっきレジスト層17を形成するので、めっきレジストの塗布またはラミネート、フォトマスクを用いた露光、現像を含む一連の工程が不要となり、工数が削減されてコストダウンに寄与できる。
続いて、図5に示すように、第2のめっきレジスト層17が形成されずに露出したバンプ形成予定部分16aに、電解めっき処理にて所望高さのバンプ16を形成する。このとき、バンプ16が形成される部分の側面(周縁部)は第1のめっきレジスト層14で囲繞されているため、前記側面にめっきがはみ出して付着することはない。したがって、めっきのはみ出しによるバンプ同士の接触を防止することができる。
次に、図6に示すように、前記第1のめっきレジスト層14および第2のめっきレジスト層17を除去すると、シード層12が露出する。
さらに、図7に示すように、不要となったシード層12の露出部分をエッチング処理にて除去すれば、絶縁ベース材11の表面が露出して、回路配線パターン15およびバンプ16が電気的に独立して、バンプ付き回路配線板20が形成される。
このように、セミアディティブ法によって形成される回路の端子部にバンプを設ける際、バンプ16を形成する部分の側面(周縁部)に、めっきがはみ出して付着することがなく、めっきのはみ出しによる隣接のバンプ同士の接触を防止することができ、回路配線パターン間隙を狭小に設計可能として回路配線パターン配置の高密度化を図ることできる。
また、回路配線パターン幅の全幅に亘るバンプが形成できるので、回路配線パターンの微細化に伴うバンプ先端面積の低下を抑え、電子部品や他の基板などとの接続面積を確保することが可能となり、各種電気・電子機器の安定性や信頼性を高めることが可能となる。
なお、本発明は、本発明の精神を逸脱しない限り種々の改変を為すことができ、そして、本発明が該改変されたものに及ぶことは当然である。
本発明に係るバンプ付き回路配線板の製造工程を示す説明図。 本発明に係るバンプ付き回路配線板の製造工程を示す説明図。 本発明に係るバンプ付き回路配線板の製造工程を示す説明図。 本発明に係るバンプ付き回路配線板の製造工程を示す説明図。 本発明に係るバンプ付き回路配線板の製造工程を示す説明図。 本発明に係るバンプ付き回路配線板の製造工程を示す説明図。 本発明に係るバンプ付き回路配線板の製造工程を示す説明図。 従来の製造過程を示す説明図。 従来の製造過程を示す説明図。
符号の説明
10 片面積層板
11 絶縁ベース材
12 シード層
13 回路形成部
14 第1のめっきレジスト層
15 回路配線パターン
16 バンプ
16a バンプ形成予定部分
17 第2のめっきレジスト層
20 バンプ付き回路配線板

Claims (2)

  1. 絶縁ベース材の一方の面にシード層を有する片面積層板を用意し、前記シード層の表面の回路形成部を除く部分に第1のめっきレジスト層を設け、露出したシード層の表面にめっき処理にて回路配線パターンを形成し、この回路配線パターン上であって回路配線パターンの全幅に亘るバンプ形成予定部分を除く部分に第2のめっきレジスト層を設け、露出した部分に電解めっき処理にてバンプを形成し、前記第1および第2のめっきレジスト層を除去した後に、露出したシード層をエッチング処理にて除去することを特徴とするバンプ付き回路配線板の製造方法。
  2. 上記第2のめっきレジスト層はインクジェット手段にて形成することを特徴とする請求項1記載のバンプ付き回路配線板の製造方法。
JP2007297320A 2007-11-15 2007-11-15 バンプ付き回路配線板の製造方法 Pending JP2009123971A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007297320A JP2009123971A (ja) 2007-11-15 2007-11-15 バンプ付き回路配線板の製造方法
TW97122612A TW200922412A (en) 2007-11-15 2008-06-18 Manufacturing method of circuit wiring board containing bump
CN2008101764036A CN101437366B (zh) 2007-11-15 2008-11-07 带有隆起焊盘的电路布线板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007297320A JP2009123971A (ja) 2007-11-15 2007-11-15 バンプ付き回路配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2009123971A true JP2009123971A (ja) 2009-06-04

Family

ID=40711527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007297320A Pending JP2009123971A (ja) 2007-11-15 2007-11-15 バンプ付き回路配線板の製造方法

Country Status (3)

Country Link
JP (1) JP2009123971A (ja)
CN (1) CN101437366B (ja)
TW (1) TW200922412A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5666089A (en) * 1979-11-01 1981-06-04 Minolta Camera Kk Method of manufacturing printed board
JPH0677650A (ja) * 1992-08-28 1994-03-18 Toshiba Corp 多層配線板の製造方法
JP2007287953A (ja) * 2006-04-18 2007-11-01 Toray Ind Inc 回路基板およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1280133C (zh) * 2001-02-24 2006-10-18 莱奥尼股份公司 制造具有集成的导线带的模制件的方法及模制件
JP4713131B2 (ja) * 2004-11-19 2011-06-29 株式会社マルチ プリント配線板及びそのプリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5666089A (en) * 1979-11-01 1981-06-04 Minolta Camera Kk Method of manufacturing printed board
JPH0677650A (ja) * 1992-08-28 1994-03-18 Toshiba Corp 多層配線板の製造方法
JP2007287953A (ja) * 2006-04-18 2007-11-01 Toray Ind Inc 回路基板およびその製造方法

Also Published As

Publication number Publication date
TW200922412A (en) 2009-05-16
CN101437366B (zh) 2012-03-28
CN101437366A (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
JP2006032947A (ja) 高密度基板の製造方法
JP2005191408A (ja) コイル導電体とその製造方法およびこれを用いた電子部品
JP2009283739A (ja) 配線基板および配線基板の製造方法
US7877873B2 (en) Method for forming a wire bonding substrate
JP4227973B2 (ja) 基板、電子部品、及び、これらの製造方法
JPH05183259A (ja) 高密度プリント配線板の製造方法
JP5659234B2 (ja) 部品内蔵基板
JP2003198085A (ja) 回路基板およびその製造方法
JP2010016061A (ja) プリント配線板およびその製造方法
JP2009117600A (ja) バンプ付き回路配線板の製造方法
JP2009123971A (ja) バンプ付き回路配線板の製造方法
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
TWI418275B (zh) 電路板線路導電結構之製造方法
JP2008010496A (ja) 実装基板の作製方法
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2006253176A (ja) 基板及び電子部品の製造方法
JP3688940B2 (ja) 可撓性回路基板の配線パタ−ン形成法
JP2005268593A (ja) プリント配線板およびその製造方法
JP2004072027A (ja) 突起電極付き配線基板の製造方法
JP2006108352A (ja) 配線基板及びその製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPH11284316A (ja) 配線基板の導体パタ―ン形成方法
JPH05335722A (ja) プリント配線板の製造方法
JPH10173315A (ja) プリント配線板の製造方法およびプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100910

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111114

A131 Notification of reasons for refusal

Effective date: 20111129

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120327

Free format text: JAPANESE INTERMEDIATE CODE: A02