JP2009117695A - 半導体レーザ素子 - Google Patents

半導体レーザ素子 Download PDF

Info

Publication number
JP2009117695A
JP2009117695A JP2007290590A JP2007290590A JP2009117695A JP 2009117695 A JP2009117695 A JP 2009117695A JP 2007290590 A JP2007290590 A JP 2007290590A JP 2007290590 A JP2007290590 A JP 2007290590A JP 2009117695 A JP2009117695 A JP 2009117695A
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
conductive oxide
current blocking
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007290590A
Other languages
English (en)
Other versions
JP5444609B2 (ja
Inventor
Shinya Sonobe
真也 園部
Shingo Masui
真吾 枡井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2007290590A priority Critical patent/JP5444609B2/ja
Priority to KR1020107012530A priority patent/KR101548028B1/ko
Priority to PCT/JP2008/069914 priority patent/WO2009060802A1/ja
Priority to EP08847356.6A priority patent/EP2224558B1/en
Priority to CN2008801153115A priority patent/CN101855798B/zh
Priority to US12/742,075 priority patent/US8548023B2/en
Publication of JP2009117695A publication Critical patent/JP2009117695A/ja
Application granted granted Critical
Publication of JP5444609B2 publication Critical patent/JP5444609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】高出力の半導体レーザ素子においても、共振器端面での発熱を最小限にとどめて、CODレベルを向上させることができるとともに、良好なFFPを得ることができ、信頼性が高く、長寿命の半導体レーザ素子を提供することを目的とする。
【解決手段】第1導電型半導体層、活性層及び第2導電型半導体層からなる積層体と、前記第2導電型半導体層に接触して共振器方向に平行なストライプ状の溝部を有する電流阻止層とを有し、前記溝部の共振器端面側に誘電体が埋め込まれており、内側に導電性酸化物が埋め込まれている半導体レーザ素子。
【選択図】図1

Description

本発明は、半導体レーザ素子に関し、より詳細には、電流阻止層によって光を閉じ込める構造を有する半導体レーザ素子に関する。
従来から、例えば、InxAlyGa1-x-yN(0≦x、0≦y、0≦x+y≦1)の化合物半導体からなる青紫色の半導体レーザにおいて、活性層での垂直方向の光の閉じ込め係数を十分に大きくするために、クラッド層のAlの組成を大きくする方法が検討されてきた。しかし、Alの組成が大きくなると、基板及び他の化合物半導体層との格子不整合によって、Al含有層に歪が内在し、クラックが発生するなどの問題が生じていた。
これに対して、ストライプ状の溝を有する電流阻止層とクラッド層として機能する透明電極とを活性層の上部に配置することにより、化合物半導体層の成長時間を短縮させ、化合物半導体層を薄膜化し、Al含有層内におけるクラックの発生を低減し得る半導体レーザ素子が提案されている(例えば、特許文献1)。
特開2006−41491号
しかし、この半導体レーザ素子では、電流阻止層上に形成された透明電極は、共振器端面にまで及んでいるために、劈開性及び配向性を向上させる工夫がなされてはいるが、透明電極を伴った劈開により共振器面の作製が困難になるという課題がある。
このような透明電極によって共振器端面にまで電流が注入されると、共振器端面付近に熱が発生し、特に高出力化の素子では発熱が顕著になるため、CODレベルの低下が懸念される。
また、共振器面の作製及びCODレベルの向上のために、透明電極を共振器端面から離間させて形成すると、共振器端面付近の垂直方向の光閉じ込め係数が変わるので、共振器方向において屈折率分布が変化し、垂直方向のFFP(Far Field Pattern:ファーフィールドパターン)が乱れる。
本発明は上記課題に鑑みなされたものであり、高出力の半導体レーザ素子においても、共振器端面での発熱を最小限にとどめて、CODレベルを向上させることができるとともに、良好なFFP形状を得ることができ、信頼性が高く、長寿命の半導体レーザ素子を提供することを目的とする。
本発明の半導体レーザ素子は、第1導電型半導体層、活性層及び第2導電型半導体層からなる積層体と、
前記第2導電型半導体層に接触して共振器方向に平行なストライプ状の溝部を有する電流阻止層とを有し、
前記溝部の共振器端面側に誘電体が埋め込まれており、内側に導電性酸化物が埋め込まれていることを特徴とする。
この半導体レーザ素子では、前記誘電体と前記電流阻止層とは異なる材料で形成されていることが好ましい。
また、前記誘電体は、電流阻止層の屈折率a以上及び/又は活性層の屈折率dより小さい屈折率cを有することが好ましい。
さらに、前記導電性酸化物は、電流阻止層の屈折率a以上及び/又は活性層の屈折率dより小さい屈折率bを有することが好ましい。
前記誘電体は、ZrO、SiO、Al、Nb、TiO、Ta、AlN及びSiNからなる群から選択される材料により形成されてなることが好ましい。
前記電流阻止層は、SiO、Ga、Al、ZrO、SiN、AlN及びAlGaNからなる群から選択される材料により形成されてなることが好ましい。
前記誘電体は、前記導電性酸化物層の屈折率±1の範囲の屈折率を有することが好ましい。
前記電流阻止層は、活性層及び導電性酸化物層よりも屈折率が小さい材料からなることが好ましい。
発振波長が440nm以上であることが好ましい。
さらに、前記第1導電型層に接触して共振器方向に平行なストライプ状の溝部を有する第2の電流阻止層を有し、前記溝部の共振器端面側に誘電体が埋め込まれており、内側に導電性酸化物層が埋め込まれてなることが好ましい。
本発明の半導体レーザ素子によれば、高出力の半導体レーザ素子においても、共振器端面での発熱を最小限にとどめることができ、CODレベルを向上させることができるとともに、良好なFFPを得ることができ、信頼性が高く、長寿命の半導体レーザ素子を提供することが可能となる。
本発明の半導体レーザ素子は、第1導電型半導体層、活性層及び第2導電型半導体層からなる積層体によって構成される。
第1導電型半導体層は、特に限定されないが、化合物半導体、さらに窒化物半導体、特に、一般式がInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で示されるものが好ましい。これに加えて、III族元素としてBが一部に置換されたものを用いてもよいし、V族元素としてNの一部をP、Asで置換されたものを用いてもよい。第1導電型及び第2導電型は、いずれか一方がn型、他方がp型を意味する。n型半導体層は、n型不純物として、Si、Ge、Sn、S、O、Ti、Zr、CdなどのIV族元素又はVI族元素等を1種類以上含有していてもよい。また、p型半導体層は、p型不純物として、Mg、Zn、Be、Mn、Ca、Sr等を含有している。不純物は、例えば、5×1016/cm〜1×1021/cm程度の濃度範囲で含有されていることが好ましい。なお、第1導電型半導体層及び第2導電型半導体層を構成する半導体層の全てが必ずしも不純物を含有していなくてもよい。
第1導電型半導体層及び/又は第2導電型半導体層は、光ガイド層を有していることが好ましく、さらにこれらの光ガイド層が活性層を挟んだ構造であるSCH(Separate Confinement Heterostructure)構造とすることが好ましい。第1導電型半導体層の光ガイド層と第2導電型半導体層の光ガイド層とは、互いに組成及び/又は膜厚が異なる構造であってもよい。
例えば、第1導電型半導体層(以下、「n型半導体層又はn側半導体層」と記すことがある)、活性層、第2導電型半導体層(以下、「p型半導体層又はp側半導体層」と記すことがある)は、単一膜構造、多層膜構造又は組成比が互いに異なる2層からなる超格子構造を備えていてもよい。また、これらの層に組成傾斜層、濃度傾斜層を備えたものであってもよい。
n型半導体層は、組成及び/又は不純物濃度が異なる2層以上の構造であってもよい。
例えば、第1のn型半導体層は、InAlGa1−x−yN(0≦x<1、0≦y≦1、0≦x+y≦1)によって形成することができ、好ましくはAlxGa1-xN(0≦x≦0.5)、さらに好ましくはAlxGa1-xN(0<x≦0.3)によって形成することができる。具体的な成長条件としては、反応炉内での成長温度を900℃以上で形成することが好ましい。また、第1のn型半導体層はクラッド層として機能させることができる。膜厚は0.5〜5μm程度が適当である。なお、後述するように、n型半導体層側に低屈折率の導電性酸化膜を設ける場合は、第1のn型半導体層は省略可能である。
第2のn型半導体層は、光ガイド層として機能させることができ、InAlGa1−x−yN(0≦x<1、0≦y<1、0≦x+y≦1)によって形成することができる。膜厚は0.1〜5μmが適当である。第2のn型半導体層は省略可能である。
n型半導体層の層間に、単数又は複数の半導体層を追加形成してもよい。
活性層は、多重量子井戸構造又は単一量子井戸構造のいずれでもよい。井戸層は、少なくともInを含有している一般式InAlGa1−x−yN(0≦x≦1、0≦y<1、0≦x+y≦1)を有することが好ましい。In含有量を高くすることで長波域の発光が可能となり、Al含有量を高くすることで紫外域の発光が可能となり、300nm〜650nm程度の波長域での発光が可能である。活性層を量子井戸構造で形成することにより、発光効率を向上させることができる。
活性層上にはp型半導体層が積層されている。
第1のp型半導体層は、p型不純物を含有したAlGa1−xN(0≦x≦0.5)によって形成することができる。第1のp型半導体層はp側電子閉じ込め層として機能する。
第2のp型半導体層は、光ガイド層として機能させることができ、InAlGa1−x−yN(0≦x<1、0≦y<1、0≦x+y≦1)によって形成することができる。
第2のp型半導体層の上に、クラッド層として機能するp型不純物を含有したAlGa1−xN(0≦x≦0.5)又はGaNとAlGaNとからなる超格子層を形成することができるが、この層は省略してもよい。この層を省略することにより、活性層成長後のp側半導体層の成長時間を省略することができる。また、一般に、p側半導体層を低抵抗化させるため、p側半導体層は、n側半導体層又は活性層よりも高温で積層することが好ましい。しかし、p側半導体層を高温で成長させると、In混晶比の高い活性層は分解することがある。従って、この層を省略することにより、p側半導体層を高温で成長させることによる活性層へのダメージ等を軽減させることができる。さらに、高抵抗であるp側半導体層の積層数を低減させることができるため、動作電圧を低減することができる。
第3のp型半導体層は、p型不純物を含有したAlGa1−xN(0≦x≦1)で形成することができる。
これらの半導体層にはInを混晶させてもよい。第1のp型半導体層、第2のp型半導体層は省略可能である。各層の膜厚は、3nm〜5μm程度が適当である。
なお、p型半導体層の層間に、単数又は複数の半導体層を追加形成してもよい。
440nm以上の比較的長波長の半導体レーザにおいては、十分な屈折率差を設けるためにp側及び/又はn側のクラッド層においてAl混晶を高くする必要がある。また、380nm以下の紫外領域の光を発振する半導体レーザでは、Al混晶の高い層を形成することによって光の吸収を防止することができる。しかし、Al混晶の高い層を形成すると、半導体層にクラックが発生しやすい。従って、クラッド層を省略することにより、クラックを低減した信頼性の高い長波長の半導体レーザを実現できる。
半導体層の成長方法は、特に限定されないが、MOVPE(有機金属気相成長法)、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)など、窒化物半導体の成長方法として知られている全ての方法を用いることができる。特に、MOCVDは、減圧〜大気圧の条件で、結晶性良く成長させることができるので好ましい。
本発明の半導体レーザ素子では、図1に示すように、p型半導体層に接触して、つまり、p型半導体層の上に、電流阻止層が形成されている。電流阻止層は、通常、活性層に平行な層として形成されていることが好ましい。電流阻止層はストライプ状の溝部を有しており、その溝部は、共振器方向に平行に延設されている。溝部は、共振器端面の内側で終端していてもよいが、共振器端面に至り、開放状態であることが好ましい。ただし、図6(a)に示すように、電流阻止層が、後述する誘電体と同じ材料で形成される場合には、必ずしも開放端となっておらず、溝部の共振器端面までの延長線上であって、電流阻止層の共振器端面近傍(図6中、A)において、誘電体として、電流阻止層の一部が配置していてもよい。
溝部の幅は、例えば、0.3〜50μm程度、シングルモードレーザを作製する場合には、好ましくは1〜5μm程度が挙げられる。電流阻止層の共振器方向の端面は、共振器端面と必ずしも厳密に一致していなくてもよいが、一致していることが好ましい。電流阻止層の共振器方向以外の端面は、積層体の端面と一致していてもよいが、積層体端面の内側に配置されていることが好ましい。電流阻止層における溝部の底面は、半導体層と接触している。つまり、この溝部の深さは、電流阻止層の膜厚に相当する。
電流阻止層は、半導体層(例えば、GaNの屈折率:約2.5)、特に、活性層(例えば、InAlGaNの屈折率:約2.1〜3.5)及び後述する導電性酸化物層よりも屈折率aが小さいことが適している。このような屈折率を有することにより、導波路での光の閉じ込めを確実に行うことができる。
あるいは、半導体レーザ素子の駆動電圧以上の障壁を有する材料からなることが適している。ここで、駆動電圧以上の障壁を有するとは、半導体の絶縁性を保つことができることを意味する。このような障壁を有することにより、安定で良好な電気特性を示し、長寿命の半導体レーザを期待することができる。
電流阻止層は、例えば、酸化物及び窒化物、具体的には、SiO(屈折率:約1.5)、Ga、Al、ZrO、SiN、AlN及びAlGaNからなる群、さらにi型の半導体層を含む群から選択される絶縁性の材料により形成することができる。膜厚は特に限定されず、例えば、0.05〜5μm程度が挙げられる。電流阻止層は、単層であってもよいし、多層であってもよい。
また、電流阻止層は、p型半導体層に代えてn型半導体層に接触して、あるいは、p型半導体層及びn型半導体層にそれぞれ接触して、上記と同様に形成してもよい。この場合、溝部、後述する誘電体及び導電性酸化物も、通常、同様に形成される。
なお、本明細書においては、屈折率とは、波長445nmにおける値を意味し、通常、屈折率は、エリプソメーターによって測定された値を指す。
電流阻止層は、当該分野で公知の方法によって形成することができる。例えば、蒸着法、スパッタ法、反応性スパッタ法、ECRプラズマスパッタ法、マグネトロンスパッタ法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、CVD法、スプレー法、スピンコート法、ディップ法又はこれらの方法の2種以上を組み合わせる方法、あるいはこれらの方法と酸化処理(熱処理)とを組み合わせる方法等、種々の方法を利用することができる。
電流阻止層の成膜条件としては、電流阻止層(例えば、SiO)を成膜する際に、ターゲットとして酸化ケイ素又はケイ素を用いたスパッタ法等が挙げられる。この際、アルゴンガス、アルゴンガスと酸素ガスの混合ガス等を適宜用いることができる。また、スパッタガスとして酸素分圧の小さい又はゼロのガスから、酸素分圧の大きいガスに切り替える方法、成膜レートを低下させる方法、RFパワーを増加させる方法、あるいはターゲットと基板との距離を変化させる方法、圧力を低下させる方法等によって成膜する方法が挙げられる。さらに、スパッタ法で保護膜を形成する際、基板の温度を上昇または低下させる方法を用いてもよい。この後、任意に熱処理を行ってもよい。
また、少なくとも電流阻止層の溝部を埋め込むように、導電性酸化物層が形成されている。この導電性酸化物層は、図1(a)〜(d)に示すように電流阻止層の上にわたって形成されていてもよいし、図5(c)及び(c’)に示すように溝部内のみに埋め込まれていてもよい。この導電性酸化物層は、共振器方向の端面が、活性層における共振器端面より内側に配置されている(図5(b’)〜(d’)の11参照)。つまり、共振器方向の端面が、活性層における共振器端面と離間している。これにより、導電性酸化物層が半導体層の積層体の劈開に影響を及ぼさず、意図する方向に確実に劈開を行って、良好な共振器端面を得ることが可能となる。良好な共振器端面を得るためには、対向する一対の端面のうち少なくとも片方において、導電性酸化物層が共振器端面から離間して形成されていればよいが、両方の端面が離間していることが好ましい。その距離は、特に限定されないが、例えば、共振器長が400〜1500μm程度の場合には、その0.001〜10%程度の長さ、具体的には、0.1〜10μm程度の長さ内側に配置していることが適している。導電性酸化物層の共振器方向以外の端面は、積層体の端面と一致していてもよいが、積層体端面の内側に配置されていることが好ましい。
導電性酸化物層は、第2導電型半導体層と溝内で接触しており、オーミック電極として機能する。また、電流阻止層の溝部に埋め込まれた導電性酸化物層は、電流阻止層と導電性酸化物層との屈折率差により、所望のレーザの導波路内に光を閉じ込めるクラッド層として機能する。
導電性酸化物層は、例えば、電流阻止層の屈折率a以上であるか、活性層の屈折率dより小さい屈折率bを有するか、あるいはその双方を満足することが好ましい。導電性酸化物層は、例えば、亜鉛(Zn)、インジウム(In)、スズ(Sn)及びマグネシウム(Mg)からなる群から選択された少なくとも1種の元素を含む層により形成することができる。具体的にはZnO(屈折率:約1.95)、In、SnO、ATO、ITO(InとSnとの複合酸化物)、MgO等が挙げられる。なかでも、ITO(屈折率:約2.0)が好ましい。
この導電性酸化物膜は、可視光のみならず、例えば、波長360nm〜650nmの波長の光を吸収することなく、効率よく、例えば、透過率が90%以上、あるいは85%以上、80%以上で光を透過させることができるものであることが好ましい。これにより、意図する波長の半導体レーザ素子の電極として利用することができる。さらに、導電性酸化物膜は、例えば、比抵抗が1×10−3Ωcm以下、好ましくは1×10−4〜1×10−6Ωcm程度であることが好ましい。これにより、電極として有効に利用することができる。
導電性酸化物層の膜厚は、特に限定されるものではなく、用いる材料、電流阻止層の膜厚等によって適宜調整することができる。例えば、0.1〜4.0μm程度が挙げられる。
導電性酸化物層は、例えば、図5(a)に示したように、半導体の積層体14上の全面に形成(図5(a)中、11)し、フォトリソグラフィ及びエッチング工程等の通常の方法を利用して、所望の形状にパターニングすることにより形成することができる(図5(b)及び(b’)、図4(c)及び(c’)又は図6(b)参照)。また、半導体層に予めマスク層を形成し、その上に導電性酸化物層を形成してリフトオフ法を利用して形成してもよい。
導電性酸化物層は、当該分野で公知の方法によって形成することができる。例えば、スパッタ法、イオンビームアシスト蒸着法、イオン注入法、イオンプレーティング法、レーザアブレーション法又はこれらの方法と熱処理を組み合わせる等、種々の方法を利用することができる。
具体的には、スパッタ法により導電性酸化物膜、例えば、ITO膜を成膜する際に、スパッタガスとして酸素分圧の小さい又はゼロのガスから大きいガスに切り替えるか、徐々に酸素分圧を増加させて用いる方法、ITO成膜用のターゲットのほかに、In量が多いターゲットまたは酸素量が少ないターゲットを用い、途中でIn量が多いターゲットまたは酸素量が少ないターゲットに切り替える方法、スパッタ装置の投入電力を徐々に又は急激に増大させて成膜する方法等が挙げられる。また、真空蒸着により導電性酸化物膜、例えば、ITO膜を成膜する際に、半導体層の温度を急激又は徐々に上昇または低下させる方法、成膜レートを急激に低下させる方法、イオン銃を用いて酸素イオンを成膜途中から照射する方法等が挙げられる。
さらに、電流阻止層の溝部内であって、導電性酸化物層の端面から共振器端面側に、誘電体が埋め込まれている。つまり、電流阻止層に設けられた溝部内において、溝部の共振器端面側に誘電体が埋め込まれており、内側に導電性酸化物が埋め込まれている。誘電体は、溝部の両端のうち少なくとも一方に設けられていればよい。好ましくは、両端に設けられるものである。その場合は、溝部内において共振器方向に、誘電体、導電性酸化物、誘電体の順に形成されている。
このように、導電性酸化物層とは別個に、誘電体膜が共振器端面側に配置されることにより、共振器端面付近における導電性酸化物層の剥がれ、劈開等の不具合を生じさせることなく、かつ、導電性酸化物層との端面による密着性を良好にして、光の閉じ込めを確実にすることができる。その結果、共振器端面から出射されるレーザビームの歪を防止し、良好なFFPパターンを得ることができる。また、共振器端面への電流の流れを最小限に止めることができ、共振器端面での熱の発生を抑制し、CODレベルを向上させることができる。特に、レーザ素子を高出力化しようとした場合、発熱が大きくなるが、特に発熱の顕著な共振器端面における発熱を低減することができる。
つまり、共振器端面付近まで、導電性酸化物が形成されている場合、共振器端面付近で微小なリークが発生し、消費電力が大きくなり、レーザ素子の発熱が大きくなるとともに、劣化速度が大きくなり、素子寿命が短くなる。また、共振器端面付近を開放し、半導体層を露出した形態とすると、窒化物半導体レーザでは、共振器面付近の半導体層との屈折率差により、レーザから出射されるビームが下向きになり、FFP形状に乱れが見られる。これに対して、本発明のように、共振器面付近に誘電体を埋め込むことによって、素子の信頼性及びFFP形状良好な半導体レーザを得ることができる。
誘電体は、例えば、電流阻止層の屈折率a以上であるか、活性層の屈折率dより小さい屈折率cを有するか、あるいはその双方を満足する屈折率cを有することが好ましい。特に、誘電体は、導電性酸化物層の屈折率と近い屈折率を有することが適しており、例えば、±1、好ましくは±0.5の範囲の屈折率を有することが好ましい。また、誘電体は、電流阻止層と異なる材料で形成され、電流阻止層よりも高い屈折率を有する材料で形成すると、光の散乱を抑え、しきい値を下げることができ好ましい。また、別の観点から、半導体レーザ素子の駆動電圧以上の障壁を有する材料からなることが好ましい。
誘電体は、例えば、酸化物及び窒化物、具体的には、ZrO、SiO(屈折率:約1.45)、Al、Nb、TiO、Ta、AlN及びSiNからなる群から選択される材料により形成することができ、なかでも、ZrO及びSiOが好ましい。特に、誘電体を酸化物で形成する場合、導電性酸化物との密着性を良好に形成することができる。また、誘電体を、絶縁性で、導電性酸化物(例えば、ITO)の屈折率に近い屈折率を有するものとする場合には、光閉じ込めを良好にし、所望のビーム形状のレーザ光を得ることができるため、好ましい。なお、誘電体は、単層でもよいし、適当な屈折率を得るために、組成の異なる複数の材料を積層して用いてもよい。
誘電体の膜厚は特に限定されず、材料の組成、屈折率等によって適宜調整することができ、導電性酸化物層と同程度であることが適している。具体的には、0.1〜2.0μm程度が挙げられる。
誘電体は、少なくとも電流阻止層の溝部内に埋め込まれていればよく、電流阻止層の上に配置されていてもよい。共振器方向以外の端面は、積層体及び/又は電流阻止層の端面と一致していてもよいし、内側に配置されていてもよい。
誘電体は、共振器方向においては、共振器端面から導電性酸化物の端面まで設けられることが好ましい。
導電性酸化物を設けた後に誘電体を設ける場合、導電性酸化物を被覆してもいい。共振器長が200〜1500μm程度の場合には、その0.006〜5%程度の長さ、具体的には、0.1〜10μm程度の長さであることが適している。
また、誘電体は、酸化物で形成され、導電性酸化膜と誘電体が接する領域を設けることが好ましい。これにより、導電性酸化物と誘電性部材との密着性を良好にし、共振器面付近での光閉じ込めを確実にすることができる。これは、電流阻止層が酸化物で形成される場合に効果的である。
このような誘電体は、例えば、図4(c’)及び(d’)、図5(c’)及び(d’)に示したように、導電性酸化物11を形成する前又は後に、誘電体10を形成する領域を開口させたマスク(図示せず)を形成し、その上に誘電体10を形成し、マスクを剥離して、誘電体10を溝内に残存させることにより形成することができる。導電性酸化物11が、共振器方向の全体に形成されている場合には、エッチング等によって、共振器端面付近の導電性酸化物11を除去した後、上記と同様の方法により、誘電体10を形成してもよい。
また、図4(e’)及び(e'')に示したように、共振器端面に、後述する端面保護膜を形成するのと同時に端面保護膜の材料を回り込ませることによって、誘電体10を溝内に配置することより形成することができる。
図4(d’)及び(e’)は溝部での共振器方向の断面図である。
さらに、図6(a)に示したように、この誘電体を電流阻止層9と同一材料で形成する場合は、電流阻止層9を形成する際に、共振器端面近傍の溝部を被覆するように電流阻止層9を形成することにより(図6(a)中、A参照)、電流阻止層9の一部を誘電体として配置することができる。
誘電体は、電流阻止層と同様の当該分野で公知の方法によって形成することができる。成膜条件としては、上述した電流阻止層の成膜条件と同様にして形成することができる。
本発明の半導体レーザ素子では、上述した半導体層の積層体は、通常、基板上に形成されている。基板としては、サファイア、スピネル(MgA1)のような絶縁性基板でもよいし、炭化珪素、シリコン、ZnS、ZnO、GaAs、ダイヤモンド及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板でもよいが、窒化物半導体基板(GaN、AlN等)であることが好ましい。
窒化物半導体基板は、例えば、第1主面及び/又は第2主面に0.03〜10°程度のオフ角を有するものであることがより好ましい。その厚みは50μmから10mm程度が挙げられる。窒化物半導体基板は、MOCVD法、HVPE法、MBE法等の気相成長法、超臨界流体中で結晶育成させる水熱合成法、高圧法、フラックス法、溶融法等により形成することができる。また、市販のものを用いてもよい。
窒化物半導体基板は、その一表面において、転位密度が面内でストライプ状に周期的に分布しているものでもよい。例えば、ELO法を用いて低転位密度領域(例えば、第1領域)と高転位密度領域(例えば、第2領域)とを交互にストライプ状に形成したもの、基板上にラテラル成長により半導体層を形成し、この半導体層を基板として用いることにより、結晶欠陥密度、結晶方向等が異なる領域がストライプ状に配置したもの等が挙げられる。また、極性が異なる領域が分布しているものでもよい。例えば、第1領域と第2領域とで、ストライプ状に極性が分断されていてもよい。
ここで、低転位密度領域とは、単位面積当たりの転位数が1×10/cm以下、好ましくは5×10/cm以下の領域であり、高転位密度領域とは、これよりも転位密度が高い領域であればよい。
第1領域と第2領域とが交互にストライプを形成する場合、第1領域の幅は10μm〜500μm、さらに100μm〜500μmが挙げられ、第2領域の幅は2μm〜100μm、10μm〜50μmが挙げられる。ストライプ形状は、破線状に形成されているものを含む。これらの転位測定はCL観察やTEM観察等で行うことができる。
窒化物半導体基板は、その一表面において、異なる結晶成長面が分布していてもよい。例えば、第1領域が(0001)面とすれば、第2領域は(0001)面と異なる(000−1)面、(10−10)面、(11−20)面、(10−14)面、(10−15)面、(11−24)面等の結晶成長面が挙げられる。特に、(000−1)面が好ましい。このように部分的に結晶成長面が異なる面を有する基板を用いることにより、基板内部に発生する応力や歪みを緩和させることができ、基板上に応力緩和層を形成することなく、半導体層を膜厚5μm以上で積層することが可能となる。
窒化物半導体基板として、例えば、特開2005−175056号公報、特開2004−158500号公報、特開2003−332244号公報等に記載されているものを利用してもよい。
なお、基板上には、レーザ素子として機能する積層体を形成する前に、バッファ層、中間層等(例えば、AlGa1−xN(0≦x≦1)等)を設けていることが好ましい。
また、本発明の半導体レーザ素子では、少なくとも半導体層の積層体の両側を被覆する側面保護膜を形成することが好ましい。側面保護膜は、外部と接続する領域を開口させて導電性酸化物層の表面にわたって形成することが好ましい。なお、側面保護膜は、電流阻止層と兼ねてもよいし、誘電体と兼ねてもよい。このような側面保護膜は、導電性酸化物を形成した後、後述するパッド電極を形成する前に形成することが好ましい。
側面保護膜の材料はTi、Al、Zr、V、Nb、Hf、Ta、Ga、Si等の酸化物や窒化物が挙げられる。側面保護膜の形成方法は、当該分野で公知、例えば、CVD法、蒸着法、ECR(電子サイクロトロン共鳴プラズマ)スパッタ法、マグネトロンスパッタ法等種々の方法によって単層又は積層構造で形成することができる。なお、単層の膜を、1回又は2回以上、製造方法又は条件を変化させることにより、組成は同じであるが、膜質の異なる膜として形成してもよいし、これらの材料の積層膜としてもよい。
導電性酸化物層の表面には、通常、パッド電極が形成されている。パッド電極は、Ni、Ti、Au、Pt、Pd、W等の金属からなる積層膜とすることが好ましい。具体的には、導電性酸化物層側からW−Pd−Au又はNi−Ti−Au、Ni−Pd−Auの順に形成した膜が挙げられる。パッド電極の膜厚は特に限定されないが、最終層のAuの膜厚を100nm程度以上とすることが好ましい。
また、基板が導電性基板の場合には、基板裏面に、例えば、n電極が形成されていることが好ましい。n電極は、例えば、スパッタ法、CVD、蒸着等で形成することができる。n電極としては、例えば、総膜厚が1μm程度以下で、基板側から、V(膜厚100Å)−Pt(膜厚2000Å)−Au(膜厚3000Å)、Ti(100Å)−Al(5000Å)、Ti(60Å)−Pt(1000Å)−Au(3000Å)、Ti(60Å)−Mo(500Å)−Pt(1000Å)−Au(2100Å)、Ti(60Å)−Hf(60Å)−Pt(1000Å)−Au(3000Å)、Ti(60Å)−Mo(500Å)−Ti(500Å)−Pt(1000Å)−Au(2100Å)、W−Pt−Au、W−Al−W−Au、あるいは、Hf−Al、Ti−W−Pt−Au、Ti−Pd−Pt−Au、Pd−Pt−Au、Ti−W−Ti−Pt−Au、Mo−Pt−Au、Mo−Ti−Pt−Au、W−Pt−Au、V−Pt−Au、V−Mo−Pt−Au、V−W−Pt−Au、Cr−Pt−Au、Cr−Mo−Pt−Au、Cr−W−Pt−Au等の膜が例示される。
さらに、任意に、n電極上にメタライズ電極を形成してもよい。メタライズ電極は、例えば、Ti−Pt−Au−(Au/Sn)、Ti−Pt−Au−(Au/Si)、Ti−Pt−Au−(Au/Ge)、Ti−Pt−Au−In、Au−Sn、In、Au−Si、Au−Ge等により形成することができる。メタライズ電極の膜厚は、特に限定されない。
本発明の半導体レーザ素子は、通常、基板及び積層体の劈開によって共振器端面が形成されている。
任意に、共振器端面、つまり、共振器面の光反射側及び/又は光出射面に、誘電体膜による端面保護膜が形成されていることが好ましい。誘電体膜はSiO2、ZrO2、TiO2、Al2、Nb2、AlN、AlGaN等の酸化物及び窒化物からなる単層膜又は多層膜とすることが好ましい。共振面が劈開によって形成された場合には、誘電体膜を再現性よく形成することができる。
この端面保護膜は、共振器端面から、共振器端面側の溝部に回り込ませることにより、誘電体として形成することができる。
さらに、本発明の半導体レーザ素子は、上述した電流阻止層及び導電性酸化物層が、活性層を挟んで一対配置されてなる構造を有していてもよい。
このような構成のレーザ素子は、例えば、上述した基板上に形成され、電流阻止層、導電性酸化物層及び誘電体が形成された半導体層の積層体において、基板を除去するか、n型半導体層の一部(例えば、クラッド層まで又は光ガイド層まで)を除去して、除去した側に、上記と同様に電流阻止層、導電性酸化物層及び誘電体を形成することにより形成することができる。
以下に、本発明の半導体レーザ素子の実施例を図面に基づいて詳細に示す。
実施例1
この実施例の半導体レーザ素子は、図1(a)〜(d)に示すように、基板1上に、n型半導体層、活性層5、p型半導体層が積層されており、p型半導体層の上に、その中央付近にストライプ状の溝部を有する電流阻止層9が形成されている。また、電流阻止層9の溝部内であって、p型半導体層と接触するとともに、電流阻止層9上に及ぶ導電性酸化物層11が形成されている。この導電性酸化物層11は、共振器方向の両方の端面が、共振器端面から内側に離間されている。電流阻止層9の溝部内であって、共振器端面から導電性酸化物11の端面にわたって、溝部の両端に誘電体層10が配置されている。また、導電性酸化物11上にはpパッド電極12が形成されており、基板1裏面には、n電極13が形成されている。
この半導体レーザ素子の製造方法を以下に示す。
まず、n型GaNからなる基板1をMOVPE反応容器内にセットし、トリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)、アンモニア(NH3)、不純物ガスにシランガス(SiH4)を用い、SiをドープしたAl0.33Ga0.67Nよりなるn型クラッド層3を成長させた。
続いて、TMG及びアンモニアを用い、同様の温度で、アンドープのGaNよりなるn側光ガイド層4を成長させた。
温度を950℃にして、トリメチルインジウム(TMI)、TMG及びアンモニアを用い、SiをドープしたIn0.02Ga0.98Nよりなる障壁層を成長させた。シランガスを止め、TMI、TMG及びアンモニアを用い、アンドープのIn0.06Ga0.94Nよりなる井戸層を成長させる。これを2回繰り返した後、同温度でTMI、TMG及びアンモニアを用い、In0.02Ga0.98Nよりなる障壁層を成長させて、2ペアの多重量子井戸(MQW)からなる活性層5(屈折率:約2.5)を成長させた。
TMIを止め、TMA、TMG及びアンモニアを用い、ビスシクロペンタジエニルマグネシウム(CpMg)を流し、Mgをドープしたp型Al0.30Ga0.70Nよりなるp型キャップ層6を成長させた。
続いて、CpMg、TMAを止め、1050℃で、アンドープGaNよりなるp側光ガイド層7を成長させた。
最後に、この上に、TMG及びアンモニアを用い、CpMgを流し、Mgをドープしたp型GaNよりなるp型コンタクト層8を成長させた。
次いで、半導体の積層体14を形成したウェハ上に、CVD法により、約500nm厚のSiOからなる電流阻止層9(屈折率:約1.5)を形成した(図4(a)参照)。
続いて、電流阻止層9上に、ストライプ状の開口部(ストライプ幅は約5μm)を有するフォトレジストを形成し、このフォトレジストをマスクとして、例えば、BHFを用いたウェットエッチングにより、電流阻止層9の一部を選択的に除去し、その底部が半導体層に至る溝部15を形成した。この溝部15は共振器方向に開放状態となるように形成する(図4(b)及び(b’)参照)。その後、フォトレジストを除去した。
その後、溝部15を含む電流阻止層9の上全面に、ITOからなる導電性酸化物層11(屈折率:約2.0)を形成した。その上に、共振器端面から5μm程度を露出させるように、フォトレジストを形成する。このフォトレジストをマスクとして、RIEを行い、溝部15内において半導体層が露出するように導電性酸化物層の一部を選択的に除去した。これにより、溝部15の共振器端面側5μmの範囲で、半導体層が露出した(図4(c)及び(c’)参照)。
次に、露出した半導体層及びフォトレジスト上にZrOからなる誘電体(膜厚:約400nm)を形成した。その後、フォトレジストを除去することによって、ZrOからなる誘電体10が溝部15に埋め込まれた(図4(d’)及び(d”)参照)。これにより、電流阻止層に設けられた溝部内において、溝部の共振器端面側に誘電体を埋め込み、内側に導電性酸化物を埋め込むことができる。
この際、ITOからなる導電性酸化物層11上に形成するフォトレジストを、窒化物半導体レーザ素子の側面からも離間させて形成することで、ZrOからなる側面保護膜を同時に形成することができる。
その後、p型半導体層のコンタクト抵抗を低減するために、例えば、600℃、酸素雰囲気下でアニールした。
導電性酸化物層11の上に、pパッド電極12を形成した。
また、基板1の裏面を研磨し、研磨したn型GaN基板1の裏面にn電極13を形成した。
その後、GaN基板1を、例えば、共振器方向に垂直な方向に沿って、劈開してウェハをバー状とし、そのバーの劈開面に共振器面を作製した。
続いて、共振器面に、端面保護膜として誘電体膜を形成する。光出射側は、Al23を膜厚70nmで形成した。反対側は、ZrO2及びSiO2(総膜厚700nm)の積層膜で多層誘電体膜を形成した。
最後に共振器面に平行な方向に分割し、バー状のウェハをチップ化し、半導体レーザ素子を得た。
実施例2
実施例1と同様に、半導体の積層体14を形成したウェハ上に、スパッタ法を用いて、ITOからなる導電性酸化物層11を膜厚0.4μmで形成した(図5(a)参照)。
その後、導電性酸化物層11上に、ストライプ状のフォトレジスト(ストライプ幅は約5μm、長さは半導体の積層体14の共振器長よりも10μm程度短い)を形成する。このフォトレジストをマスクとして、例えば、HIガスを用いた反応性イオンエッチング(RIE)により、フォトレジストから露出した導電性酸化物層11を除去する。これにより、ストライプ状の導電性酸化物層11を形成した(図5(b)及び(b’)参照)。ここでの導電性酸化物層11は、共振器方向に対向する端面が、半導体層の積層体の共振器端面よりも5μm程度内側に配置されるように形成した。
次いで、露出した半導体層及びフォトレジスト上に、スパッタを用いて約400nm厚のSiOからなる電流阻止層9(屈折率:約1.5)を形成した。このとき同時に側面保護膜も形成することができる。次いで、フォトレジストと、その上に形成された電流阻止層9とを除去した。これにより、電流阻止層9の溝部にのみ導電性酸化物層11が埋め込まれる。
続いて、誘電体を形成する領域を露出する形状でフォトレジストを形成した。そして、露出した部分の電流阻止層をウエットエッチングによって除去し、半導体層を露出させた(図5(c)及び(c’)参照)。
露出した半導体層及びフォトレジスト上に誘電体をスパッタにより形成した。その後、フォトレジストを除去した。これにより、誘電体10が対向する共振器面側の溝部15に埋め込まれた(図5(d’)参照)。
また、誘電体を形成する領域を露出させた際に、一旦フォトレジストを除去し、誘電体を形成する領域と窒化物半導体レーザ素子の側面から離間させてフォトレジストを形成してもよい。これにより、先に形成したSiOからなる側面保護膜の上に、ZrOからなる側面保護膜を誘電体を形成するのと同時に形成することができる。この際、誘電体は、半導体層上、フォトレジスト上及び電流阻止層上に形成される。
これ以降、実施例1と同様にして、半導体レーザ素子を形成した。
比較例1
このレーザ素子は、図3(a)に示すように、誘電性酸化物膜層を形成せず、電流阻止層9に設けられた溝部内に導電性酸化物層11を埋め込む以外、実質的に実施例1と同様の構成のレーザ素子を、実施例1と同様の方法で形成した。
比較例2
このレーザ素子は、図3(b)に示すように、誘電性酸化物膜層を形成せず、かつ、電流阻止層9に設けられた溝部内であって、共振器端面と一致するように導電性酸化物層11を埋め込む以外、実質的に実施例2と同様の構成のレーザ素子を、実施例2と同様の方法で形成した。
実施例1及び2、比較例1及び2で得られたレーザ素子のそれぞれについて、垂直方向のFFPの強度分布、CODレベル及びライフ試験を行った。
その結果、垂直方向のFFPの強度分布は、図7(a)〜(c)において、実施例1、比較例1及び2の順にそれぞれ示したように、実施例1と比較例2とのレーザ素子では、略同程度の良好な結果が得られたが、比較例1のレーザ素子では、縦方向の閉じ込めに歪が生じ、安定したFFPを得ることができないことが確認された。
また、CODレベルでは、表1に示したように実施例2のレーザ素子では最も高く、実施例1及び比較例1のレーザ素子が略同程度に非常に高かった。一方、比較例2のレーザ素子では、低い結果が得られた。なお、CODレベルの測定は、各実施例及び比較例のレーザ素子20個について測定し、その中の最大と最小の値を除いた18個のサンプルの平均値を示した。
Figure 2009117695
さらに、ライフ試験では、図8(実施例2)及び図9(比較例2)にそれぞれ示したように、実施例2のレーザ素子では、安定して動作することが確認された。
一方、比較例2では、突然の発振の停止が確認された。
なお、ライフ試験は、動作温度25℃、出力500mW、APC駆動の条件で、発振波長408nmの半導体レーザ素子を駆動させ、駆動電流値の経時変化(駆動電流値/初期駆動電流値)を測定した。
このように、実施例1及び2の半導体レーザ素子では、導電性酸化物層とは別個に、誘電性酸化物膜が共振器端面付近に確実に配置されることにより、共振器端面付近における導電性酸化物層の剥がれ、劈開等の不具合を生じさせることなく、かつ、導電性酸化物層との端面による密着性を良好にして、光の閉じ込めを確実にすることができる。よって、共振器端面から出射されるレーザビームの歪を防止し、良好なFFPパターンを得ることができる。
また、共振器端面への電流の流れを最小限に止めることができ、共振器端面での熱の発生を抑制し、CODレベルを向上させることができる。
特に、実施例2の半導体レーザ素子では、図5に示すように、導電性酸化物層をRIEにより成形しているため、形状の制御性が良好となり、導電性酸化物層を所望の位置に精度よく形成することができ、ひいてはCODレベルを向上させることができる。
さらに、長寿命化を図ることが可能となる。
一方、比較例1の半導体レーザ素子では、共振器面付近での急激な閉じ込め係数の変化により、垂直方向のFFPの強度分布において乱れが見られ、レーザ素子の長時間の駆動が困難であることが確認された。また、比較例2の半導体レーザ素子は、端面付近での通電による端面劣化を誘発し、他のものと比較してCODレベルが低い結果が得られ、レーザ素子の長時間の駆動が困難であることが確認された。
実施例3
実施例1と同様に、半導体の積層体を形成したウェハ上に、溝部を有する電流阻止層9及び導電性酸化物層11を形成する。
その後、実施例1と同様に、pパッド電極12、n電極13を形成し、GaN基板1を劈開して共振器面を作製する。
続いて、共振器面に、誘電体膜を形成する。光出射側は、Al2を膜厚70nmで形成する。反対側は、ZrO2及びSiO2(総膜厚700nm)の積層膜で多層誘電体膜を形成する。この際、Al2膜を、素子上面に回り込むように誘電体膜を形成することによって、共振器端面付近における溝部15内に、誘電体層10を埋め込む(図4(e’)及び(e”)参照)。
以下、実施例1と同様にして半導体レーザ素子を形成する。
これにより、実施例1と同様の効果を得ることができる。
実施例4
実施例1と同様に、半導体の積層体を形成したウェハ上に、電流阻止層9を形成し、ストライプ状の開口部(ストライプ幅は約5μm)を有するフォトレジストを形成する。この際、フォトレジストの開口部を両方の共振器端面から5μm程度離れた位置から開口する。このフォトレジストをマスクとして、例えば、BHFを用いたウエットエッチングすることにより、電流阻止層9の一部を選択的に除去し、その底部が半導体層に至る溝部を形成する(図6(a)中、A参照)。これにより、溝部の共振器端面付近は電流阻止層により埋め込まれ、誘電体層10として機能し得る。
その後、実施例1と同様に導電性酸化物層11を形成する(図6(b)参照)。
以下、実施例1と同様にして半導体レーザ素子を形成する。
この実施例の半導体レーザ素子では、実施例1と同様に、共振器端面付近における導電性酸化物層の剥がれ、劈開等の不具合を生じさせることなく、かつ、導電性酸化物層との端面による密着性を良好にして、光の閉じ込めを確実にすることができる。その結果、共振器端面から出射されるレーザビームの歪を防止し、良好なFFPパターンを得ることができるとともに、長寿命化を図ることが可能となる。
また、共振器端面への電流の流れを最小限に止めることができ、共振器端面での熱の発生を抑制し、CODレベルを向上させることができる。
実施例5
この実施例の半導体レーザ素子では、導電性酸化物膜を両方の共振器端面から10μm程度離間させて形成し、導電性酸化物層の端面から共振器端面までの露出した半導体層に誘電体を埋め込む。それ以外は、実施例1と同様に半導体レーザ素子を形成する。
この実施例の半導体レーザ素子では、実施例1と同様の効果が得られる。
実施例6
この実施例の半導体レーザ素子では、導電性酸化物膜を両方の共振器端面から15μm程度離間させて形成し、導電性酸化物層の端面から共振器端面までの露出した半導体層に誘電体を埋め込む。それ以外は、実施例1と同様に半導体レーザ素子を形成する。
この実施例の半導体レーザ素子では、実施例1と同様の効果が得られる。
実施例7
この実施例の半導体レーザ素子では、導電性酸化物膜を光出射側の共振器端面のみ5μm程度離間させて形成し、導電性酸化物層の端面から共振器端面までの露出した半導体層に誘電体を埋め込む。それ以外は、実施例1と同様に半導体レーザ素子を形成する。
この実施例の半導体レーザ素子でも、実施例1と同様の効果が得られる。
実施例8
この実施例の半導体レーザ素子では、導電性酸化物膜を光出射側の共振器端面から5μm程度離間させて形成し、反射側の共振器端面から10μm程度離間させて形成する。導電性酸化物層の端面から共振器端面までの露出した半導体層に誘電体を埋め込む。それ以外は、実施例1と同様に半導体レーザ素子を形成する。
この実施例の半導体レーザ素子でも、実施例1と同様の効果が得られる。
実施例9
この実施例の半導体レーザ素子では、溝部の幅を10μmにする以外、実施例1と同様に半導体レーザ素子を形成する。
この実施例の半導体レーザ素子では、実施例1と同様の効果に加え、溝部を広くすることにより、高出力化が可能となる。
つまり、レーザ素子を高出力化すると、一般に発熱が大きくなるが、このように、溝部を広くすることにより、特に発熱の顕著な共振器端面における発熱を低減することができ、同等の寿命特性やCODレベルを得ることができる。
実施例10
この実施例の半導体レーザ素子では、誘電体をAlNにする以外、実施例1と同様に半導体レーザ素子を形成する。
この実施例の半導体レーザ素子では、実施例1と同様の効果を得ることができる。
実施例11
この実施例の半導体レーザ素子は、各半導体層を表2に示す構成として、発振波長を440〜450nm程度のレーザ素子とする以外、実施例1に準じて積層体を形成し、実施例1と同様に半導体レーザ素子を形成する。
Figure 2009117695
なお、本願表中、「n−」は、n型不純物のドープを示し、「p−」は、p型不純物のドープを示す。
この実施例の半導体レーザ素子では、実施例1と同様の効果を得ることができる。
実施例12
この実施例の半導体レーザ素子は、各半導体層を以下の表3に示す構成として、発振波長を370〜380nm程度のレーザ素子とする以外、実施例1に準じて積層体を形成し、実施例1と同様に半導体レーザ素子を形成する。
Figure 2009117695
この実施例の半導体レーザ素子では、実施例1と同様の効果を得ることができる。
実施例13
この実施例の半導体レーザ素子は、図2(a)〜(d)に示すように、n型半導体層、活性層5、p型半導体層が積層されており、p型半導体層の上に、その中央付近にストライプ状の溝部を有する電流阻止層9が形成されている。また、電流阻止層9の溝部内であって、p型半導体層と接触するとともに、電流阻止層9上に及ぶ導電性酸化物層11が形成されている。この導電性酸化物層11は、共振器方向の端面が、共振器端面から内側に離間されている。電流阻止層9の溝部内であって、共振器端面から導電性酸化物11の端面にわたって、誘電体層10が配置されている。また、導電性酸化物11上にはpパッド電極12が形成されている。
また、n型半導体層の上にも、その中央付近にストライプ状の溝部を有する電流阻止層9が形成されており、上記と同様に、電流阻止層9の溝部内であって、n型半導体層と接触するとともに、電流阻止層9上に及ぶ導電性酸化物層11が形成されている。この導電性酸化物層11は、共振器方向の端面が、共振器端面から内側に離間されている。電流阻止層9の溝部内であって、共振器端面から導電性酸化物11の端面にわたって、誘電体層10が配置されている。また、導電性酸化物11上にはnパッド電極13が形成されている。
この半導体レーザ素子の製造方法を以下に示す。
実施例1と同様に、半導体層の積層体、電流阻止層9、導電性酸化物層11、誘電体10を形成した後、基板からn型クラッド層3までを研磨により除去する。
得られたnクラッド層3の表面に、実施例1と同様の方法で、電流阻止層9、導電性酸化物層11、誘電体10を形成する。
その後、pパッド電極12、n電極13等を実施例1と同様に形成する。
得られた半導体レーザ素子は、実施例1と同様に、導電性酸化物層と端面による密着性を良好にして、光の閉じ込めを確実にすることができ、共振器端面での熱の発生を抑制し、CODレベルを向上させることができ、良好なFFPパターンを得ることができるとともに、長寿命化を図ることが可能となる。
本発明は、レーザ素子のみならず、発光ダイオード(LED)等の発光素子の製造方法に利用することができる。
本発明の半導体レーザ素子の構造を示す(a)斜視図、(b)正面図、(c)平面図、(d)側面図である。 本発明の別の半導体レーザ素子の構造を示す(a)斜視図、(b)正面図、(c)平面図、(d)側面図である。 比較のための半導体レーザ素子の構造を示す平面図である。 本発明の半導体レーザ素子の製造方法を説明するための要部の概略製造工程図である。 本発明の半導体レーザ素子の別の製造方法を説明するための要部の概略製造工程図である。 本発明の半導体レーザ素子のさらに別の製造方法を説明するための要部の概略製造工程図である。 本発明の半導体レーザ素子と比較のためのレーザ素子とのFFP強度を示すグラフである。 本発明の半導体レーザ素子のライフ特性を示すグラフである。 比較のための半導体レーザ素子のライフ特性を示すグラフである。
符号の説明
1 基板
3 n型クラッド層
4 n側光ガイド層
5 活性層
6 キャップ層
7 p側光ガイド層
8 p型コンタクト層
9 電流阻止層
10 誘電体層
11 導電性酸化物層
12 pパッド電極
13 n電極
14 積層体
15 溝部

Claims (10)

  1. 第1導電型半導体層、活性層及び第2導電型半導体層からなる積層体と、
    前記第2導電型半導体層に接触して共振器方向に平行なストライプ状の溝部を有する電流阻止層とを有し、
    前記溝部の共振器端面側に誘電体が埋め込まれており、内側に導電性酸化物が埋め込まれていることを特徴とする半導体レーザ素子。
  2. 前記誘電体と前記電流阻止層とは異なる材料で形成されてなる請求項1に記載の半導体レーザ素子。
  3. 前記誘電体は、電流阻止層の屈折率a以上及び/又は活性層の屈折率dより小さい屈折率cを有する請求項1又は2に記載の半導体レーザ素子。
  4. 前記導電性酸化物は、電流阻止層の屈折率a以上及び/又は活性層の屈折率dより小さい屈折率bを有する請求項1〜3のいずれか1つに記載の半導体レーザ素子。
  5. 前記誘電体は、ZrO、SiO、Al、Nb、TiO、Ta、AlN及びSiNからなる群から選択される材料により形成されてなる請求項1〜4のいずれか1つに記載の半導体レーザ素子。
  6. 前記電流阻止層は、SiO、Ga、Al、ZrO、SiN、AlN及びAlGaNからなる群から選択される材料により形成されてなる請求項1〜5のいずれか1つに記載の半導体レーザ素子。
  7. 前記誘電体は、前記導電性酸化物層の屈折率±1の範囲の屈折率を有する請求項1〜6のいずれか1つに記載の半導体レーザ素子。
  8. 前記電流阻止層は、活性層及び導電性酸化物層よりも屈折率が小さい材料からなる請求項1〜7のいずれか1つに記載の半導体レーザ素子。
  9. 発振波長が440nm以上である請求項1〜8のいずれか1つに記載の半導体レーザ素子。
  10. さらに、前記第1導電型層に接触して共振器方向に平行なストライプ状の溝部を有する第2の電流阻止層を有し、前記溝部の共振器端面側に誘電体が埋め込まれており、内側に導電性酸化物層が埋め込まれてなる請求項1〜9のいずれか1つに記載の半導体レーザ素子。
JP2007290590A 2007-11-08 2007-11-08 半導体レーザ素子 Active JP5444609B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007290590A JP5444609B2 (ja) 2007-11-08 2007-11-08 半導体レーザ素子
KR1020107012530A KR101548028B1 (ko) 2007-11-08 2008-10-31 반도체 레이저 소자
PCT/JP2008/069914 WO2009060802A1 (ja) 2007-11-08 2008-10-31 半導体レーザ素子
EP08847356.6A EP2224558B1 (en) 2007-11-08 2008-10-31 Semiconductor laser element
CN2008801153115A CN101855798B (zh) 2007-11-08 2008-10-31 半导体激光器元件
US12/742,075 US8548023B2 (en) 2007-11-08 2008-10-31 Semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007290590A JP5444609B2 (ja) 2007-11-08 2007-11-08 半導体レーザ素子

Publications (2)

Publication Number Publication Date
JP2009117695A true JP2009117695A (ja) 2009-05-28
JP5444609B2 JP5444609B2 (ja) 2014-03-19

Family

ID=40784466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007290590A Active JP5444609B2 (ja) 2007-11-08 2007-11-08 半導体レーザ素子

Country Status (1)

Country Link
JP (1) JP5444609B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080960A (ja) * 2008-09-24 2010-04-08 Palo Alto Research Center Inc 半導体発光デバイス
JP2011138891A (ja) * 2009-12-28 2011-07-14 Nichia Corp 窒化物半導体素子
JP2014132652A (ja) * 2012-12-06 2014-07-17 Nichia Chem Ind Ltd 半導体レーザ素子
JP2017079265A (ja) * 2015-10-20 2017-04-27 スタンレー電気株式会社 半導体発光素子
JP2018523311A (ja) * 2015-09-28 2018-08-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 半導体レーザ
JP2018527756A (ja) * 2015-09-28 2018-09-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 半導体レーザ
US11271368B2 (en) 2018-01-23 2022-03-08 Sony Semiconductor Solutions Corporation Semiconductor laser and electronic apparatus
WO2023281848A1 (ja) * 2021-07-08 2023-01-12 ソニーセミコンダクタソリューションズ株式会社 半導体レーザ素子

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258288A (ja) * 1988-08-23 1990-02-27 Seiko Epson Corp 半導体レーザ
JP2000068593A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2002164617A (ja) * 2000-09-18 2002-06-07 Fuji Photo Film Co Ltd 半導体レーザ素子
JP2004146527A (ja) * 2002-10-23 2004-05-20 Sharp Corp 半導体レーザ素子とその製造方法
JP2004289157A (ja) * 2003-03-20 2004-10-14 Xerox Corp レーザダイオード構造およびその製造方法
JP2006041491A (ja) * 2004-06-21 2006-02-09 Matsushita Electric Ind Co Ltd 半導体レーザ素子及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258288A (ja) * 1988-08-23 1990-02-27 Seiko Epson Corp 半導体レーザ
JP2000068593A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2002164617A (ja) * 2000-09-18 2002-06-07 Fuji Photo Film Co Ltd 半導体レーザ素子
JP2004146527A (ja) * 2002-10-23 2004-05-20 Sharp Corp 半導体レーザ素子とその製造方法
JP2004289157A (ja) * 2003-03-20 2004-10-14 Xerox Corp レーザダイオード構造およびその製造方法
JP2006041491A (ja) * 2004-06-21 2006-02-09 Matsushita Electric Ind Co Ltd 半導体レーザ素子及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080960A (ja) * 2008-09-24 2010-04-08 Palo Alto Research Center Inc 半導体発光デバイス
JP2011138891A (ja) * 2009-12-28 2011-07-14 Nichia Corp 窒化物半導体素子
JP2014132652A (ja) * 2012-12-06 2014-07-17 Nichia Chem Ind Ltd 半導体レーザ素子
JP2018523311A (ja) * 2015-09-28 2018-08-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 半導体レーザ
JP2018527756A (ja) * 2015-09-28 2018-09-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 半導体レーザ
US10333278B2 (en) 2015-09-28 2019-06-25 Osram Opto Semiconductors Gmbh Semiconductor laser
US10811843B2 (en) 2015-09-28 2020-10-20 Osram Oled Gmbh Semiconductor laser
JP2020191475A (ja) * 2015-09-28 2020-11-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 半導体レーザ
JP7090670B2 (ja) 2015-09-28 2022-06-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体レーザ
JP2017079265A (ja) * 2015-10-20 2017-04-27 スタンレー電気株式会社 半導体発光素子
US11271368B2 (en) 2018-01-23 2022-03-08 Sony Semiconductor Solutions Corporation Semiconductor laser and electronic apparatus
WO2023281848A1 (ja) * 2021-07-08 2023-01-12 ソニーセミコンダクタソリューションズ株式会社 半導体レーザ素子

Also Published As

Publication number Publication date
JP5444609B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
KR101548028B1 (ko) 반도체 레이저 소자
JP5444609B2 (ja) 半導体レーザ素子
JP5286723B2 (ja) 窒化物半導体レーザ素子
JP2010177651A (ja) 半導体レーザ素子
JP2008109066A (ja) 発光素子
JP2008311640A (ja) 半導体レーザダイオード
JP2008198952A (ja) Iii族窒化物半導体発光素子
JP2008141187A (ja) 窒化物半導体レーザ装置
JP2009094360A (ja) 半導体レーザダイオード
US8358674B2 (en) Semiconductor laser element and method of manufacturing thereof
JP2009158955A (ja) 窒化物半導体レーザダイオード
JP2006128661A (ja) 窒化物系半導体レーザ
JP2008187044A (ja) 半導体レーザ
JP2004327637A (ja) 半導体レーザ素子
JP5223531B2 (ja) 半導体レーザ素子
JP2009021346A (ja) 半導体発光素子
JP2008226865A (ja) 半導体レーザダイオード
US20080298411A1 (en) Nitride-based semiconductor laser device and method of manufacturing the same
JP2007324582A (ja) 集積型半導体発光装置およびその製造方法
JP5224312B2 (ja) 半導体レーザダイオード
JP2008066550A (ja) 半導体発光素子および半導体発光素子の製造方法
JP5735216B2 (ja) 窒化物半導体レーザ素子
JP2009239084A (ja) 半導体レーザ素子
JP2008218523A (ja) 窒化物半導体レーザ素子及びその製造方法
JP5141128B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5444609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250