JP2009105157A

JP2009105157A - 光トランシーバ

Info

Publication number: JP2009105157A
Application number: JP2007274169A
Authority: JP
Inventors: Keiji Tanaka; 啓二田中; Kenichiro Uchida; 健一郎内田
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2007-10-22
Filing date: 2007-10-22
Publication date: 2009-05-14
Also published as: US20090123116A1; US7708473B2

Abstract

【課題】コンデンサを用いることなく、フレームグランドに流れる高周波電流の低減と絶縁耐性の確保とが容易に実現可能な光トランシーバを提供すること。
【解決手段】ＦＧに接続されたステム２２を有するＴＯＳＡ２と、該ＴＯＳＡ２に収容されたＬＤを制御するための回路基板６とを実装し、回路基板６のＳＧに接続された導体パターン３０ｅと、導体パターン３０ｅ上に設けられた絶縁性の基体４ａと、ステム２２のケースピン２４ｄに接続されており基体４ａ上に設けられた導体パターン３０ｄとを有するＦＰＣ４を備える。
【選択図】図１

Description

本発明は、光トランシーバに関する。

特許文献１には、フレームグランド（ＦＧ）に流れるノイズ電流を分流してシグナルグランド（ＳＧ）に流すことにより、ＦＧに流れるノイズ電流を低減する放射ノイズ低減装置が開示されている。この放射ノイズ低減装置は、ＦＧとＳＧとの間に設けられたコンデンサを有しており、ノイズ電流は、このコンデンサを介してＦＧからＳＧに流される。すなわち、ＦＧの高周波におけるインピーダンスがＦＧとＳＧとを接続するコンデンサにより低減される。
特開２００３−２８３１７７号公報

上記の放射ノイズ低減装置において数ＧＨｚ帯でのＦＧとＳＧとの間のインピーダンスを低下させるためには数ｐＦ程度の容量値がコンデンサに必要となる。また、このような放射ノイズ低減装置を光トランシーバに用いる場合、低周波（ＡＣ電圧）に対する十分な絶縁耐性（少なくともＩＥＣ規格に規定されているＡＣ５００Ｖ以上の大きな絶縁耐性）がコンデンサに必要となる。しかし、このような大きな絶縁耐性を有する数ｐＦのコンデンサを準備するのは容易ではない。そこで本発明の目的は、回路素子としてのコンデンサを用いることなく、ＦＧとＳＧとの間のインピーダンスの低減と絶縁耐性の確保とが容易に実現可能な光トランシーバを提供することである。

本発明は、金属製ハウジングと、前記金属製ハウジング内に収納されており、半導体レーザと該半導体レーザから絶縁された状態で該半導体レーザを搭載するステムとを有する発光サブアッセンブリと、前記半導体レーザを駆動する回路を搭載する回路基板と、前記半導体レーザと前記回路とに接続されたフレキシブルプリント基板とを備えた光トランシーバであって、前記フレキシブルプリント基板は、第１及び第２の表面を有する絶縁性の基体と、前記第１の表面上に設けられており前記ステムに接続された第１の導体パターンと、前記第２の表面上に設けられた第２の導体パターンとを有し、前記金属製ハウジング、前記ステム及び前記第１の導体パターンは、フレームグランドに接続されており、前記第２の導体パターンは、前記フレームグランドとは直流的に絶縁された前記回路のシグナルグランドに接続されており、該第１の導体パターンと該第２の導体パターンとは、前記基体を挟むキャパシタを形成している、ことを特徴とする。更に、本発明では、前記キャパシタの共振周波数は１ＧＨｚ以上である。

本発明によれば、第１の導体パターンと第２の導体パターンとは、基体を介して高周波電流を導通する。すなわち、フレームグランドとシグナルグランドとの間のインピーダンスが低減される。従って、半導体レーザに供給される高周波信号に起因する放射ノイズがステムに誘起されるが、このような放射ノイズは、ステム、第１の導体パターン、基体及び第２の導体パターンを介して、シグナルグランドに吸収される。これにより、フレームグランドに現れる高周波ノイズが低減されるので、フレームグランドを有する金属製ハウジングを介して光トランシーバの外部に放射される放射ノイズも低減される。また、第１の導体パターンと第２の導体パターンとはフレキシブルプリント基板の絶縁性の基体を介してＡＣ電圧等による低周波電流を遮断する。従って、このような低周波の電流に対して絶縁耐圧が確保できる。

本発明によれば、回路素子としてのコンデンサを用いることなく、フレームグランドとシグナルグランドとの間のインピーダンスの低減と絶縁耐性の確保とが容易に実現可能となる。

以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１は、実施形態に係る光トランシーバ１の構成を示す分解斜視図である。

光トランシーバ１は、ＴＯＳＡ２（TOSA: Transmitter Optical Sub-Assembly、発光サブアッセンブリ）、ＦＰＣ４（フレキシブルプリント基板）、回路基板６、レーザドライバ回路８、ＲＯＳＡ１０（ROSA:Receiver Optical Sub-Assembly）、ＦＰＣ１２、リミティングアンプ１４及び金属製ハウジング１５を備える。金属製ハウジング１５は、金属製のケース１６及びケース１８を有しており、ケース１６とケース１８とは接続されている。ケース１８は、ＦＧ１８ａ（フレームグランドＦＧ）に接続されており、よって、ケース１６もＦＧ１８ａに接続されている。金属製ハウジング１５は、上記のＴＯＳＡ２〜リミティングアンプ１４を収納する。このように、金属製ハウジング１５は、フレームグランドＦＧに接続されている。

ＴＯＳＡ２は、スリーブ２０及びステム２２を有する。ＴＯＳＡ２はＬＤ（半導体レーザ）及びモニタＰＤ等をステム２２上に実装し、スリーブ２０には、光コネクタが接続されている。この光コネクタとＴＯＳＡ２のＬＤとは光学的に接続されている。スリーブ２０とステム２２とは、何れも金属製であり、金属製のＣＡＮケースを介して接続されている。スリーブ２０は、ケース１６の凹部１６ａに嵌め込まれた状態でケース１６に固定されており、スリーブ２０及びステム２２は、ケース１６に接続されている。よって、スリーブ２０及びステム２２は、ＦＧ１８ａに接続されている。このように、ステム２２は、フレームグランドＦＧに接続されている。

ＴＯＳＡ２は、ステム２２の面２２ａに突出しているリードピン２４ａ〜リードピン２４ｃとケースピン２４ｄとを有する。リードピン２４ａ〜リードピン２４ｃは、ステム２２から絶縁されている。ケースピン２４ｄは、面２２ａ上に突出したステム２２の突起部であり、ケースピン２４ｄは、ステム２２と導通している。ケースピン２４ｄは、ステム２２を介してＦＧ１８ａに接続されている。

また、リードピン２４ａは、ＴＯＳＡ２に実装されたモニタＰＤのアノード端子に接続され、リードピン２４ｂは、モニタＰＤのカソード端子とＬＤのアノード端子とに接続されている。リードピン２４ｃは、ＬＤのカソード端子に接続されている。ＦＰＣ４は、ＴＯＳＡ２と回路基板６とを接続する。ＦＰＣ４は、回路基板６から出力されるＴＯＳＡ２内のＬＤに対する駆動信号をこのＬＤに伝送する。

ＦＰＣ４は、可撓性を有する矩形の基体４ａを有する。基体４ａは、２５μｍ程度の厚みと、５ｋＶ程度のＡＣ電圧に耐える絶縁耐圧と、「３」程度の比誘電率とを有しており、例えばポリイミド等の絶縁性の材料から成る。

ここで、図２（Ａ）及び図２（Ｂ）を参照してＦＰＣ４を説明する。ＦＰＣ４は、基体４ａの主面４ｂ（第１の表面）上に設けられた導体パターン３０ａ〜導体パターン３０ｃ及び導体パターン３０ｄ（第１の導体パターン）と、基体４ａにおいて主面４ｂの反対側にある裏面４ｃ（第２の表面）上に設けられた導体パターン３０ｅ（第２の導体パターン）とを有する。また、ＦＰＣ４には、ピン挿入孔２６ａ〜ピン挿入孔２６ｄが設けられている。ピン挿入孔２６ａ〜ピン挿入孔２６ｄは、基体４ａの一端側に設けられ、主面４ｂから裏面４ｃに貫通している。ピン挿入孔２６ａ〜ピン挿入孔２６ｄの各内壁は、導体パターン３０ａ〜導体パターン３０ｄによってそれぞれ覆われている（図３）。

ピン挿入孔２６ａ〜ピン挿入孔２６ｄには、図１に示すように、リードピン２４ａ〜リードピン２４ｃ及びケースピン２４ｄがそれぞれ挿入されており、リードピン２４ａ〜リードピン２４ｃ及びケースピン２４ｄは、導体パターン３０ａ〜導体パターン３０ｄに直接接続される。よって、リードピン２４ａ〜リードピン２４ｃ及びケースピン２４ｄは、導体パターン３０ａ〜導体パターン３０ｄにそれぞれ接続される（図１参照）。

また、ＦＰＣ４は、パッド２８ａ〜パッド２８ｅを有する。パッド２８ａ〜パッド２８ｅは、ピン挿入孔２６ａ〜ピン挿入孔２６ｄの設けられた基体４ａの一端側とは反対の他端側に設けられている。パッド２８ａは、導体パターン３０ａに接続されており、パッド２８ｂは、図１に示すように、回路基板６の端子３２に接続されている。パッド２８ｃは、導体パターン３０ｃに接続されており、パッド２８ｄは、導体パターン３０ｂに接続されている。パッド２８ｅは、図１に示すように、回路基板６の端子３２に接続されている。パッド２８ｂ及びパッド２８ｅは、導体パターン３０ｅに接続されている。すなわち、導体パターン３０ｅは、パッド２８ｂ及びパッド２８ｅと端子３２とを介して、回路基板６の電子回路のＳＧ３２ａ（シグナルグランドＳＧ）に接続されている。

回路基板６は、主面６ａに設けられた電子回路を有する。この電子回路は、ＦＰＣ４を介してＴＯＳＡ２内のＬＤに接続されている。この電子回路は、レーザドライバ回路８、リミティングアンプ１４、端子３２及び端子４６を有する。レーザドライバ回路８は、ＬＤの駆動信号を出力する。この駆動信号は、ＦＰＣ４のパッド２８ｃ及びパッド２８ｄと、導体パターン３０ｃ及び導体パターン３０ｂと、ステム２２のリードピン２４ｃ及びリードピン２４ｂとをそれぞれ介して、ＴＯＳＡ２内のＬＤに供給される。ＳＧ３２ａ（及びＳＧ４６ａ）は、この電子回路のシグナルグランドＳＧである。

リミティングアンプ１４は、後述のＲＯＳＡ１０からＦＰＣ１２を介して出力される信号を増幅して後段に出力する。この信号は、ＲＯＳＡ１０のＰＤから、リードピン３８と、ＦＰＣ１２の導体パターン４４及びパッド４２とを介してリミティングアンプ１４に入力される。端子３２は、ＦＰＣ４のパッド２８ｂ及びパッド２８ｅとＳＧ３２ａとに接続されており、端子４６は、ＦＰＣ１２の６個のパッド４２のうち２個のパッドとＳＧ４６ａとに接続されている。

ＲＯＳＡ１０は、スリーブ３４及びステム３６を有する。ＲＯＳＡ１０はＰＤ等をステム３６上に搭載し、スリーブ３４には、光コネクタが接続される。この光コネクタとＲＯＳＡ１０のＰＤとは光学的に接続されている。ＲＯＳＡ１０は、ステム３６の面３６ａに突出している５本のリードピン３８を有する。

ＦＰＣ１２は、可撓性を有する矩形の基体１２ａを有する。ＦＰＣ１２は、基体１２ａの主面１２ｂ上に設けられた６個のパッド４２と４個の導体パターン４４とを有する。これらのパッド４２は、基体１２ａの一端側に設けられている。

そして、ＦＰＣ１２は、５個のピン挿入孔４０が設けられている。これらのピン挿入孔４０は、パッド４２の設けられた基体１２ａの一端側とは反対の他端側に設けられている。ピン挿入孔４０は、基体１２ａの主面１２ｂからこの主面１２ｂの反対側の裏面に貫通している。ピン挿入孔４０の内壁は、導体パターン４４に覆われている。ピン挿入孔４０にはリードピン３８が挿入されており、リードピン３８は、導体パターン４４に接続されている。６個のパッド４２は、端子４６に接続されている２個のパッドと、リミティングアンプ１４に接続されている２個のパッドとを含む。

次に、図３を参照して、ＦＰＣ４とケースピン２４ｄとの接続箇所を説明する。ケースピン２４ｄは、ＦＰＣ４のピン挿入孔２６ｄに挿入されており、半田４８を介してピン挿入孔２６ｄに固定されている。そして、ケースピン２４ｄは、導体パターン３０ｄに半田４８によって接続されている。よって、ステム２２は、ケースピン２４ｄを介して導体パターン３０ｄに接続されているので、導体パターン３０ｄは、フレームグランドＦＧとなる。

ＦＰＣ４とステム２２との間には、絶縁板５０が設けられている。絶縁板５０は、０．１ｍｍ〜０．５ｍｍ程度の厚みを有する絶縁性のシートであり、ステム２２と導体パターン３０ｅとを絶縁する。このように、絶縁板５０は、ステム２２に接続されるフレームグランドＦＧと、導体パターン３０ｅに接続するシグナルグランドＳＧとを確実に絶縁する。

導体パターン３０ｄと、導体パターン３０ｅと、両者の間に挟まれた基体４ａとがキャパシタ５２を構成する。キャパシタ５２の容量値は、基体４ａの厚みが２５μｍ程度であり、比誘電率が「３」程度なので、１ｐＦ／ｍｍ^２程度確保される。従って、導体パターン３０ｄと導体パターン３０ｅとは、基体４ａを介して高周波的に（主にＧＨｚ帯の高周波に対して）導通し、低周波領域では遮断される。すなわち、フレームグランドＦＧとシグナルグランドＳＧとは、ＦＰＣ４に形成されたキャパシタ５２を介して、高周波的に導通し、低周波的には遮断される。

なお、基体４ａの厚みは回路基板６に比較して薄い（１／４程度）ので、キャパシタ５２の有する単位面積当たりの容量は、回路基板に容量を設けた場合（図４のグラフＧ１に示す比較例を参照）に比較して４倍程度となる。グラフＧ１の構成においては、リードピン２４ａ〜リードピン２４ｃ及びケースピン２４ｄは、ＦＰＣ４を介さずに、回路基板６の電子回路に直接接続されており、回路基板上の表裏面に導体パターンによるキャパシタを形成した。

以上説明したように、光トランシーバ１によれば、ＬＤに流れる高周波信号に起因する放射ノイズにより、ステム２２に高周波ノイズが誘起されるが、このような高周波ノイズは、ケースピン２４ｄ及びキャパシタ５２を介してＳＧ３２ａに吸収される。これにより、ＦＧ１８ａ上に現れる高周波ノイズが低減されるので、光トランシーバ１の外部（金属製ハウジング１５の外部）に放射される高周波ノイズも低減される。

また、ケースピン２４ｄの長さは、ＦＰＣ４の厚みと絶縁板５０の厚みとの合計程度であり比較的短い。従って、この高周波ノイズがステム２２とＦＰＣ４との間の剥き出しのケースピン２４ｄから放射されることも抑制され、回路基板６等の他の配線に及ぼす電磁的影響（クロストーク）も低減できる。

また、ＦＰＣ４の基体４ａは、２５μｍ程度の厚みで５ｋＶ程度の静電耐圧を有する。従って、光トランシーバ１は、少なくともＩＥＣ規格に規定されているフレームグランドＦＧとシグナルグランドＳＧとの間の絶縁耐圧を十分に満足する性能を有する。

次に、図４を参照して、フレームグランドＦＧとシグナルグランドＳＧとの間の等価回路におけるインピーダンスについて説明する。図４に示す横軸は、周波数（ＭＨｚ）を表しており、縦軸は、等価回路のインピーダンスを表している。図４に示すＧ１は、比較例における等価回路のインピーダンスを示し、Ｇ２は、本発明に係わる光トランシーバ１における等価回路のインピーダンス（実施例１）を示し、Ｇ３は、光トランシーバ１における他の等価回路のインピーダンス（実施例２）を示す。

まず、Ｇ１ついて説明する。比較例において、ステムの複数のリードピンとフレームグランドＦＧに接続されるケースピンとは回路基板に直接接続されており、この回路基板には本発明に係わるキャパシタと類似のキャパシタがその表裏面の導体パターンにより形成されている。ケースピンは、ＦＰＣを介さずに回路基板に設けられたこのキャパシタの一方の電極に直接接続されており、このキャパシタの他の電極は回路基板内のシグナルグランドＳＧに接続されている。このように、比較例においては、ケースピンと回路基板に設けられたキャパシタとによりインピーダンス回路（等価回路）が構成され、このインピーダンス回路を介して、フレームグランドＦＧとシグナルグランドＳＧとが高周波的に導通する。

このキャパシタの電極の面積は２ｍｍ^２程度であり、その容量値は０．５ｐＦ程度である。一方、ケースピンは、ステムから回路基板に至るまでの長さを有しており、そのインダクタンスは２ｎＨ程度にもなる。その結果、このケースピンによるインダクタと回路基板内のキャパシタによる回路の共振周波数は５ＧＨｚ程度であり、そのインピーダンスはＧ１の様に振る舞う。

次に、本発明に係わる実施例１について説明する。実施例１におけるケースピン２４ｄは、図１〜３に示すように、ＦＰＣ４を介して回路基板６に接続されており、ケースピン２４ｄ自身の有するインダクタとＦＰＣ４内のキャパシタ５２との間で共振回路（等価回路）を形成する。フレームグランドＦＧとシグナルグランドＳＧとは、この共振回路を介して高周波的に導通する。

実施例１におけるキャパシタ５２の電極の面積は比較例と同様に２ｍｍ^２程度であり、その容量値は２ｐＦ程度である。実施例１におけるケースピン２４ｄの長さは、比較例のケースピンに比較して遥かに短く、０．１ｎＨ程度のインダクタンスしか示さない。従って、実施例１における共振周波数は１０ＧＨｚ程度であり、そのインピーダンスはＧ２の様に変化する。

次に、実施例２について説明する。実施例２のケースピン２４ｄもＦＰＣ４のキャパシタ５２を介して回路基板６に接続されており、ケースピン２４ｄのインダクタとキャパシタ５２とで共振回路（等価回路）が形成され、この共振回路を介して、フレームグランドＦＧとシグナルグランドＧとが高周波的に導通する。

実施例２におけるＦＰＣ４上のキャパシタ５２の電極の面積は３．３ｍｍ×３．３ｍｍ程度であり、その容量値は１０ｐＦ程度におよぶ。一方ケースピン２４ｄの長さは、実施例１の場合と同様であり、０．１ｎＨ程度のインダクタンス成分を有する。この場合、共振周波数は比較例と同等の５ＧＨｚ程度となる。ここで、Ｇ１〜Ｇ３において、その共振周波数よりも低周波側でインピーダンスが周波数の増加とともに減少するのは、ＦＰＣ４上、あるいは回路基板６上に形成したキャパシタが主に寄与するものであり、共振周波数よりも高周波側でインピーダンスが上昇するのは、ケースピン２４ｄの有するインダクタンス成分の寄与によるものである。

そして、図４に示すように、実施例１のインピーダンスは、共振周波数（５ＧＨｚ）の近傍を除けば、比較例のインピーダンスよりも低く、実施例２のインピーダンスは、全周波数にわたって、比較例のインピーダンスよりも低い。例えば、ＧＨｚ帯において、実施例１及び実施例２は（実施例１の場合、共振周波数の近傍を除く）、比較例に比べて低インピーダンスとなっている。なお、実施例１及び実施例２のインピーダンスは、絶縁耐圧の確保が要求される例えば数百Ｈｚまでの低周波（ＡＣ電圧）側において十分大きく、数百オーム以上となっており、５ｋＶ以上の静電耐圧を有する。

以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

実施形態に係る光トランシーバの構成を示す分解斜視図である。実施形態に係るＦＰＣの構成を示す図である。実施形態に係るＦＰＣとケースピンとの接続箇所の構成を示す図である。インピーダンスの周波数特性を示すグラフである。

符号の説明

１…光トランシーバ、１０…ＲＯＳＡ、１２，４…ＦＰＣ、１２ａ，４ａ…基体、１２ｂ，４ｂ，６ａ…主面、１４…リミティングアンプ、１５…金属製ハウジング、１６，１８…ケース、１６ａ，１６ｂ…凹部、１８ａ…ＦＧ、２…ＴＯＳＡ、２０，３４…スリーブ、２２，３６…ステム、２２ａ，３６ａ…面、２４ａ，２４ｂ，２４ｃ，３８…リードピン、２４ｄ…ケースピン、２６ａ，２６ｂ，２６ｃ，２６ｄ，４０…ピン挿入孔、２８ａ，２８ｂ，２８ｃ，２８ｄ，２８ｅ，４２…パッド、３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ，４４…導体パターン、３２，４６…端子、３２ａ，４６ａ…ＳＧ、４ｃ…裏面、４８…半田、５０…絶縁板、５２…キャパシタ、６…回路基板、８…レーザドライバ回路

Claims

金属製ハウジングと、
前記金属製ハウジング内に収納されており、半導体レーザと該半導体レーザから絶縁された状態で該半導体レーザを搭載するステムとを有する発光サブアッセンブリと、
前記半導体レーザを駆動する回路を搭載する回路基板と、
前記半導体レーザと前記回路とに接続されたフレキシブルプリント基板と
を備えた光トランシーバであって、
前記フレキシブルプリント基板は、
第１及び第２の表面を有する絶縁性の基体と、
前記第１の表面上に設けられており前記ステムに接続された第１の導体パターンと、
前記第２の表面上に設けられた第２の導体パターンと
を有し、
前記金属製ハウジング、前記ステム及び前記第１の導体パターンは、フレームグランドに接続されており、前記第２の導体パターンは、前記フレームグランドとは直流的に絶縁された前記回路のシグナルグランドに接続されており、該第１の導体パターンと該第２の導体パターンとは、前記基体を挟むキャパシタを形成している、ことを特徴とする光トランシーバ。
前記キャパシタの共振周波数は１ＧＨｚ以上である、ことを特徴とする請求項１に記載の光トランシーバ。