JP2009093502A - 情報処理装置及びその制御方法 - Google Patents

情報処理装置及びその制御方法 Download PDF

Info

Publication number
JP2009093502A
JP2009093502A JP2007264971A JP2007264971A JP2009093502A JP 2009093502 A JP2009093502 A JP 2009093502A JP 2007264971 A JP2007264971 A JP 2007264971A JP 2007264971 A JP2007264971 A JP 2007264971A JP 2009093502 A JP2009093502 A JP 2009093502A
Authority
JP
Japan
Prior art keywords
program
cpu
page
information processing
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007264971A
Other languages
English (en)
Other versions
JP2009093502A5 (ja
JP5060241B2 (ja
Inventor
幹生 ▲濱▼
Mikio Hama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007264971A priority Critical patent/JP5060241B2/ja
Priority to US12/212,296 priority patent/US8180993B2/en
Publication of JP2009093502A publication Critical patent/JP2009093502A/ja
Publication of JP2009093502A5 publication Critical patent/JP2009093502A5/ja
Application granted granted Critical
Publication of JP5060241B2 publication Critical patent/JP5060241B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4405Initialisation of multiprocessor systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】 仮想記憶システムの特性上、実行しているプログラムを途中で削除したり移動することができないため、システムの稼動中は、ラムディスク或はラムディスクにコピーしたプログラムを削除できない。
【解決手段】 DRAM−A205に記憶された第一OSを起動するCPU−A201と、不揮発メモリ209に記憶された第二OSを起動するCPU−B202と、第一OSが実行する第一プログラム及び第二OSが実行する第二プログラムを記憶するHDD207とを有し、CPU−A201は第一OSを起動する際に第二プログラムをHDDからDRAM−A205にロードし、CPU−B202は、第一OSによる起動処理の完了後、DRAM−A205にロードされた第二プログラムを第二OSにより実行させる。
【選択図】 図6

Description

本発明は、複数のCPUを搭載した情報処理装置及びその制御方法に関する。
従来のプログラム組み込み機器のメモリアロケーション方式は、単純な静的メモリアロケーション方式である。この方式では、プログラム全体をハードディスクやROM等の補助記憶装置から一旦、メインメモリなどの主記憶装置へコピーし、その主記憶装置上でプログラムを実行していた。これに対して最近は、組み込み機器のオペレーティングシステムに、Windows(登録商標)やLinuxなどの仮想記憶システムを搭載したオペレーティングシステムが採用されるようになってきている。
仮想記憶システムは、ページング技術を使って実装されるのが一般的であり、Windows(登録商標)やLinuxなどのオペレーティングシステムもメモリアロケーション方式にページング方式を採用している。このページング方式に関しての詳しい説明は後述するが、ページング方式は、静的メモリアロケーション方式に比べて、
1.空きメモリを有効に使用することができる。
2.搭載メモリ量より多くのメモリ空間を利用できる。
等のメリットがある反面、実行が遅いというデメリットがある。
それは、ページング方式が、「プログラムの全体」をハードディスクなどの補助記憶装置に置いたまま、頻繁に使用する「プログラムの一部分」だけを主記憶装置上に置いておく方式であるためである。このような方式では、CPUが主記憶装置上に置かれていない「プログラムのその他の部分」を実行しようとすると、その都度、これから実行しようとする「プログラムの部分」を補助記憶装置から主記憶装置にロードする処理が発生する。この処理をページインと呼ぶ。このページインが発生する単位は4kバイト(オペレーティングシステムによって異なるが、Linuxのデフォルトは4kバイト)である。このため、プログラムを実行する際、補助記憶装置に対して4kバイトのランダムアクセスリードが発生することになる。
ここで、静的メモリアロケーション方式とページング方式について簡単に説明する。
静的メモリアロケーション方式では、ハードディスクからプログラムの部分の全部をまとめて物理メモリ上へロードしておく。この静的メモリアロケーション方式を採用するアーキテクチャでは仮想メモリ空間と物理メモリ空間の区別がない場合が多い。そしてCPUが、例えば「プログラムのCの部分」を実行しようとした際には、プログラムの全体が物理メモリ上に配置されているため、即座に、そのプログラムを実行することができるようにしたものである。
これに対してページング方式は、仮想記憶システムにおいて、物理メモリ空間、仮想メモリ空間を、一定のページ単位に分割し、管理する方式である。これはWindows(登録商標)やLinuxなどの汎用オペレーティングシステムに採用されている。例えば、Linuxの場合は、1ページ当たりのサイズは4Kバイトとなっている。このように、データファイルや実行プログラムの全体を物理メモリに配置せずに、プログラムの一部分(ページ単位)だけを物理メモリ上に配置して、仮想メモリに割り付ける方式である。そしてCPUが仮想メモリのページにアクセスした際、その仮想メモリのページに物理メモリのページが割り付けられていない場合は、補助記憶装置から物理メモリへのページの読み込みが発生する。この処理をページインと呼ぶ。このように物理メモリに格納されていないプログラムを実行しようとするとページフォルト割り込みが発生する。そして、このページフォルト割り込みで、物理メモリの空きページを検索するルーチンが実行され、物理メモリ上で使用されていない空きページを検索する。そして空きページが見つかると、ハードディスクから、そのプログラムをその空きページにロードする。そして物理メモリ上のプログラムの部分と仮想メモリ上のプログラムの部分とを割り付ける作業を行った後、ページフォルト割り込み処理から通常処理へ復帰し、CPUは仮想メモリ上のプログラムを実行することができるようになる。
補助記憶装置の中でも、特にハードディスクはランダムアクセス速度が遅いことが知られている。従って、プログラムをハードディスクに格納していると、静的メモリアロケーション方式に比べてページング方式での実行速度が低下してしまう。従って、通常動作時には、ページング方式のメリットを利用したいが、起動時や省電力モードから復帰する際には、とにかく高速に起動し、高速に省電力モードから復帰したいという要望がある。
特開2007−35066号公報
特許文献1には、主記憶装置上にラムディスクのようなファイルシステムを構築し、システムの初期化時に、予め補助記憶装置のプログラムを、そのラムディスクにコピーしておくことが記載されている。
しかしながら、仮想記憶システムの特性上、実行しているプログラムを途中で削除したり移動することができないため、システムの稼動中は、ラムディスク或はラムディスクにコピーしたプログラムを削除できない。こうして主記憶装置の一部がラムディスクとして常に使用されてしまい、システムが使用できる主記憶装置の空き容量が減ってしまうという弊害が発生する。このようなプログラムは、例えば複合機に使用されるプログラムで100メガバイトを超えるものもあり、このようなプログラムを常時、主記憶装置上に保存しておくのは主記憶装置のメモリの使用効率の点からも好ましくない。
本発明の目的は、上記従来技術の問題点を解決することにある。
本願発明の特徴は、起動に要する時間を短縮することにある。また、ページング方式のメリットを利用しつつ、起動時或は省電力モードから高速に復帰する技術を提供することにある。
上記目的を達成するために本発明の一態様に係る情報処理装置は以下のような構成を備える。即ち、
第一記憶手段及び第二記憶手段を有する情報処理装置であって、
前記第一記憶手段に記憶された第一OSを起動する第一CPUと、
前記第二記憶手段に記憶された第二OSを起動する第二CPUと、
前記第一OSが実行する第一プログラム及び前記第二OSが実行する第二プログラムを記憶する第三記憶手段とを有し、
前記第一CPUは、前記第一OSを起動する際に、前記第二プログラムを前記第三記憶手段から前記第一記憶手段にロードし、
前記第二CPUは、前記第一OSによる起動処理の完了後、前記第一記憶手段にロードされた前記第二プログラムを前記第二OSにより実行させることを特徴とする。
上記目的を達成するために本発明の一態様に係る情報処理装置の制御方法は以下のような工程を備える。即ち、
少なくとも第一及び第二CPUと、第一記憶装置及び第二記憶装置を有する情報処理装置の制御方法であって、
前記第一CPUにより前記第一記憶手段に記憶された第一OSを起動し、
前記第二CPUにより前記第二記憶手段に記憶された第二OSを起動し、
前記第一OSを起動する際に、前記第二OSが実行する第二プログラムを第三記憶手段から前記第一記憶装置にロードし、
前記第一OSによる起動処理の完了後、前記第二CPUにより前記第一記憶装置にロードされた前記第二プログラムを前記第二OSにより実行させることを特徴とする。
本発明によれば、起動に要する時間を短くできる。
またページング方式において、ページイン処理が発生した際に、起動中であれば主記憶装置上から高速に起動できる。また通常動作中であれば、補助記憶装置からのページイン処理を実行するため、主記憶装置にコピーされていたプログラムを削除できる。これにより主記憶装置のメモリの空き領域を確保できる。
以下、添付図面を参照して本発明の好適な実施の形態を詳しく説明する。尚、以下の実施の形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施の形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
本発明の実施の形態を詳しく説明する前に、本実施の形態の特徴について簡単に説明する。
本実施の形態に係る画像入出力装置(複合機や情報処理装置)では、主記憶装置(メインメモリ)上に、予め補助記憶装置(HDD等)のプログラムをコピーしておく。また、「起動中或は省電力モードからの復帰中」か、「通常動作中」の状態を判別できるフラグを用意しておく。
そしてページング方式において、ページイン処理が発生した場合は、そのフラグを参照し、「起動中或は省電力モードからの復帰中」であれば、主記憶装置にコピーしたプログラムからページイン処理を実行する。一方、「通常動作中」であれば、補助記憶装置内からページイン処理する。これにより、「起動中或は省電力モードからの復帰中」の場合は、ページイン処理でランダムアクセスがボトルネックにならない主記憶装置から高速に起動することが可能となる。またシステムの通常動作中の場合は補助記憶装置からのページインであるため、主記憶装置上に格納されているプログラムは削除できる。これによりシステムが使用できる主記憶装置の空き容量が減ってしまうという弊害も発生しない。
更に、2つ以上のCPUを搭載したシステムにおいて、第一CPUによる高速なOS(第一OS:LiteOS)の起動の完了後、第二CPUによる、ページング方式を利用したOS(HeavyOS)の起動完了を待機する状態となる。この待機中に、補助記憶装置内のHeavyOS(第二OS)用プログラムを主記憶装置の特定の番地にコピーする処理を行う。これにより、HeavyOSの起動時間をさらに短縮することができる。
図1は、本発明の実施の形態に係るコントローラが搭載された画像入出力装置(情報処理装置)100の機能構成を示すブロック図である。尚、この実施の形態では、この画像入出力装置は、コピー機能、ファクシミリ機能、プリンタ機能等を有する複合機の場合で説明するが、本発明はこれに限定されるものではない。
この画像入出力装置100は、イーサネット(登録商標)等のLAN600を介してホストコンピュータ(本実施の形態では第一のホストコンピュータ601、第二のホストコンピュータ602)に接続されている。この画像入出力装置100は、画像データの読取処理を行うリーダ装置(リーダ部)200と、画像データの印刷処理を行うプリンタ装置(プリンタ部)300、操作部150、画像記憶部160及びこれらを制御するコントローラ110とを有している。操作部150は、画像データの入出力操作を行うキーボード及び画像データや各種機能の表示/設定などを行う液晶パネルとを備える。画像記憶部160は、リーダ部200を制御して読み込んだ画像データや、LAN600を介してホストコンピュータ601、602より受信したコードデータから生成される画像データを格納/保存する。コントローラ110は、これら各構成要素に接続され、これら構成要素を制御する。
リーダ部200は、原稿を搬送する原稿給紙ユニット250と、原稿を光学的に読み取って電気信号としての画像データに変換するスキャナユニット210とを有している。またプリンタ部300は、シートを収容する複数段の給紙カセットを備えた給紙ユニット310と、画像データをシートに転写/定着するマーキングユニット320を有している。更に、印刷されたシートにソート処理やステイプル処理を施して外部に排出する排紙ユニット330を有している。
コントローラ110は、リーダ部200を制御して原稿の画像データを読込み、プリンタ部300を制御して、その画像データをシートに印刷するコピー機能を提供する。また、リーダ部200から読取った画像データをコードデータに変換し、ネットワーク600を介してホストコンピュータ601(602)へ送信するスキャナ機能を有している。またホストコンピュータからネットワーク600を介して受信したコードデータを画像データに変換し、プリンタ部300に出力して印刷するプリンタ機能やその他の機能ブロックを有している。
図2は、本発明の実施の形態に係る画像入出力装置のコントローラ110の構成を説明するブロック図である。尚、前述の図1と共通する部分は同じ記号で示し、それらの説明を省略する。
このコントローラ110は2つのCPU(CPU−A(第一CPU)201,CPU−B(第二CPU)202)で制御されている。バスブリッジ203は、これら2つのCPU201,202のバスを仲介している。204はDRAM−B(第二記憶手段)、205はDRAM−A(第一記憶手段)、206はハードディスクコントローラ、207はハードディスク(第三記憶手段)、208はROM、209は不揮発メモリである。また211は画像処理部、212はレンダリング部、214はディスプレイリスト生成部、215はネットワーク受信部である。
図2において、CPU−A201は、ローカルバスを介してDRAM−A205を接続している。またCPU−B202のローカルバスには、DRAM−B204が接続されている。ハードディスク(HDD)207は、ハードディスクコントローラ206を介してCPU−A201と接続されており、CPU−A201はハードディスク207からのデータの読出しやデータの書き込みを行うことができる。ROM208はCPU−A201のROMバスに接続されており、CPU−A201からアクセス可能である。またCPU−A201は、バスブリッジ203とPCI−EXバス等を介してCPU−B202と接続されている。これによりCPU−B202は、バスブリッジ203からPCI−EXバス、ハードディスクコントローラ206を介してHDD207にアクセスできる。従ってCPU−B202は、HDD207へのデータの書き込みや、HDD207からデータの読み出しを行うことができる。このように図2は、HDD207に対してCPU−A201,CPU−B202がアクセスできることを示している。
画像処理部211、レンダリング部212、リーダ部200、プリンタ部300、ディスプレイリスト生成部214、及びネットワーク受信部215に関しては後述する。
図3は、本実施の形態に係る画像入出力装置のコントローラ110における接続形態を説明するブロック図である。この図3では、前述の図面と共通する部分は同じ記号で示し、それらの説明を省略する。図3は、CPU−B202が、バスブリッジ203からPCI−EXバスなどを介してDRAM−A205にもアクセスできることを示している。
図3では、CPU−A201は、ローカルバスを介してDRAM−A205を接続しており、またCPU−B202は、ローカルバスを介してDRAM−B204を接続している。よって、CPU−A201は、DRAM−A205に対して読み書きが可能であり、CPU−B202はDRAM−B204に対して読み書きが可能である。またCPU−B202はバスブリッジ203からPCI−EXバスなどを介してDRAM−A205にもアクセス可能である。
図4は、本実施の形態に係る画像入出力装置がPCからプリントデータを受信して印刷する場合のデータの流れを説明する図である。この図4では、前述の図面と共通する部分は同じ記号で示し、それらの説明を省略する。
401では、PC601からLAN600を通して送信されたプリントデータ(PDLデータ)を、ネットワーク受信部215により受信する。このPC601から送信されたプリントデータは、通常、PS(ポストスクリプト)形式等のプリンタ制御言語で記述されている。次に402で、そのプリントデータは、CPU−B202の制御の下にDRAM−B204へ格納される。
403では、DRAM−B204へ格納したプリンタ制御言語のプリントデータに対し、CPU−B202のソフトウェア処理、或はディスプレイリスト生成部214による処理により、プリンタ制御言語からディスプレイリストを生成する。このディスプレイリストは、描画実行時に効率的に処理できるように描画に関するコマンド群を一纏めに記述しリスト化した描画命令のセットのことである。
次に404で、CPU−A201により、そのディスプレイリストをDRAM−A205に転送して格納する。次に405で、レンダリング部212によって、DRAM−A205に格納されたディスプレイリストのプリントデータをレンダリング処理してラスターイメージデータに変換する。こうしてラスターイメージデータに変換されたデータは、DRAM−A205に再び格納される。
そして最後に406で、DRAM−A205に格納されたラスターイメージデータをプリンタ部300に出力して印刷する。
図5は、本実施の形態に係る画像入出力装置のリーダ部200で読み取ったデータを印刷する場合のデータの流れを説明する図である。この図5では、前述の図面と共通する部分は同じ記号で示し、それらの説明を省略する。
501で、リーダ部200で読み取った原稿データを入力して、502で、DRAM−A205へ格納する。次に503で、DRAM−A205に格納した画像データに対し、回転、変倍、2値化等の画像処理を行う。こうして画像処理がなされた画像データを再びDRAM−A205に保存する。次に504で、CPU−A201は、その画像処理を実施した画像データをプリンタ部300に出力して印刷する。
このようなレンダリング処理や画像処理には非常に多くのメモリエリアを使用する。従って、DRAM−A205、DRAM−B204は大容量である程良く、このメモリ容量はコストとのトレードオフとなる。前述したように、DRAM−A205にラムディスクのようなファイルシステムを構築し、予めHDD207のプログラムをラムディスクにコピーしておけば、プログラムの高速起動が実現される。しかしながらDRAM−A205の一部をラムディスクとして常に使用するため、システムが使用できるメモリ容量が減ってしまうという弊害が発生する。
そこで本実施の形態では、起動時には、DRAM−A205を、高速起動用に、HDD207のプログラムを格納するために使用する。また通常の動作時には、DRAM−A205を画像処理やレンダリング用のメモリエリアとして使用することが特徴である。
図6は、本実施の形態に係る画像入出力装置におけるプログラムの切り換え処理を説明する図である。この図6では、前述の図面と共通する部分は同じ記号で示し、それらの説明を省略する。
ここではROM208は、LiteOS(第一OS)609と、LiteOS上で動作するプログラム610を含んでいる。
またハードディスク(HDD)207は、HeavyOS(第二OS)611、HeavyOS上で動作するプログラム612、HeavyOSのカーネルローダ613を有している。また615は、不揮発メモリ209に格納されたHeavyOSのカーネルローダである。
ここでもCPU−A201は、ローカルバスを介してDRAM−A205と接続されており、CPU−B202はローカルバスを介してDRAM−B204と接続されている。ハードディスク207は、ハードディスクコントローラ206を介してCPU−A201と接続されている。よって、CPU−A201からハードディスク207へのアクセスが可能である。CPU−A201は、バスブリッジ203からPCI−EXバスなどを介してCPU−B202と接続されている。またROM208は、CPU−A201のROMバスに接続されており、CPU−A201からアクセス可能である。
このROM208は、LiteOSのOS609と、そのOS上で動作するプログラム610を格納している。LiteOS609は、この実施の形態では、vxWorksのような組み込みOSであるとする。またプログラム610(第一プログラム)は、LiteOS609上で動作し、リーダ部200から読み込まれた原稿データを画像処理部211により画像処理させるなどの制御を行う。また或は、前述したディスプレイリストをレンダリング部212によりレンダリングさせるなどの制御処理を行う、主に画像処理に特化したソフトウェアである。
ハードディスク207には、HeavyOSのOS611と、そのOS611で動作するプログラム612が格納されている。HeavyOS611は、この実施の形態では、例えばLinuxのような汎用OSである。Linuxの場合、HeavyOS611は、Linuxのカーネルとなり、プログラム612(第二プログラム)は、Linux上で動作するプログラムとなる。プログラム612は、ネットワーク受信部215で受信したプリンタ制御言語のプリントデータを、ディスプレイリスト生成部214で処理させる等の処理を行うソフトウェアである。またディスプレイリスト生成を行うプログラムそのものであっても良い。このように、このプログラム612は、ユーザから投入されたプリントデータの制御やコピージョブの制御などのように、複写機としての制御を主に行うプログラムである。
CPU−A201は、ROM208からLiteOS609及びプログラム610をDRAM−A205上にロードして実行することにより動作する。
不揮発メモリ209は、バスブリッジ203を介してCPU−B202と接続されている。そして通常CPU−B202は、不揮発メモリ209のHeavyOSカーネルローダ615により、HeavyOS611をDRAM−B204にロードして起動する。なお、HeavyOSカーネルローダ615は、ハードディスク207に記憶されるようにしても良い。その場合、CPU−B202は,ハードディスク207のHeavyOSカーネルローダ613により、HeavyOS611をDRAM−B204にロードして起動する。通常、HeavyOSカーネルローダ613,615は、どちらか片方あればよい。
図7は、本実施の形態に係る画像入出力装置における起動時の動作を示すタイムチャートである。尚、図において、横軸は時間、縦軸はCPU−A201及びCPU−B202の動作を示している。
装置が起動されると701で、CPU−A201は、ROM208のLite−OS609(例としてvxWorks)を起動する。次に702で、CPU−A201はROM208のLite−OS上で動作するプログラム610を起動する。そして703で、CPU−A201は、CPU−B202がHeavy−OS上で使用するプログラム612を格納するメモリ領域をDRAM−A205に確保する。そして704で、703で確保したDRAM−A205のメモリ領域に対して、ハードディスク207から、そのプログラム612をロードする。次に705で、プログラム612をロードしたメモリのアドレスをCPU−B202に通知する。706は、CPU−B202が起動するまでの待ち時間(待機時間)である。
一方、CPU−B202は、710で、不揮発メモリ209のカーネルローダ615によりHeavyOS611のカーネルをDRAM−B204にロードする。そして711で、そのカーネルの起動を行う。このカーネルは静的メモリアロケーション方式で実行される。次に712で、CPU−B202が管理しているソフトウェアフラグ「起動中フラグ」をオンにする。次に713で、CPU−B202は、DRAM−A205のHeavy−OS上で動作するプログラム612(初期化処理)を実行する。このプログラムは、ページング方式で動作するため、DRAM−A205へのランダムアクセスが発生するが、DRAMはランダムアクセスリードが高速であるため、そのプログラムの実行速度は低下しない。そして、このプログラムの実行(初期化処理)が終了すると714で、712でオンした「起動中フラグ」をオフにする。そして715で、CPU−B202からCPU−A201に起動完了を通知する。
この起動完了通知を受けたCPU−A201は、707で、703で確保したメモリ領域を解放する。そして708,716でCPU−A201とCPU−B202がネゴシエーションを行い、717で起動完了となる。
この717における起動完了は、CPU−A201,CPU−B202の両CPUが起動完了し、ネゴシエーションを行った時点で完了となる。
以上の処理をまとめると以下のようになる。
(1)CPU−A201のローカルバスに接続された、ランダムアクセスが高速なDRAM−A205に、予め、CPU−B202が使用するプログラムをコピーしておく。これにより起動時に、CPU−B202がプログラムを実行する時間を短縮できる。これによりランダムアクセスによるリードが遅いハードディスクにCPU−B202がアクセスする必要がないので、処理時間を短くできる。
(2)CPU−A201のローカルバスのDRAM−A205にCPU−B202が使用するプログラムをコピーしておく作業を、CPU−A201がCPU−B202の起動を待っている待ち時間706にCPU−A201が実行する。このため、より起動時間を短縮することができる。
図8は、本実施の形態に係る画像入出力装置と、従来技術のシステム起動時間との比較例を示すタイムチャートである。尚、この図8では、CPU−B202の動作のみを示している。ここでは横軸は時間、縦軸は、上側が従来技術におけるCPU−Bの処理時間、下側が本実施の形態に係るCPU−B202の起動時間を示している。また図8では図7と共通する部分は同じ記号で示し、その説明を省略している。
801は、ハードディスク207のプログラムを実行する場合の時間を示す。802は、DRAM−A205がDRAMに格納されたプログラムを実行する時間を示している。本実施の形態に係る装置の起動完了タイミングは803であり、従来技術におけるシステム全体の起動完了は804である。このようにハードディスクのプログラムを実行する場合の時間801が、DRAM−A205のプログラムを実行する時間803に減少し、805で示す時間分だけ起動時間が短縮していることが分かる。
図9は、本実施の形態に係る画像入出力装置における起動処理の前半を説明する説明図である。
(1)起動時にCPU−A201は、ローカルバスを介して接続したDRAM−A205に、CPU−B202が使用するプログラムを格納する領域を確保する(例として、0x100000番地〜)。
(2)次に901で、ハードディスク207からプログラムの一部分A〜Eを、DRAM−A205の確保された領域にコピーする。これによりDRAM−A205には、プログラムの一部分A〜Eが格納される。
(3)次に902で、CPU−A201は、DRAM−A205にコピーした領域の先頭アドレス(0x100000)をCPU−B202に通知する。
(4)これによりCPU−B202は、その通知を受けると、CPU−B202上で動作するのデバイスアクセスドライバに、そのアドレス(0x100000)を通知する。そしてソフトウェアフラグ「起動中フラグ」をオンにする。
この後、CPU−B202は、DRAM−A205上のプログラムを実行することができる。
図10は、本実施の形態に係る画像入出力装置における起動処理の後半を説明する説明図である。
ここではCPU−B202によりDRAM−A205のプログラムが実行され、初期化処理が完了した後にCPU−A201が行う動作を説明している。
(1)CPU−B202は、DRAM−A205上のプログラムの実行(初期化処理)が完了すると、「起動中フラグ」をオフにして起動完了をCPU−A201に通知する(1001)。
(2)CPU−A201は、この通知を受け取ると、DRAM−A205に確保しておいた領域(0x100000番地〜)を解放する(1002)。これにより起動時に確保されたDRAM−A205のメモリ領域が解放され、他のプログラムやデータなどが格納可能となる。
図11は、本実施の形態に係る画像入出力装置の起動時におけるCPU−A201の動作を示すフローチャートである。
この処理は起動処理により開始され、先ずステップS101で、CPU−A201の起動が開始される。CPU−A201が起動すると、次にステップS102で、CPU−A201はROM208のLite−OS(例としてvxWorks)609を起動する。次にステップS103に進み、CPU−A201は、ROM208のLite−OS上で動作するプログラム610を起動する。こうしてプログラムの初期化動作が完了した時点でCPU−A201の起動は完了となる(ステップS104)。
次にステップS105に進み、CPU−A201は、CPU−B202がHeavy−OS上で使用するプログラムを格納するメモリ領域をDRAM−A205に確保する。そしてステップS106で、その確保したDRAM−A205のメモリ領域に対して、ハードディスク207からプログラムをロードする。そしてステップS107で、ステップS106でプログラムをロードしたメモリのアドレスをCPU−B202に通知する。そしてステップS108で、CPU−B202からの起動完了通知を待つ。ステップS109で、CPU−B202からの起動完了通知を受信するとステップS110に進み、ステップS105で確保したDRAM−A205の領域を解放する。そしてステップS111でCPU−B202とネゴシエーション処理を行い、ステップS112で、システム全体の起動が完了する。
図12は、本実施の形態に係る画像入出力装置の起動時におけるCPU−Bの動作を示すフローチャートである。
この処理は装置の起動開始により開始され、先ずステップS201で、CPU−B202が起動を開始する。CPU−B202が起動するとステップS202に進み、不揮発メモリ209のカーネルローダ615により、ハードディスク207のカーネルローダ613をDRAM−B204にロードする。次にステップS203に進み、その起動を開始する。ここでカーネルローダ613は、前述した静的メモリアロケーション方式で実行される。次にステップS204に進み、CPU−A201がCPU−B用のプログラムをロードした、CPU−A201からのアドレスの通知(図11のステップS107で発行された)を待つ。アドレスが通知されるとステップS205に進み、CPU−B202が管理しているソフトウェアフラグ「起動中フラグ」をオンにする。次にステップS206に進み、CPU−B202は、DRAM−A205のHeavy−OS上で動作するプログラム(初期化処理)612を実行する。そしてステップS207で、そのプログラムの実行(初期化処理)が終了するとCPU−B202の起動が完了する。そしてCPU−B202の起動が完了した旨をCPU−A201に通知する。そしてステップS208で、「起動中フラグ」をオフにする。次にステップS209で、CPU−A201とネゴシエーション処理を行い、ステップS210で、全体の起動が完了する。
図13は、本実施の形態に係る画像入出力装置において、CPU−B202でプログラムが実行された際の説明図である。
図において、1302は仮想メモリ、1301は物理メモリ、HDDマップは、ハードディスク207に格納されているプログラムのマップを示す。1311はページフォールト割り込み、1312は、物理メモリ1301の空きページ検索ルーチンである。1314はプログラムローダ、1315はデバイスアクセスドライバである。1318は起動中フラグである。なお、ここで物理メモリは、例えば前述のDRAM−B204(第二メモリ領域)に相当している。
1.起動時
起動時には、起動中フラグ1318はオンになっている。この起動時にCPU−B202がHeavyOS上で動作するプログラム612を実行する場合について説明する。
(1)CPU−B202が「仮想メモリ1302のプログラムのCの部分」を実行しようとする。
(2)ここでは、プログラムのCの部分は物理メモリ1301にロードされていない。よってページイン処理が発生する。
(3)このページイン処理では、CPU−B202が「仮想メモリ1302上のプログラムのCの部分」を実行しようとして、ページフォルト割り込み1311が発生する。
(4)このページフォルト割り込み1311により、物理メモリ1301の空きページを検索するルーチンが実行され、物理メモリ1301で使用されていない空きページを検索する。ページサイズはLinuxなどでは4Kバイトである。
(5)ここで物理メモリ1301にプログラムCをロードする空きエリア1300が見つかると、プログラムローダ1314は、デバイスアクセスドライバ1315へアクセスし、プログラムのCの部分をリードして物理メモリ1301にロードする。
(6)このときデバイスアクセスドライバ1315は、起動中フラグ1318を参照する。そして起動時(起動中フラグ1318がオン)であれば、メモリアクセスドライバを介して、DRAM−A205(第一メモリ領域)の「プログラムのCの部分」を読み込む(1316)。そしてプログラムローダ1314は、その読み込んだ「プログラムのCの部分」を「空きページ(Cをロードする位置)」1300へロードする。この際、メモリアクセスドライバは、図9の902で通知された「プログラムを格納するDRAM−A205の番地情報」を用いて、プログラムCの部分のメモリアドレスを特定する。
(7)こうしてプログラムのCの部分を物理メモリ1301にロードした後(ロード完了後)、「物理メモリ1301上のプログラムのCの部分」と、「仮想メモリ1302のプログラムのCの部分」を割り付ける。その後、ページフォルト割り込みは、割り込み処理から通常処理へ復帰する。
(9)こうしてCPU−B202は「仮想メモリ1302のプログラムのCの部分」を実行することができるようになる。
このようにして、CPU−B202の起動時、CPU−B202はDRAM−A205にロードされたプログラムを実行するため、ページインによるランダムアクセスリードが発生しても高速に起動することができる。
2.通常動作時
起動処理が完了した後、図10に示したように、CPU−B202は「起動中フラグをオフ」にして通常動作モードに入る。この通常動作時にCPU−B202がHeavyOS上で動作するプログラム612を実行する場合は以下のようになる。
(1)〜(5)までは起動時と同様。
(6)デバイスアクセスドライバ1315は、起動中フラグ1318を参照する。通常動作時は起動中フラグ1318がオフであるので、ハードディスクアクセスドライバを介して、ハードディスク207上の「プログラムのCの部分」を読み込む(1317)。プログラムローダ1314は、こうして読み込んだ「プログラムのCの部分」を「空きページ(Cをロードする位置)1300」へロードする。この際の、ハードディスクアクセスドライバの動作は、通常のページング方式の動作と同様である。
このように通常動作時には、DRAM−A205のプログラムに対してアクセスが発生しないため、起動中フラグ1318をオフにしている間は、図10で示すように、図9で確保していたメモリの領域を解放してもかまわない。これにより、通常動作時には、DRAM−A205のメモリエリアをCPU−A201が有効に利用できる。
図14は、本実施の形態に係る画像入出力装置において、CPU−B202でプログラムが実行された際の処理を説明するフローチャートである。
先ずステップS301で、CPU−B202は、プログラムのある部分を実行しようとする。次にステップS302で、CPU−B202が実行しようとしているプログラムの部分が物理メモリ1301に割り付けられているかを判定する。ここで割付けられていればステップS311に進み、その実行しようとしていたプログラム部分を実行して実行完了となる。
一方ステップS302で、CPU−B202が実行しようとしているプログラムの部分が物理メモリ1301に割り付けられていなければステップS303に進み、ページフォールト割り込み1311が発生する。このページフォルト割り込み1311で、プログラムローダ1314が物理メモリ1301の空きページを検索するルーチンを実行する。そしてデバイスアクセスドライバ1315を介して、「CPU−B202が実行しようとしているプログラムの部分」をページイン処理する。次にステップS306で、デバイスアクセスドライバ1315は起動中フラグ1318を参照し、起動中を示す起動中フラグ1318がオンであればステップS307に進む。ステップS307では、メモリアクセスドライバを呼び出してDRAM−A205の「CPU−Bが実行しようとしているプログラムの部分」をリードする。その際、ステップS308で、CPU−A201から通知されたアドレスによって、リードする場所を特定する。そしてステップS309に進み、検索した空きページに対し、ステップS308でリードした「CPU−Bが実行しようとしているプログラムの部分」をコピーする。そしてステップS310に進み、ページフォールト割り込み1311から復帰する。
一方、もしステップS306で、起動中フラグ1318がオフで通常動作時を示しているとステップS312に進み、ハードディスクアクセスドライバを呼び出し、ハードディスク207の「CPU−Bが実行しようとしているプログラムの部分」をリードする。次にステップS313に進み、ステップS304で検索した空きページに対し、ステップS312で読み込んだ「CPU−Bが実行しようとしているプログラムの部分」をロードする。そしてステップS310に進み、ページフォールト割り込み1311から復帰する。こうしてCPU−B202は、ステップS311で、実行しようとしていたプログラム部分を実行できる。
以上説明したように本実施の形態によれば、主記憶装置上に、予め補助記憶装置のプログラムの一部をコピーしておく。そしてページイン処理が発生した際、「起動中或は省電力モードからの復帰中」か、「通常動作中」かを判定し、前者であれば主記憶装置にコピーしたプログラムからページイン処理を実行する。一方、「通常動作中」であれば、補助記憶装置内からページイン処理する。これにより、起動中には、ページイン処理では、高速なランダムアクセスが可能な主記憶装置から高速に起動できる。一方、通常動作の場合には、補助記憶装置からのページイン処理を実行するため、主記憶装置に格納しているプログラムを削除できる。これにより装置が使用できる主記憶装置の空き容量が減少するといった弊害も発生しない。
更に、CPUを2つ以上搭載したシステムにおいて、LiteOSによる起動完了してHeavyOSの起動完了を待っている空き時間に、補助記憶装置のHeavyOS用プログラムを主記憶装置にロードする。これにより、HeavyOSの起動時間を更に短縮できる。
(他の実施形態)
以上、本発明の実施形態について詳述したが、本発明は、複数の機器から構成されるシステムに適用しても良いし、また一つの機器からなる装置に適用しても良い。
なお、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラムを、システム或いは装置に直接或いは遠隔から供給し、そのシステム或いは装置のコンピュータが該供給されたプログラムを読み出して実行することによっても達成され得る。その場合、プログラムの機能を有していれば、形態は、プログラムである必要はない。
従って、本発明の機能処理をコンピュータで実現するために、該コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明のクレームでは、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、OSに供給するスクリプトデータ等、プログラムの形態を問わない。
プログラムを供給するための記録媒体としては、様々なものが使用できる。例えば、フロッピー(登録商標)ディスク、ハードディスク、光ディスク、光磁気ディスク、MO、CD−ROM、CD−R、CD−RW、磁気テープ、不揮発性のメモリカード、ROM、DVD(DVD−ROM,DVD−R)などである。
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続し、該ホームページからハードディスク等の記録媒体にダウンロードすることによっても供給できる。その場合、ダウンロードされるのは、本発明のコンピュータプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルであってもよい。また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるWWWサーバも、本発明のクレームに含まれるものである。
また、本発明のプログラムを暗号化してCD−ROM等の記憶媒体に格納してユーザに配布する形態としても良い。その場合、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせ、その鍵情報を使用することにより暗号化されたプログラムが実行可能な形式でコンピュータにインストールされるようにする。
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される形態以外の形態でも実現可能である。例えば、そのプログラムの指示に基づき、コンピュータ上で稼動しているOSなどが、実際の処理の一部または全部を行ない、その処理によっても前述した実施形態の機能が実現され得る。
更に、記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれるようにしてもよい。この場合、その後で、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行ない、その処理によって前述した実施形態の機能が実現される。
本発明の実施の形態に係るコントローラが搭載された画像入出力装置(情報処理装置)の機能構成を示すブロック図である。 本発明の実施の形態に係る画像入出力装置のコントローラの構成を説明するブロック図である。 本実施の形態に係る画像入出力装置のコントローラにおける接続形態を説明するブロック図である。 本実施の形態に係る画像入出力装置がPCからプリントデータを受信して印刷する場合のデータの流れを説明する図である。 本実施の形態に係る画像入出力装置のリーダ部で読み取ったデータを印刷する場合のデータの流れを説明する図である。 本実施の形態に係る画像入出力装置におけるプログラムの切り換え処理を説明する図である。 本実施の形態に係る画像入出力装置における起動時の動作を示すタイムチャートである。 本実施の形態に係る画像入出力装置と、従来技術のシステム起動時間との比較例を示すタイムチャートである。 本実施の形態に係る画像入出力装置における起動処理の前半を説明する説明図である。 本実施の形態に係る画像入出力装置における起動処理の後半を説明する説明図である。 本実施の形態に係る画像入出力装置の起動時におけるCPU−Aの動作を示すフローチャートである。 本実施の形態に係る画像入出力装置の起動時におけるCPU−Bの動作を示すフローチャートである。 本実施の形態に係る画像入出力装置において、CPU−Bでプログラムが実行された際の説明図である。 本実施の形態に係る画像入出力装置において、CPU−Bでプログラムが実行された際の処理を説明するフローチャートである。

Claims (12)

  1. 第一記憶手段及び第二記憶手段を有する情報処理装置であって、
    前記第一記憶手段に記憶された第一OSを起動する第一CPUと、
    前記第二記憶手段に記憶された第二OSを起動する第二CPUと、
    前記第一OSが実行する第一プログラム及び前記第二OSが実行する第二プログラムを記憶する第三記憶手段とを有し、
    前記第一CPUは、前記第一OSを起動する際に、前記第二プログラムを前記第三記憶手段から前記第一記憶手段にロードし、
    前記第二CPUは、前記第一OSによる起動処理の完了後、前記第一記憶手段にロードされた前記第二プログラムを前記第二OSにより実行させることを特徴とする情報処理装置。
  2. 前記第一OSは、前記第一CPUのバスに接続されたROMに記憶されており、前記第一CPUは、前記ROMに記憶された前記第一OSを前記第一記憶手段にロードすることを特徴とする請求項1に記載の情報処理装置。
  3. 前記第一CPUは、前記第二プログラムを前記第一記憶手段にロード完了後、前記第二CPUに対して前記第二プログラムが格納された前記第一記憶手段のアドレスを通知することを特徴とする請求項1又は2に記載の情報処理装置。
  4. 前記第二プログラムの実行時に前記第二プログラムの一部へアクセスするページフォルトが発生したことに応じて、少なくとも前記第二OSが起動中であるかどうかを判定する判定手段と、
    前記判定手段により起動中であると判定されると、前記第三記憶手段から前記第一記憶手段の第一メモリ領域にコピーされた前記第二プログラムの一部を前記第一記憶装置の第二メモリ領域にコピーしてページイン処理を実行し、前記判定手段により起動中でないと判定されると、前記第三記憶手段に格納されている前記第二プログラムの一部を前記第二メモリ領域にコピーしてページイン処理を実行するように制御する制御手段と、
    を有することを特徴とする請求項1乃至3のいずれか1項に記載の情報処理装置。
  5. 前記判定手段は更に、省電力モードからの復帰中か否かを判定し、
    前記制御手段は、前記判定手段により省電力モードからの復帰中であると判定されると、前記第一メモリ領域にコピーされた前記第二プログラムの一部を前記第二メモリ領域にコピーしてページイン処理を実行することを特徴とする請求項4に記載の情報処理装置。
  6. 前記第二メモリ領域は物理メモリであり、前記ページフォルトは、前記第二CPUが仮想メモリのページにアクセスした際、当該仮想メモリのページに前記物理メモリのページが割り付けられていない場合に発生することを特徴とする請求項4又は5に記載の情報処理装置。
  7. 少なくとも第一及び第二CPUと、第一記憶装置及び第二記憶装置を有する情報処理装置の制御方法であって、
    前記第一CPUにより前記第一記憶手段に記憶された第一OSを起動し、
    前記第二CPUにより前記第二記憶手段に記憶された第二OSを起動し、
    前記第一OSを起動する際に、前記第二OSが実行する第二プログラムを第三記憶手段から前記第一記憶装置にロードし、
    前記第一OSによる起動処理の完了後、前記第二CPUにより前記第一記憶装置にロードされた前記第二プログラムを前記第二OSにより実行させることを特徴とする情報処理装置の制御方法。
  8. 前記第一OSは、前記第一CPUのバスに接続されたROMに記憶されており、前記第一CPUは、前記ROMに記憶された前記第一OSを前記第一記憶手段にロードすることを特徴とする請求項7に記載の情報処理装置の制御方法。
  9. 前記第一CPUは、前記第二プログラムを前記第一記憶手段にロード完了後、前記第二CPUに対して前記第二プログラムが格納された前記第一記憶手段のアドレスを通知することを特徴とする請求項7又は8に記載の情報処理装置の制御方法。
  10. 前記第二プログラムの実行時に前記第二プログラムの一部へアクセスするページフォルトが発生したことに応じて、少なくとも前記第二OSが起動中であるかどうかを判定する判定工程と、
    前記判定工程で起動中であると判定されると、前記第三記憶手段から前記第一記憶手段の第一メモリ領域にコピーされた前記第二プログラムの一部を前記第一記憶装置の第二メモリ領域にコピーしてページイン処理を実行し、前記判定工程により起動中でないと判定されると、前記第三記憶手段に格納されている前記第二プログラムの一部を前記第二メモリ領域にコピーしてページイン処理を実行するように制御する制御工程と、
    を有することを特徴とする請求項7乃至9のいずれか1項に記載の情報処理装置の制御方法。
  11. 前記判定工程は更に、省電力モードからの復帰中か否かを判定し、
    前記制御工程は、前記判定手段により省電力モードからの復帰中であると判定されると、前記第一メモリ領域にコピーされた前記第二プログラムの一部を前記第二メモリ領域にコピーしてページイン処理を実行することを特徴とする請求項10に記載の情報処理装置の制御方法。
  12. 前記第二メモリ領域は物理メモリであり、前記ページフォルトは、前記第二CPUが仮想メモリのページにアクセスした際、当該仮想メモリのページに前記物理メモリのページが割り付けられていない場合に発生することを特徴とする請求項10又は11に記載の情報処理装置の制御方法。
JP2007264971A 2007-10-10 2007-10-10 情報処理装置及びその制御方法 Expired - Fee Related JP5060241B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007264971A JP5060241B2 (ja) 2007-10-10 2007-10-10 情報処理装置及びその制御方法
US12/212,296 US8180993B2 (en) 2007-10-10 2008-09-17 Information processing apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007264971A JP5060241B2 (ja) 2007-10-10 2007-10-10 情報処理装置及びその制御方法

Publications (3)

Publication Number Publication Date
JP2009093502A true JP2009093502A (ja) 2009-04-30
JP2009093502A5 JP2009093502A5 (ja) 2010-11-25
JP5060241B2 JP5060241B2 (ja) 2012-10-31

Family

ID=40535464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007264971A Expired - Fee Related JP5060241B2 (ja) 2007-10-10 2007-10-10 情報処理装置及びその制御方法

Country Status (2)

Country Link
US (1) US8180993B2 (ja)
JP (1) JP5060241B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552291B2 (en) 2014-06-17 2017-01-24 International Business Machines Corporation Memory management method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5889833B2 (ja) * 2013-05-15 2016-03-22 京セラドキュメントソリューションズ株式会社 画像形成装置及びその起動制御方法
JP5819350B2 (ja) * 2013-06-13 2015-11-24 株式会社日立製作所 計算機システム及び起動方法
CN106604369B (zh) * 2016-10-26 2020-01-03 惠州Tcl移动通信有限公司 一种具有双模式切换功能的终端设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133565A (ja) * 1984-07-25 1986-02-17 Fuji Electric Co Ltd プログラムのロ−デイング方式
JPH04205047A (ja) * 1990-11-29 1992-07-27 Olympus Optical Co Ltd データ処理装置
JPH08155145A (ja) * 1994-12-02 1996-06-18 Namco Ltd ゲームプログラムおよびデータの読込み方法、ならびにこれを用いたゲーム装置
JP2006099704A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 情報処理装置および起動制御方法
JP2006202252A (ja) * 2004-12-24 2006-08-03 Canon Inc 電子機器、データ処理方法、及びコンピュータプログラム
JP2007206885A (ja) * 2006-01-31 2007-08-16 Toshiba Corp コンピュータシステム及びシステム起動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772419B1 (en) 1997-09-12 2004-08-03 Hitachi, Ltd. Multi OS configuration system having an interrupt process program executes independently of operation of the multi OS
US6996828B1 (en) 1997-09-12 2006-02-07 Hitachi, Ltd. Multi-OS configuration method
JP4026667B2 (ja) 1997-09-12 2007-12-26 株式会社日立製作所 マルチos構成方法
US6718482B2 (en) 1997-09-12 2004-04-06 Hitachi, Ltd. Fault monitoring system
US7523269B2 (en) * 2005-07-22 2009-04-21 Microsoft Corporation Preparing memory to allow access to data when primary operating system is unavailable
US7814307B2 (en) * 2006-03-16 2010-10-12 Microsoft Corporation Fast booting a computing device to a specialized experience

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133565A (ja) * 1984-07-25 1986-02-17 Fuji Electric Co Ltd プログラムのロ−デイング方式
JPH04205047A (ja) * 1990-11-29 1992-07-27 Olympus Optical Co Ltd データ処理装置
JPH08155145A (ja) * 1994-12-02 1996-06-18 Namco Ltd ゲームプログラムおよびデータの読込み方法、ならびにこれを用いたゲーム装置
JP2006099704A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 情報処理装置および起動制御方法
JP2006202252A (ja) * 2004-12-24 2006-08-03 Canon Inc 電子機器、データ処理方法、及びコンピュータプログラム
JP2007206885A (ja) * 2006-01-31 2007-08-16 Toshiba Corp コンピュータシステム及びシステム起動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552291B2 (en) 2014-06-17 2017-01-24 International Business Machines Corporation Memory management method
US9891854B2 (en) 2014-06-17 2018-02-13 International Business Machines Corporation Memory management method

Also Published As

Publication number Publication date
US8180993B2 (en) 2012-05-15
JP5060241B2 (ja) 2012-10-31
US20090100442A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
US8230420B2 (en) Apparatus for transferring a virtual machine using stored correspondence information
US8176344B2 (en) Information processing apparatus and control method thereof
JP5448496B2 (ja) 情報処理装置及びその制御方法
JP5060241B2 (ja) 情報処理装置及びその制御方法
JP2018078485A (ja) 情報処理装置および情報処理装置の起動方法
JP2004145730A (ja) 画像形成装置
JP2013200602A (ja) 画像処理装置
JP2013152509A (ja) 画像処理装置
JP2005094301A (ja) 画像形成装置
US20110047339A1 (en) Information processing apparatus and method of backing up memory in said apparatus
JPH09254485A (ja) 画像形成装置
JP2009100103A (ja) 印刷装置
JP2006236006A (ja) 印刷装置、プログラムおよび記録媒体
JPH05150915A (ja) 画像形成装置
JP6171505B2 (ja) 情報処理装置およびプログラム
JP2001092603A (ja) 印刷制御装置および印刷制御方法および記憶媒体
JPH05327955A (ja) 画像形成装置及び該装置における制御プログラムの処理方法
JP2006252482A (ja) 装置の起動方法及び画像形成装置
JP2004118267A (ja) 画像形成装置
JP2000187567A (ja) 印刷制御方法及び装置
JP2001310507A (ja) 画像形成装置および画像形成方法
JP2001285600A (ja) 画像処理装置と該画像処理装置の制御方法
JP2004164473A (ja) 出力制御装置
JP2000153648A (ja) 印刷制御装置および印刷制御装置のデバイス駆動制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JP2003080770A (ja) 画像印刷システム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5060241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees