JP2009093502A - 情報処理装置及びその制御方法 - Google Patents
情報処理装置及びその制御方法 Download PDFInfo
- Publication number
- JP2009093502A JP2009093502A JP2007264971A JP2007264971A JP2009093502A JP 2009093502 A JP2009093502 A JP 2009093502A JP 2007264971 A JP2007264971 A JP 2007264971A JP 2007264971 A JP2007264971 A JP 2007264971A JP 2009093502 A JP2009093502 A JP 2009093502A
- Authority
- JP
- Japan
- Prior art keywords
- program
- cpu
- page
- information processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4405—Initialisation of multiprocessor systems
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】 DRAM−A205に記憶された第一OSを起動するCPU−A201と、不揮発メモリ209に記憶された第二OSを起動するCPU−B202と、第一OSが実行する第一プログラム及び第二OSが実行する第二プログラムを記憶するHDD207とを有し、CPU−A201は第一OSを起動する際に第二プログラムをHDDからDRAM−A205にロードし、CPU−B202は、第一OSによる起動処理の完了後、DRAM−A205にロードされた第二プログラムを第二OSにより実行させる。
【選択図】 図6
Description
1.空きメモリを有効に使用することができる。
2.搭載メモリ量より多くのメモリ空間を利用できる。
等のメリットがある反面、実行が遅いというデメリットがある。
第一記憶手段及び第二記憶手段を有する情報処理装置であって、
前記第一記憶手段に記憶された第一OSを起動する第一CPUと、
前記第二記憶手段に記憶された第二OSを起動する第二CPUと、
前記第一OSが実行する第一プログラム及び前記第二OSが実行する第二プログラムを記憶する第三記憶手段とを有し、
前記第一CPUは、前記第一OSを起動する際に、前記第二プログラムを前記第三記憶手段から前記第一記憶手段にロードし、
前記第二CPUは、前記第一OSによる起動処理の完了後、前記第一記憶手段にロードされた前記第二プログラムを前記第二OSにより実行させることを特徴とする。
少なくとも第一及び第二CPUと、第一記憶装置及び第二記憶装置を有する情報処理装置の制御方法であって、
前記第一CPUにより前記第一記憶手段に記憶された第一OSを起動し、
前記第二CPUにより前記第二記憶手段に記憶された第二OSを起動し、
前記第一OSを起動する際に、前記第二OSが実行する第二プログラムを第三記憶手段から前記第一記憶装置にロードし、
前記第一OSによる起動処理の完了後、前記第二CPUにより前記第一記憶装置にロードされた前記第二プログラムを前記第二OSにより実行させることを特徴とする。
(1)CPU−A201のローカルバスに接続された、ランダムアクセスが高速なDRAM−A205に、予め、CPU−B202が使用するプログラムをコピーしておく。これにより起動時に、CPU−B202がプログラムを実行する時間を短縮できる。これによりランダムアクセスによるリードが遅いハードディスクにCPU−B202がアクセスする必要がないので、処理時間を短くできる。
(2)CPU−A201のローカルバスのDRAM−A205にCPU−B202が使用するプログラムをコピーしておく作業を、CPU−A201がCPU−B202の起動を待っている待ち時間706にCPU−A201が実行する。このため、より起動時間を短縮することができる。
(1)起動時にCPU−A201は、ローカルバスを介して接続したDRAM−A205に、CPU−B202が使用するプログラムを格納する領域を確保する(例として、0x100000番地〜)。
(2)次に901で、ハードディスク207からプログラムの一部分A〜Eを、DRAM−A205の確保された領域にコピーする。これによりDRAM−A205には、プログラムの一部分A〜Eが格納される。
(3)次に902で、CPU−A201は、DRAM−A205にコピーした領域の先頭アドレス(0x100000)をCPU−B202に通知する。
(4)これによりCPU−B202は、その通知を受けると、CPU−B202上で動作するのデバイスアクセスドライバに、そのアドレス(0x100000)を通知する。そしてソフトウェアフラグ「起動中フラグ」をオンにする。
(1)CPU−B202は、DRAM−A205上のプログラムの実行(初期化処理)が完了すると、「起動中フラグ」をオフにして起動完了をCPU−A201に通知する(1001)。
(2)CPU−A201は、この通知を受け取ると、DRAM−A205に確保しておいた領域(0x100000番地〜)を解放する(1002)。これにより起動時に確保されたDRAM−A205のメモリ領域が解放され、他のプログラムやデータなどが格納可能となる。
1.起動時
起動時には、起動中フラグ1318はオンになっている。この起動時にCPU−B202がHeavyOS上で動作するプログラム612を実行する場合について説明する。
(1)CPU−B202が「仮想メモリ1302のプログラムのCの部分」を実行しようとする。
(2)ここでは、プログラムのCの部分は物理メモリ1301にロードされていない。よってページイン処理が発生する。
(3)このページイン処理では、CPU−B202が「仮想メモリ1302上のプログラムのCの部分」を実行しようとして、ページフォルト割り込み1311が発生する。
(4)このページフォルト割り込み1311により、物理メモリ1301の空きページを検索するルーチンが実行され、物理メモリ1301で使用されていない空きページを検索する。ページサイズはLinuxなどでは4Kバイトである。
(5)ここで物理メモリ1301にプログラムCをロードする空きエリア1300が見つかると、プログラムローダ1314は、デバイスアクセスドライバ1315へアクセスし、プログラムのCの部分をリードして物理メモリ1301にロードする。
(6)このときデバイスアクセスドライバ1315は、起動中フラグ1318を参照する。そして起動時(起動中フラグ1318がオン)であれば、メモリアクセスドライバを介して、DRAM−A205(第一メモリ領域)の「プログラムのCの部分」を読み込む(1316)。そしてプログラムローダ1314は、その読み込んだ「プログラムのCの部分」を「空きページ(Cをロードする位置)」1300へロードする。この際、メモリアクセスドライバは、図9の902で通知された「プログラムを格納するDRAM−A205の番地情報」を用いて、プログラムCの部分のメモリアドレスを特定する。
(7)こうしてプログラムのCの部分を物理メモリ1301にロードした後(ロード完了後)、「物理メモリ1301上のプログラムのCの部分」と、「仮想メモリ1302のプログラムのCの部分」を割り付ける。その後、ページフォルト割り込みは、割り込み処理から通常処理へ復帰する。
(9)こうしてCPU−B202は「仮想メモリ1302のプログラムのCの部分」を実行することができるようになる。
2.通常動作時
起動処理が完了した後、図10に示したように、CPU−B202は「起動中フラグをオフ」にして通常動作モードに入る。この通常動作時にCPU−B202がHeavyOS上で動作するプログラム612を実行する場合は以下のようになる。
(1)〜(5)までは起動時と同様。
(6)デバイスアクセスドライバ1315は、起動中フラグ1318を参照する。通常動作時は起動中フラグ1318がオフであるので、ハードディスクアクセスドライバを介して、ハードディスク207上の「プログラムのCの部分」を読み込む(1317)。プログラムローダ1314は、こうして読み込んだ「プログラムのCの部分」を「空きページ(Cをロードする位置)1300」へロードする。この際の、ハードディスクアクセスドライバの動作は、通常のページング方式の動作と同様である。
以上、本発明の実施形態について詳述したが、本発明は、複数の機器から構成されるシステムに適用しても良いし、また一つの機器からなる装置に適用しても良い。
Claims (12)
- 第一記憶手段及び第二記憶手段を有する情報処理装置であって、
前記第一記憶手段に記憶された第一OSを起動する第一CPUと、
前記第二記憶手段に記憶された第二OSを起動する第二CPUと、
前記第一OSが実行する第一プログラム及び前記第二OSが実行する第二プログラムを記憶する第三記憶手段とを有し、
前記第一CPUは、前記第一OSを起動する際に、前記第二プログラムを前記第三記憶手段から前記第一記憶手段にロードし、
前記第二CPUは、前記第一OSによる起動処理の完了後、前記第一記憶手段にロードされた前記第二プログラムを前記第二OSにより実行させることを特徴とする情報処理装置。 - 前記第一OSは、前記第一CPUのバスに接続されたROMに記憶されており、前記第一CPUは、前記ROMに記憶された前記第一OSを前記第一記憶手段にロードすることを特徴とする請求項1に記載の情報処理装置。
- 前記第一CPUは、前記第二プログラムを前記第一記憶手段にロード完了後、前記第二CPUに対して前記第二プログラムが格納された前記第一記憶手段のアドレスを通知することを特徴とする請求項1又は2に記載の情報処理装置。
- 前記第二プログラムの実行時に前記第二プログラムの一部へアクセスするページフォルトが発生したことに応じて、少なくとも前記第二OSが起動中であるかどうかを判定する判定手段と、
前記判定手段により起動中であると判定されると、前記第三記憶手段から前記第一記憶手段の第一メモリ領域にコピーされた前記第二プログラムの一部を前記第一記憶装置の第二メモリ領域にコピーしてページイン処理を実行し、前記判定手段により起動中でないと判定されると、前記第三記憶手段に格納されている前記第二プログラムの一部を前記第二メモリ領域にコピーしてページイン処理を実行するように制御する制御手段と、
を有することを特徴とする請求項1乃至3のいずれか1項に記載の情報処理装置。 - 前記判定手段は更に、省電力モードからの復帰中か否かを判定し、
前記制御手段は、前記判定手段により省電力モードからの復帰中であると判定されると、前記第一メモリ領域にコピーされた前記第二プログラムの一部を前記第二メモリ領域にコピーしてページイン処理を実行することを特徴とする請求項4に記載の情報処理装置。 - 前記第二メモリ領域は物理メモリであり、前記ページフォルトは、前記第二CPUが仮想メモリのページにアクセスした際、当該仮想メモリのページに前記物理メモリのページが割り付けられていない場合に発生することを特徴とする請求項4又は5に記載の情報処理装置。
- 少なくとも第一及び第二CPUと、第一記憶装置及び第二記憶装置を有する情報処理装置の制御方法であって、
前記第一CPUにより前記第一記憶手段に記憶された第一OSを起動し、
前記第二CPUにより前記第二記憶手段に記憶された第二OSを起動し、
前記第一OSを起動する際に、前記第二OSが実行する第二プログラムを第三記憶手段から前記第一記憶装置にロードし、
前記第一OSによる起動処理の完了後、前記第二CPUにより前記第一記憶装置にロードされた前記第二プログラムを前記第二OSにより実行させることを特徴とする情報処理装置の制御方法。 - 前記第一OSは、前記第一CPUのバスに接続されたROMに記憶されており、前記第一CPUは、前記ROMに記憶された前記第一OSを前記第一記憶手段にロードすることを特徴とする請求項7に記載の情報処理装置の制御方法。
- 前記第一CPUは、前記第二プログラムを前記第一記憶手段にロード完了後、前記第二CPUに対して前記第二プログラムが格納された前記第一記憶手段のアドレスを通知することを特徴とする請求項7又は8に記載の情報処理装置の制御方法。
- 前記第二プログラムの実行時に前記第二プログラムの一部へアクセスするページフォルトが発生したことに応じて、少なくとも前記第二OSが起動中であるかどうかを判定する判定工程と、
前記判定工程で起動中であると判定されると、前記第三記憶手段から前記第一記憶手段の第一メモリ領域にコピーされた前記第二プログラムの一部を前記第一記憶装置の第二メモリ領域にコピーしてページイン処理を実行し、前記判定工程により起動中でないと判定されると、前記第三記憶手段に格納されている前記第二プログラムの一部を前記第二メモリ領域にコピーしてページイン処理を実行するように制御する制御工程と、
を有することを特徴とする請求項7乃至9のいずれか1項に記載の情報処理装置の制御方法。 - 前記判定工程は更に、省電力モードからの復帰中か否かを判定し、
前記制御工程は、前記判定手段により省電力モードからの復帰中であると判定されると、前記第一メモリ領域にコピーされた前記第二プログラムの一部を前記第二メモリ領域にコピーしてページイン処理を実行することを特徴とする請求項10に記載の情報処理装置の制御方法。 - 前記第二メモリ領域は物理メモリであり、前記ページフォルトは、前記第二CPUが仮想メモリのページにアクセスした際、当該仮想メモリのページに前記物理メモリのページが割り付けられていない場合に発生することを特徴とする請求項10又は11に記載の情報処理装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264971A JP5060241B2 (ja) | 2007-10-10 | 2007-10-10 | 情報処理装置及びその制御方法 |
US12/212,296 US8180993B2 (en) | 2007-10-10 | 2008-09-17 | Information processing apparatus and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264971A JP5060241B2 (ja) | 2007-10-10 | 2007-10-10 | 情報処理装置及びその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009093502A true JP2009093502A (ja) | 2009-04-30 |
JP2009093502A5 JP2009093502A5 (ja) | 2010-11-25 |
JP5060241B2 JP5060241B2 (ja) | 2012-10-31 |
Family
ID=40535464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007264971A Expired - Fee Related JP5060241B2 (ja) | 2007-10-10 | 2007-10-10 | 情報処理装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8180993B2 (ja) |
JP (1) | JP5060241B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9552291B2 (en) | 2014-06-17 | 2017-01-24 | International Business Machines Corporation | Memory management method |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5889833B2 (ja) * | 2013-05-15 | 2016-03-22 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置及びその起動制御方法 |
JP5819350B2 (ja) * | 2013-06-13 | 2015-11-24 | 株式会社日立製作所 | 計算機システム及び起動方法 |
CN106604369B (zh) * | 2016-10-26 | 2020-01-03 | 惠州Tcl移动通信有限公司 | 一种具有双模式切换功能的终端设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6133565A (ja) * | 1984-07-25 | 1986-02-17 | Fuji Electric Co Ltd | プログラムのロ−デイング方式 |
JPH04205047A (ja) * | 1990-11-29 | 1992-07-27 | Olympus Optical Co Ltd | データ処理装置 |
JPH08155145A (ja) * | 1994-12-02 | 1996-06-18 | Namco Ltd | ゲームプログラムおよびデータの読込み方法、ならびにこれを用いたゲーム装置 |
JP2006099704A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 情報処理装置および起動制御方法 |
JP2006202252A (ja) * | 2004-12-24 | 2006-08-03 | Canon Inc | 電子機器、データ処理方法、及びコンピュータプログラム |
JP2007206885A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Corp | コンピュータシステム及びシステム起動方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6772419B1 (en) | 1997-09-12 | 2004-08-03 | Hitachi, Ltd. | Multi OS configuration system having an interrupt process program executes independently of operation of the multi OS |
US6996828B1 (en) | 1997-09-12 | 2006-02-07 | Hitachi, Ltd. | Multi-OS configuration method |
JP4026667B2 (ja) | 1997-09-12 | 2007-12-26 | 株式会社日立製作所 | マルチos構成方法 |
US6718482B2 (en) | 1997-09-12 | 2004-04-06 | Hitachi, Ltd. | Fault monitoring system |
US7523269B2 (en) * | 2005-07-22 | 2009-04-21 | Microsoft Corporation | Preparing memory to allow access to data when primary operating system is unavailable |
US7814307B2 (en) * | 2006-03-16 | 2010-10-12 | Microsoft Corporation | Fast booting a computing device to a specialized experience |
-
2007
- 2007-10-10 JP JP2007264971A patent/JP5060241B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-17 US US12/212,296 patent/US8180993B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6133565A (ja) * | 1984-07-25 | 1986-02-17 | Fuji Electric Co Ltd | プログラムのロ−デイング方式 |
JPH04205047A (ja) * | 1990-11-29 | 1992-07-27 | Olympus Optical Co Ltd | データ処理装置 |
JPH08155145A (ja) * | 1994-12-02 | 1996-06-18 | Namco Ltd | ゲームプログラムおよびデータの読込み方法、ならびにこれを用いたゲーム装置 |
JP2006099704A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 情報処理装置および起動制御方法 |
JP2006202252A (ja) * | 2004-12-24 | 2006-08-03 | Canon Inc | 電子機器、データ処理方法、及びコンピュータプログラム |
JP2007206885A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Corp | コンピュータシステム及びシステム起動方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9552291B2 (en) | 2014-06-17 | 2017-01-24 | International Business Machines Corporation | Memory management method |
US9891854B2 (en) | 2014-06-17 | 2018-02-13 | International Business Machines Corporation | Memory management method |
Also Published As
Publication number | Publication date |
---|---|
US8180993B2 (en) | 2012-05-15 |
JP5060241B2 (ja) | 2012-10-31 |
US20090100442A1 (en) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8230420B2 (en) | Apparatus for transferring a virtual machine using stored correspondence information | |
US8176344B2 (en) | Information processing apparatus and control method thereof | |
JP5448496B2 (ja) | 情報処理装置及びその制御方法 | |
JP5060241B2 (ja) | 情報処理装置及びその制御方法 | |
JP2018078485A (ja) | 情報処理装置および情報処理装置の起動方法 | |
JP2004145730A (ja) | 画像形成装置 | |
JP2013200602A (ja) | 画像処理装置 | |
JP2013152509A (ja) | 画像処理装置 | |
JP2005094301A (ja) | 画像形成装置 | |
US20110047339A1 (en) | Information processing apparatus and method of backing up memory in said apparatus | |
JPH09254485A (ja) | 画像形成装置 | |
JP2009100103A (ja) | 印刷装置 | |
JP2006236006A (ja) | 印刷装置、プログラムおよび記録媒体 | |
JPH05150915A (ja) | 画像形成装置 | |
JP6171505B2 (ja) | 情報処理装置およびプログラム | |
JP2001092603A (ja) | 印刷制御装置および印刷制御方法および記憶媒体 | |
JPH05327955A (ja) | 画像形成装置及び該装置における制御プログラムの処理方法 | |
JP2006252482A (ja) | 装置の起動方法及び画像形成装置 | |
JP2004118267A (ja) | 画像形成装置 | |
JP2000187567A (ja) | 印刷制御方法及び装置 | |
JP2001310507A (ja) | 画像形成装置および画像形成方法 | |
JP2001285600A (ja) | 画像処理装置と該画像処理装置の制御方法 | |
JP2004164473A (ja) | 出力制御装置 | |
JP2000153648A (ja) | 印刷制御装置および印刷制御装置のデバイス駆動制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
JP2003080770A (ja) | 画像印刷システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101008 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5060241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |