JP5819350B2 - 計算機システム及び起動方法 - Google Patents

計算機システム及び起動方法 Download PDF

Info

Publication number
JP5819350B2
JP5819350B2 JP2013124391A JP2013124391A JP5819350B2 JP 5819350 B2 JP5819350 B2 JP 5819350B2 JP 2013124391 A JP2013124391 A JP 2013124391A JP 2013124391 A JP2013124391 A JP 2013124391A JP 5819350 B2 JP5819350 B2 JP 5819350B2
Authority
JP
Japan
Prior art keywords
operating system
control unit
memory
address
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013124391A
Other languages
English (en)
Other versions
JP2015001757A (ja
JP2015001757A5 (ja
Inventor
典充 早川
典充 早川
圭佑 吉田
圭佑 吉田
孝 下城
孝 下城
小長谷 昌利
昌利 小長谷
義仁 中川
義仁 中川
俊臣 森木
俊臣 森木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2013124391A priority Critical patent/JP5819350B2/ja
Priority to US14/260,919 priority patent/US9361124B2/en
Publication of JP2015001757A publication Critical patent/JP2015001757A/ja
Publication of JP2015001757A5 publication Critical patent/JP2015001757A5/ja
Application granted granted Critical
Publication of JP5819350B2 publication Critical patent/JP5819350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4406Loading of operating system
    • G06F9/441Multiboot arrangements, i.e. selecting an operating system to be loaded
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4406Loading of operating system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533Hypervisors; Virtual machine monitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Description

本発明は、一つの計算機上に複数のOSが稼働する計算機システム、及び計算機の起動方法に関する。
近年、物理計算機上のハードウェアリソースを有効に活用するために、一台の物理計算機上で二つ以上のOS(オペレーティングシステム)を起動する技術が注目されている(例えば、特許文献1及び特許文献2参照)。
特許文献1には、「マルチオペレーティングシステム計算機は、優先度が設定された複数のタスクを優先度順に実行する第1のOS(オペレーティングシステム)と、前記第1のOSと異なる第2のOSとを動作OSとして交互に動作させるマルチオペレーティングシステム計算機であって、前記第1のOSが動作OSとして動作しているときに前記複数のタスクのうち所定の優先度が設定された所定のタスクであって動作OSの切替え契機を特定するための切替え契機タスクとして用いられるタスクが実行された場合に、動作OSを前記第1のOSから前記第2のOSに切り替えるOS切替え部」を備えることが記載されている。
また、特許文献2には、「第1のOSと第2のOSとの少なくとも2つのOSを起動するマルチOS起動装置において、(1)メモリ領域を有し、前記メモリ領域に対してメモリ空間が定義される1次記憶部と、(2)セカンドブートローダと、前記第2のOSとを記憶する2次記憶部と、(3)CPUに対する制御情報を示すコンテキストであって前記第1のOS用のコンテキストである第1のコンテキストで動作する前記第1のOSのもとで動作するファーストブートローダを前記第1のコンテキストで動作中の前記第1のOSのもとで動作させることにより、前記第1のOSが管理する第1のメモリ空間として前記第1のコンテキストにより前記1次記憶装置に対して定義された前記1次記憶部のメモリ領域に前記2次記憶部から前記セカンドブートローダと前記第2のOSとを前記ファーストブートローダにロードさせるOS実行部と、(4)前記第1のメモリ空間として定義されたメモリ領域にロードされた前記セカンドブートローダを前記第1のコンテキストで動作中の前記第1のOSのもとで実行することにより前記第2のOSが管理する第2のメモリ空間として定義されるメモリ領域と前記セカンドブートローダ及び前記第2のOSがロードされたメモリ領域とを含む第3のメモリ空間を前記1次記憶部に対して定義する前記セカンドブートローダ用のコンテキストを前記セカンドブートローダに生成させると共に生成された前記セカンドブートローダ用のコンテキストへ前記第1のコンテキストから切り替えさせ、前記セカンドブートローダ用のコンテキストのもとで前記セカンドブートローダを実行することにより前記第3のメモリ空間に含まれる前記第2のメモリ空間として定義された前記1次記憶部のメモリ領域に前記ファーストブートローダによって前記1次記憶部のメモリ領域にロードされた前記第2のOSを前記セカンドブートローダにロードさせると共に前記第2のOS用のコンテキストを生成させ、生成された前記第2のOS用のコンテキストへ前記セカンドブートローダ用のコンテキストから切り替えさせ、前記第2のOS用のコンテキストのもとで前記セカンドブートローダに前記第2のOSの起動を実行させるローダ実行部と」を備えることが記載されている。
特開平11−149385号公報 国際公開第2009/113394号
特許文献1及び特許文献2では、OS1のデバイスドライバが、外部記憶装置からOS2のブートローダ及びイメージファイルを読み出し、OS2用のメモリ領域に書き込むことによって、OS2を起動させることを特徴とする。
しかし、セキュリティ上の理由で、OS1が、OS2のブートローダ及びイメージファイルが格納される記憶領域に対するアクセスが許可されていない場合がある。また、OS1のイメージファイル及びOS2のイメージファイルが異なる外部記憶装置に格納されている場合、OS1のカーネルが古い等の理由によって、OS1が、OS2のイメージファイルが格納される外部記憶装置のデバイスドライバを使用できない場合がある。前述のように、セキュリティ及びハードウェア構成の制限によって、OS2を起動することができない場合が存在する。
本発明は、OS1が直接関与することなく、通常の起動処理と同様の手順に従ってOS2を起動するためのシステム及び起動方法を提供することを目的とする。
本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、複数のオペレーティングシステムが稼働する計算機を複数備える計算機システムであって、前記複数の計算機の各々は、プロセッサ、前記プロセッサに接続される第1のメモリ、前記プロセッサに接続される第2のメモリ、前記プロセッサに接続されるI/Oデバイス、及び前記プロセッサに接続される記憶装置を有し、前記複数のオペレーティングシステムは、第1のオペレーティングシステム及び第2のオペレーティングシステムを含み、前記第2のメモリは、前記第1のオペレーティングシステムの起動時に、前記計算機が備えるハードウェアを制御し、前記第1のオペレーティングシステムの起動処理を実行する第1のハードウェア制御部を格納し、前記記憶装置は、前記第1のオペレーティングシステムの実行イメージである第1のオペレーティングシステムイメージと、前記第1のオペレーティングシステムを起動する第1のオペレーティングシステムブートローダと、前記第2のオペレーティングシステムの実行イメージである第2のオペレーティングシステムイメージと、前記第2のオペレーティングシステムを起動する第2のオペレーティングシステムブートローダと、前記第2のオペレーティングシステムの起動時に、前記計算機が備えるハードウェアを制御し、前記第2のオペレーティングシステムの起動処理を実行する第2のハードウェア制御部と、前記第2のハードウェア制御部が参照する情報が格納される前記第1のメモリにおける記憶領域の絶対アドレスであるアドレスデータを書き換えるアドレス書換部と、を格納し、前記第2のハードウェア制御部は、当該第2のハードウェア制御部を起動するための起動部を含み、前記プロセッサは、電源が投入された場合、前記第2のメモリに格納される前記第1のハードウェア制御部を前記第1のメモリに書き込み、前記第1のハードウェア制御部を実行し、前記第1のハードウェア制御部は、前記記憶装置から前記第2のハードウェア制御部、及び前記アドレス書換部を読み出して、前記第1のメモリの所定の記憶領域に書き込み、前記第2のハードウェア制御部に含まれる前記起動部が格納される記憶領域の先頭アドレスを取得して、ベースアドレスデータとして前記第1のメモリに書き込み、前記記憶装置から前記第1のオペレーティングシステムブートローダを読み出して、前記第1のメモリに書き込み、前記第1のメモリに書き込まれた第1のオペレーティングシステムブートローダを起動し、前記第1のオペレーティングシステムブートローダは、前記記憶装置から前記第1のオペレーティングシステムイメージを読み出して、前記第1のメモリに書き込み、前記第1のメモリに書き込まれた第1のオペレーティングシステムイメージを実行することによって前記第1のオペレーティングシステムを起動し、前記第1のオペレーティングシステムは、前記アドレス書換部を起動し、前記アドレス書換部は、前記第1のメモリに書き込まれたベースアドレスデータを取得し、書換対象のアドレスデータが格納される記憶領域のアドレスである対象アドレスを取得し、前記取得されたベースアドレスデータに基づいて、前記取得された対象アドレスに対応する記憶領域に格納される前記アドレスデータを書き換え、前記起動部を起動し、前記起動部は、前記書き換えられたアドレスデータを用いて、前記第2のハードウェア制御部を起動し、前記第2のハードウェア制御部は、前記記憶装置から前記第2のオペレーティングシステムブートローダを読み出して、前記第1のメモリに書き込み、前記第1のメモリに書き込まれた第2のオペレーティングシステムブートローダを起動し、前記第2のオペレーティングシステムブートローダは、前記記憶装置から前記第2のオペレーティングシステムイメージを読み出して、前記第1のメモリに書き込み、前記第1のメモリに書き込まれた第2のオペレーティングシステムイメージを実行することによって前記第2のオペレーティングシステムを起動することを特徴する。
本発明によれば、第1のOSが直接関与することなく第2のOSを起動することができる。また、アドレス書換部がアドレスデータを書き換えることによって、第2のハードウェア制御部がどの記憶領域に書き込まれても正常に動作することができる。
前述した以外の課題、構成及び効果は、以下の実施形態の説明によって明らかにされる。
本発明の実施例1における計算機システムの構成の一例を示す説明図である。 本発明の実施例1における第2のHW制御プログラムの構成例を示す説明図である。 本発明の実施例1における第1のHW制御プログラムの構成例を示す説明図である。 本発明の実施例1におけるアドレスデータ書換モジュールの構成例を示す説明図である。 本発明の実施例1におけるリソース範囲定義情報の一例を示す説明図である。 本発明の実施例1の書換対象アドレス情報の一例を示す説明図である。 本発明の実施例1における計算機システムの起動処理を説明するシーケンス図である。 本発明の実施例1における計算機システムの起動処理を説明するシーケンス図である。 本発明の実施例1における計算機システムの起動処理を説明するシーケンス図である。 本発明の実施例1における計算機システムの起動処理を説明するシーケンス図である。 本発明の実施例1における第2の制御部用ローダのアドレスデータの変化の状態を示す説明図である。
以下、図面を用いて実施例について説明する。
図1は、本発明の実施例1における計算機システムの構成の一例を示す説明図である。
本実施例の計算機システムは、物理計算機10、第1の外部記憶装置20、及び第2の外部記憶装置30から構成される。物理計算機10は、第1の外部記憶装置20及び第2の外部記憶装置30と直接、又は、ネットワークを介して接続される。ネットワークとしては、WAN、及びLAN等が考えられる。なお、物理計算機10は、装置内部に記憶装置を備えていてもよい。
物理計算機10は、所定の処理を実行するOSが稼働する計算機である。本実施例では、第1のOS270及び第2のOS280の二つのOSが稼働するものとする。なお、第1のOS270及び第2のOS280は、一般的なOS及び仮想化機能を提供するハイパバイザのいずれを適用してよい。以下の説明では、第1のOS270を一般的なOS、第2のOS280をハイパバイザであるものとする。
また、本実施例では、第1のOS270及び第2のOS280を並列に稼働させる。具体的には、第1のOS270の起動後、第2のOS280を起動させる起動方式を採用する。また、第2のOS280は、一般的な起動手順に沿って起動するようにする。
これによって、第1のOS270によって第2のOS280のOSイメージが扱われないため、セキュリティ面の課題を解決することができる。また、第1のOS270のデバイスドライバに依存することなく第2のOS280を起動することができる。
物理計算機10は、ハードウェアリソース100として複数のプロセッサ、複数のメモリ、複数のI/Oデバイス、及びROM108を備える。
プロセッサは、メモリに格納されるプログラムを実行する。プロセッサがプログラムを実行することによって、OS等の機能が実現される。以下、プログラムを主体に処理を説明する場合、当該プログラムがプロセッサによって実行されていることを示す。
メモリは、プロセッサによって実行されるプログラム及び当該プログラムの実行に必要な情報を格納する。また、メモリは、各プログラムのワークエリアを含む。
I/Oデバイスは、外部装置と接続し、外部から情報を入力し、外部に情報を出力するためのデバイスである。例えば、I/Oデバイスとしては、ネットワークインタフェース、及びディスクインタフェース等が考えられる。
ROM108は、OSの起動時に用いられる第1のHW(ハードウェア)制御プログラム210を格納するための専用の記憶媒体である。第1のHW制御プログラム210は、第1の外部記憶装置20等に格納されてもよい。なお、第1のHW制御プログラム210としては、BIOS(Basic Input/Output System)が考えられる。
第1のHW制御プログラム210は、OSの起動処理時に、物理計算機10のハードウェアリソース100を制御し、OSブートローダ及びOSイメージ等、OSの起動に必要なプログラムを外部記憶装置から読み出し、読み出されたプログラムをメモリに書き込む。
第1の外部記憶装置20及び第2の外部記憶装置30は、物理計算機10がOSを起動するために必要なプログラム及び情報を格納する装置である。
第1の外部記憶装置20及び第2の外部記憶装置30は、例えば、HDD(Hard Disk Drive)及びSSD(Solid State Drive)等の記憶媒体が考えられる。また、第1の外部記憶装置20及び第2の外部記憶装置30は、コントローラ及び複数の記憶媒体を備えるストレージシステムであってもよい。
物理計算機10は、第1の外部記憶装置20及び第2の外部記憶装置30からプログラム及び情報を読み出し、複数のOSを起動させる。ここで、第1の外部記憶装置20及び第2の外部記憶装置30に格納されるプログラム及び情報について説明する。
第1の外部記憶装置20は、プログラムとして、第1のOSブートローダ240、第1のOSイメージ250、アドレスデータ書換モジュール220、及び第2のHW制御プログラム230を格納し、また、情報としてリソース範囲定義情報260を格納する。
第1のOSイメージ250は、第1のOS270のOSイメージである。
第1のOSブートローダ240は、第1のOSイメージ250を用いて第1のOS270を起動する。本実施例では、第1のOSブートローダ240は、第1の外部記憶装置20から第1のOSイメージ250を読み出し、第1のOSイメージ250を第1の分割メモリ102に書き込み、第1のOS270を起動する。
第2のHW制御プログラム230は、OSの起動処理時に、物理計算機10のハードウェアリソース100を制御し、OSブートローダ及びOSイメージ等、OSの起動に必要なプログラムを外部記憶装置から読み出し、読み出されたプログラムをメモリに書き込む。
アドレスデータ書換モジュール220は、第2のHW制御プログラム230の起動時にアドレスデータを書き換え、その後、第2のHW制御プログラム230を起動する。ここで、アドレスデータは、第2のHW制御プログラム230の起動時に参照される関数等が格納される記憶領域の先頭アドレス(ポインタ)である。
リソース範囲定義情報260は、ハードウェアリソース100の割り当てに関する情報を格納する。なお、リソース範囲定義情報260の詳細については、図5を用いて後述する。
第2の外部記憶装置30は、プログラムとして、第2のOSブートローダ245及び第2のOSイメージ255を格納する。
第2のOSイメージ255は、第2のOS280のOSイメージである。
第2のOSブートローダ245は、第2のOSイメージ255を用いて第2のOS280を起動する。本実施例では、第2のOSブートローダ245は、第2の外部記憶装置30から第2のOSイメージ255を読み出し、第2のOSイメージ255を第2の分割メモリ105に書き込み、第2のOS280を起動する。
なお、第2のOSブートローダ245及び第2のOSイメージ255は、第1の外部記憶装置20に格納されてもよい。
ハードウェアリソース100は、リソース範囲定義情報260に基づいて割り当てられる。本実施例では、OS等の各プログラムが排他的に使用するハードウェアリソースと、各プログラムが共有して使用するハードウェアリソースとに分けられる。
ここで、排他的に使用するハードウェアリソースは、当該ハードウェアリソースが割り当てられたプログラムが占有的に使用し、他のプログラムが使用できないハードウェアリソースを示す。
以下の説明では、リソース範囲定義情報260に基づいて分割されたハードウェアリソース100を分割ハードウェアリソース100と記載する。本実施例では、分割ハードウェアリソース100には、分割プロセッサ、分割メモリ、分割共有メモリ、及び分割I/Oデバイスが含まれる。
また、以下の説明では、分割ハードウェアリソース、及び分割ハードウェアリソース上の稼働するプログラムをまとめてOSセグメントと記載する。本実施例では、一つのOSセグメントに一つのOSが稼働するものとする。
本実施例では、物理計算機10には、第1のOSセグメント301及び第2のOSセグメント302の二つのOSセグメントが存在する。
第1のOSセグメント301には、第1の分割ハードウェアリソース111が割り当てられる。第1の分割ハードウェアリソース111は、第1の分割プロセッサ101、第1の分割メモリ102、第1の分割I/Oデバイス103、及び分割共有メモリ107を含む。また、第1の分割ハードウェアリソース111上では、第1のHW制御プログラム210、第1のOSブートローダ240、及び第1のOS270が稼働する。
第2のOSセグメント302には、第2の分割ハードウェアリソース112が割り当てられる。第2の分割ハードウェアリソース112は、第2の分割プロセッサ104、第2の分割メモリ105、第2の分割I/Oデバイス106、及び分割共有メモリ107を含む。また、アドレスデータ書換モジュール220、第2のHW制御プログラム230、第2のOSブートローダ245、及び第2のOS280が稼働する。
前述したように、各OSセグメントに含まれるプログラムは、当該OSセグメントに割り当てられた分割ハードウェアリソースのみを使用し、他のOSセグメントに割り当てられた分割ハードウェアリソースは使用しない。
ただし、後述するように、第2のOSセグメント用起動モジュール271を実行する第1の分割プロセッサ101は、第2のOS280の起動時に、第2の分割プロセッサ104に起動命令を発行することによって、当該第2の分割プロセッサ104を起動させる。ただし、当該処理は、第2のOSセグメント302の初期起動時にのみ許可される処理である。また、当該処理は、単に、分割プロセッサを起動させる処理であり、第1のOSセグメント301が、占有的に使用するわけではないため、セキュリティ及びハードウェアリソースの割当ポリシ等の問題は発生しない。
ここで、OSセグメント上で稼働するプログラムについて説明する。なお、第1の外部記憶装置20と同一のプログラムについては説明を省略する。
第1のOSセグメント301上では、第1のHW制御プログラム210、第1のOSブートローダ240、及び第1のOS270が稼働する。
第1のOS270は、第1の分割ハードウェアリソース111上で稼働するOSである。第1のOS270は、第2のOSセグメント用起動モジュール271を含む。
第2のOSセグメント用起動モジュール271は、第2のOS280を起動させるための命令を発効する。具体的には、第2のOSセグメント用起動モジュール271は、第2の分割プロセッサ104の起動を指示する。
なお、第2のOSセグメント用起動モジュール271を実行する第1の分割プロセッサ101が、第2の分割プロセッサ104を操作(起動)することになる。しかし、第2のOSセグメント302に割り当てられた第2の分割ハードウェアリソース112の初期起動時に限り許可される処理であり、セキュリティ面の問題も発生しない。
第2のOSセグメント302上では、アドレスデータ書換モジュール220、第2のHW制御プログラム230、第2のOSブートローダ245、及び第2のOS280が稼働する。
本実施例の第2のOS280は、ハイパバイザに対応するハイパバイザは、第2の分割ハードウェアリソース112を用いて複数のLPAR290を生成し、生成されたLPAR290上で複数のゲストOS295を稼働させる。本実施例のハイパバイザは、リソース管理部281及びプロセススケジュール部282を有する。
リソース管理部281は、リソース範囲定義情報260に基づいて、第2の分割ハードウェアリソース112を管理する。プロセススケジュール部282は、第2の分割ハードウェアリソース112を用いて生成されたLPAR290上にゲストOS295を稼働させる。
図2は、本発明の実施例1における第2のHW制御プログラム230の構成例を示す説明図である。
第2のHW制御プログラム230は、第2のOS280の起動時に実行されるプログラムである。第2のHW制御プログラム230は、第2の制御部用ローダ231、第2の制御部232及び書換対象アドレス情報233を含む。
第2の制御部用ローダ231は、第2の制御部232を起動する。具体的には、第2の制御部用ローダ231は、第2の分割メモリ105の空き領域に第2の制御部232を書き込み、当該第2の制御部232を起動する。
本実施例では、後述するアドレスデータ書換モジュール220によって、第2の制御部用ローダ231が保持するアドレスデータに関する情報が変換される。
第2の制御部232は、第2の制御部用ローダ231によって起動された後、第2の分割ハードウェアリソース112を制御する。また、第2の制御部232は、第2の外部記憶装置30から第2のOSブートローダ245を読み出し、第2の分割メモリ105に読み出された第2のOSブートローダ245を書き込む。その後、第2の制御部232は、第2の分割メモリ105に書き込まれた第2のOSブートローダ245を起動する。
書換対象アドレス情報233は、書換対象のアドレスデータが格納される記憶領域に関する情報を格納する。書換対象アドレス情報233の詳細については、図6を用いて後述する。
一般的な計算機には、計算機のハードウェアリソースを制御するHW制御プログラムが存在する。HW制御プログラムは、OSの起動時に、OSイメージより先にメモリに書き込まれ、実行される。
図2に示すように、一般的なHW制御プログラムは、制御部用ローダを含む。制御部用ローダは、計算機の起動時に最初に実行されるプログラムである。そのため、制御部用ローダは、関数等の一部のデータの読み出しについては、絶対アドレスで表記されたアドレスデータを参照するように設定されている。
二つのOSを独立に起動させるために、一つの計算機上に二つの異なるHW制御プログラムを実行する場合、アドレスデータが重複することによって、制御部用ローダが正常に動作しない可能性がある。また、HW制御プログラムをそれぞれ異なる記憶領域に書き込んだ場合であっても、同様の問題が発生する。
すなわち、HW制御プログラムは、分割メモリに書き込まれた場合、格納される記憶領域が通常の記憶領域と異なる。そのため、アドレスデータが示す参照先のアドレスが不適切なアドレスとなり、制御部用ローダが正常に動作しない可能性がある。
本発明では、第2のHW制御プログラム230が書き込まれる記憶領域に依存することなく、第2の制御部用ローダ231が正常に動作するための機能を提供する。
具体的には、アドレスデータ書換モジュール220が、第2のHW制御プログラム230が書き込まれた記憶領域に対応させて、第2の制御部用ローダ231に設定されるアドレスデータを書き換える。これによって、参照先のアドレスが適切なアドレスに変更されるため、第2の制御部用ローダ231は、正常に関数等を呼び出し、処理を実行することができる。
なお、第2の制御部232は、第2の制御部用ローダ231によって第2の分割メモリ105の空き領域に書き込まれ、起動される。したがって、第2の制御部用ローダ231が正常に稼働することによって、第2の制御部232が第1の分割メモリ102上で稼働するという問題は発生しない。
図3は、本発明の実施例1における第1のHW制御プログラム210の構成例を示す説明図である。
第1のHW制御プログラム210は、第1のOS270の起動時、すなわち、システム起動時に実行されるプログラムである。第1のHW制御プログラム210は、第1の制御部用ローダ211、第1の制御部212、及びベースアドレスデータ213を含む。
第1の制御部用ローダ211は、第1の制御部212を起動する。具体的には、第1の制御部用ローダ211は、第1の分割メモリ102の空き領域に第1の制御部212を書き込み、当該第1の制御部212を起動する。
第1の制御部212は、第1の制御部用ローダ211によって起動された後、第1の分割ハードウェアリソース111を制御する。本実施例の第1の制御部212は、第1のOS270を起動する前に、以下のような処理を実行する。
第1の制御部212は、アドレスデータ書換モジュール220、及び第2のHW制御プログラム230を第1の外部記憶装置20から読み出し、第2の分割メモリ105に読み出されたアドレスデータ書換モジュール220、及び第2のHW制御プログラム230を書き込む。
第1の制御部212は、HW制御プログラム2に含まれる第2の制御部用ローダ231が格納される記憶領域の先頭アドレスを取得し、取得されたアドレスをベースアドレスデータ213として保持する。さらに、第1の制御部212は、ベースアドレスデータ213を、第2の分割メモリ105の特定の記憶領域に書き込む。
なお、当該記憶領域は、予め、定義された記憶領域であるものとする。また、アドレスデータ書換モジュール220は、当該記憶領域を参照するように予め設定されているものとする。
前述した処理が完了した後、第1の制御部212は、第1の外部記憶装置20から第1のOSブートローダ240を読み出し、第1の分割メモリ102に読み出された第1のOSブートローダ240を書き込む。その後、第1の制御部212は、第1の分割メモリ102に書き込まれた第1のOSブートローダ240を起動する。
ベースアドレスデータ213は、第2の制御部用ローダ231が格納される記憶領域の先頭アドレスである。
図4は、本発明の実施例1におけるアドレスデータ書換モジュール220の構成例を示す説明図である。
アドレスデータ書換モジュール220は、第2の制御部用ローダ231が保持するアドレスデータを変換する。アドレスデータ書換モジュール220は、第1のOS270起動前に、第1のHW制御プログラム210によって、第1の外部記憶装置20から読み出され、第2の分割メモリ105に書き込まれる。また、アドレスデータ書換モジュール220は、第2のOSセグメント用起動モジュール271によって起動される。
アドレスデータ書換モジュール220は、アドレスデータ書換部221、及び第2のHW制御プログラム用ローダ222を含む。
アドレスデータ書換部221は、第2の制御部用ローダ231におけるアドレスデータを変換する。具体的には、以下のような処理が実行される。
アドレスデータ書換部221は、第2のHW制御プログラム230のリロケーションセクションを参照することによって、アドレスデータが格納される記憶領域のアドレスを取得する。
アドレスデータ書換部221は、取得されたアドレスに対応する記憶領域に格納されるアドレスデータに、ベースアドレスデータ213を加算することによって、当該アドレスデータを書き換える。
なお、予め、第2のHW制御プログラム230にアドレスデータが格納される記憶領域のアドレスの情報が含まれる場合、アドレスデータ書換モジュール220は、第2のHW制御プログラム230に含まれる情報を参照することによって、当該アドレスデータが含まれる記憶領域のアドレスを取得してもよい。
第2のHW制御プログラム用ローダ222は、第2のHW制御プログラム230に含まれる第2の制御部用ローダ231のアドレスデータが書き換えられた後、当該第2の制御部用ローダ231を起動する。
書き換えられたアドレスデータは、第2の分割メモリ105の所定の記憶領域に対応するアドレスデータに変換されているため、第2の制御部用ローダ231は、書き換えられたアドレスデータに基づいて、関数等を正しく参照することができる。したがって、第2の制御部用ローダ231は、正常に動作することができる。
図5は、本発明の実施例1におけるリソース範囲定義情報260の一例を示す説明図である。
リソース範囲定義情報260は、分割ハードウェアリソースとして割り当てるハードウェアリソース100の範囲(割当量、割当数等)に関する情報を格納する。本実施例では、リソース範囲定義情報260は、プロセッサの定義情報261、メモリの定義情報262、及びI/Oデバイスの定義情報263を含む。
プロセッサの定義情報261は、プロセッサ番号2611及び属性2612を含む。プロセッサ番号2611は、物理計算機10が備えるプロセッサを一意に識別するための識別番号である。属性2612は、プロセッサの割り当て属性を示す情報である。
各OSセグメントが共有して使用するプロセッサの場合、属性2612には共有して使用する旨の情報が格納される。例えば、属性2612には「共有」が格納される。
また、OSセグメントが占有的に使用するプロセッサの場合、属性2612にはOSセグメントを特定するための情報が格納される。例えば、第1のOSセグメント301に割り当てられるプロセッサの場合、属性2612には「第1の分割プロセッサ」が格納される。これによって、各OSセグメントが占有的に使用するプロセッサを定義することができる。
図5に示す例では、プロセッサ番号2611が奇数の識別番号であるプロセッサは、第1のOSセグメント301に割り当てられる第1の分割プロセッサ101として定義され、プロセッサ番号2611が偶数の識別番号であるプロセッサは、第2のOSセグメント302に割り当てられる第2の分割プロセッサ104として定義される。
メモリの定義情報262は、範囲始点2621、範囲終点2622、及び属性2623を含む。
範囲始点2621及び範囲終点2622は、分割メモリとして割り当てる記憶領域の始点及び終点のアドレスである。属性2623は、記憶領域の割り当て属性を示す情報である。なお、範囲始点2621及び範囲終点2622の代わりに、記憶領域の先頭アドレス及び記憶領域の長さを、記憶領域を特定する情報として用いてもよい。
各OSセグメントが共有して使用する記憶領域、すなわち、分割共有メモリの場合、属性2623には「共有」が格納される。
また、OSセグメントが占有的に使用する記憶領域の場合、属性2623にはOSセグメントを特定するための情報が格納される。例えば、第1のOSセグメント301に割り当てられる記憶領域の場合、属性2623には「第1の分割メモリ」が格納される。これによって、各OSセグメントが占有的に使用する記憶領域、すなわち、分割メモリを定義することができる。
図5に示す例では、物理アドレス1から物理アドレス2の範囲の記憶領域は、第1のOSセグメント301に割り当てられる第1の分割メモリ102として定義され、物理アドレス3から物理アドレス4の範囲の記憶領域は、第2のOSセグメント302に割り当てられる第2の分割メモリ105として定義される。また、物理アドレス2から物理アドレス3の範囲の記憶領域は、第1のOSセグメント301及び第2のOSセグメント302に割り当てられる分割共有メモリ107として定義される。
I/Oデバイスの定義情報263は、I/Oデバイス番号2631及び属性2632を含む。I/Oデバイス番号2631は、物理計算機10が備えるI/Oを一意に識別するための識別番号である。属性2632は、I/Oデバイスの割り当て属性を示す情報である。
各OSセグメントが共有して使用するI/Oデバイスの場合、属性2632には共有して使用する旨の情報が格納される。例えば、属性2632には「共有」が格納される。
また、OSセグメントが占有的に使用するI/Oデバイスの場合、属性2632にはOSセグメントを特定するための情報が格納される。例えば、第1のOSセグメント301に割り当てられるI/Oデバイスの場合、属性2632には「第1の分割I/Oデバイス」が格納される。これによって、各OSセグメントが占有的に使用するI/Oデバイスを定義することができる。
図5に示す例では、I/Oデバイス番号2631が奇数の識別番号であるI/Oデバイスは、第1のOSセグメント301に割り当てられる第1の分割I/Oデバイス103として定義され、I/Oデバイス番号2631が偶数の識別番号のI/Oデバイスは、第2のOSセグメント302に割り当てられる第2の分割I/Oデバイス106として定義される。
図6は、本発明の実施例1の書換対象アドレス情報233の一例を示す説明図である。
書換対象アドレス情報233は、第2の制御部用ローダ231が格納される記憶領域の先頭アドレスからのオフセットを格納する。
図7A、図7B、図7C、及び図7Dは、本発明の実施例1における計算機システムの起動処理を説明するシーケンス図である。
物理計算機10に電源が投入されると、まず、ROM108に格納される第1のHW制御プログラム210の第1の制御部用ローダ211が起動する。第1の制御部用ローダ211は、第1のHW制御プログラム210をメモリに書き込み、第1の制御部212を起動する(ステップS101)。その後、第1の制御部用ローダ211は、処理を終了する(ステップS102)。
本実施例では、第1の分割プロセッサ101に含まれる一つのプロセッサが、第1の制御部用ローダ211を実行し、また、第1の制御部用ローダ211によって起動された第1の制御部212を実行する。また、第1の制御部212は、第1の分割メモリ102の記憶領域に書き込まれる。
なお、第1の制御部用ローダ211及び第1の制御部212を実行するプロセッサ、及び第1のHW制御プログラム210が書き込まれる記憶領域は、前述したものに限定されず、システム構成に合わせて適宜変更できる。
以下の説明では、第2の制御部用ローダ231を実行する一つの第1の分割プロセッサ101を第1の起動用プロセッサとも記載する。
第1の制御部212は、起動後、第1の外部記憶装置20から、リソース範囲定義情報260を読み出し、読み出されたリソース範囲定義情報260を分割共有メモリ107に書き込む(ステップS111)。
第1の制御部212は、第1の外部記憶装置20からアドレスデータ書換モジュール220及び第2のHW制御プログラム230を読み出し、リソース範囲定義情報260に基づいて、読み出されたアドレスデータ書換モジュール220及び第2のHW制御プログラム230を第2の分割メモリ105に書き込む(ステップS112)。
第1の制御部212は、第2の分割メモリ105に書き込まれた第2のHW制御プログラム230に含まれる第2の制御部用ローダ231が格納される記憶領域の先頭アドレスを取得する(ステップS113)。第1の制御部212は、取得された先頭アドレスをベースアドレスデータ213として保持する。
第1の制御部212は、リソース範囲定義情報260に基づいて、第2の分割メモリ105にベースアドレスデータ213を書き込む(ステップS114)。本実施例では、第1の制御部212は、第2の分割メモリ105の記憶領域のうち、予め、定義された記憶領域にベースアドレスデータ213を書き込む。
第1の制御部212は、第1のOSブートローダ240を第1の外部記憶装置20から読み出し、第1の分割メモリ102に読み出された第1のOSブートローダ240を書き込み、第1のOSブートローダ240を起動する(ステップS115)。その後、第1の制御部212は、処理を終了する。第1のOSブートローダ240は、第1の起動用プロセッサによって実行される。
なお、第1の制御部212は、第2の分割メモリ105へのアクセスを行っているが、第1のOS270起動前の処理であり、第1のOS270によって第2のOS280のデータを直接扱われることはない。したがって、セキュリティ上の問題は発生しない。
第1のOSブートローダ240は、起動後、第1の外部記憶装置20から第1のOSイメージ250を読み出し、リソース範囲定義情報260に基づいて、読み出された第1のOSイメージ250を第1の分割メモリ102に書き込む(ステップS121)。
第1のOSブートローダ240は、第1のOSイメージ250を用いて、第1のOS270を起動する(ステップS122)。その後、第1のOSブートローダ240は、処理を終了する。第1の起動用プロセッサが、第1のOSイメージ250を用いて、第1のOS270を起動する。
第1のOS270は、起動後、リソース範囲定義情報260に基づいて、第1のOS270が使用する第1の分割プロセッサ101を起動する(ステップS131)。これ以降、第1のOS270は、第1の分割プロセッサ101を用いて稼働する。
第1のOS270は、第2のOSセグメント用起動モジュール271を起動する(ステップS132)。その後、第1のOS270は、通常の処理を実行する。なお、本発明は、第1のOS270が実行する処理の種類に限定されない。
第2のOSセグメント用起動モジュール271は、起動後、第2の分割プロセッサ104を起動させ、アドレスデータ書換モジュール220の起動を指示する(ステップS141)。その後、第2のOSセグメント用起動モジュール271は、処理を終了する。
具体的には、第2のOSセグメント用起動モジュール271は、第2の分割プロセッサ104のうちの少なくとも一つのプロセッサの起動命令を発行する。以下、第2のOSセグメント用起動モジュール271によって起動される第2の分割プロセッサ104を第2の起動用プロセッサとも記載する。
なお、ステップS141の処理は、第2のOSセグメント302の初期起動時にのみ許可される処理である。また、当該処理は、単に、分割プロセッサを起動させる処理であり、第1のOSセグメント301が、占有的に使用するわけではないため、セキュリティ及びハードウェアリソースの割当ポリシ等の問題は発生しない。
第2のOSセグメント用起動モジュール271によって起動された第2の起動用プロセッサは、リソース範囲定義情報260に基づいて、第2の分割メモリ105に書き込まれるアドレスデータ書換モジュール220を実行する。これによって、最初に、アドレスデータ書換部221が起動される。
アドレスデータ書換部221は、起動後、第2の制御部用ローダ231に設定されるアドレスデータを書き換える(ステップS201)。具体的には、以下のような処理が実行される。
まず、アドレスデータ書換部221は、第2の分割メモリ105に書き込まれた第2のHW制御プログラム230から書換対象アドレス情報233を取得する。これによって、書換対象のアドレスデータが特定される。
アドレスデータ書換部221は、第2の分割メモリ105に書き込まれるベースアドレスデータ213を取得する。
アドレスデータ書換部221は、書換対象アドレス情報233に基づいて、書換対象のアドレスデータが格納される記憶領域のアドレスデータに、ベースアドレスデータ213の値を加算することによって、アドレスデータを書き換える。例えば、第2の制御部用ローダ231のバイナリコードが書き換えられる。
以上がステップS201の処理の説明である。
次に、アドレスデータ書換部221は、第2のHW制御プログラム用ローダ222を起動する(ステップS202)。その後、アドレスデータ書換部221は、処理を終了する。第2のHW制御プログラム用ローダ222は、第2の起動用プロセッサによって実行される。
第2のHW制御プログラム用ローダ222は、起動後、第2の制御部用ローダ231を起動する(ステップS211)。その後、第2のHW制御プログラム用ローダ222は、処理を終了する。第2の制御部用ローダ231は、第2の起動用プロセッサによって実行される。
第2の制御部用ローダ231は、起動後、第2の制御部232を起動する(ステップS221)。その後、第2の制御部用ローダ231は、処理を終了する。第2の制御部232は、第2の起動用プロセッサによって実行される。
本実施例では、第2の制御部用ローダ231は、書き換えられたアドレスデータを用いて処理を実行するため、不正なアドレスに基づくエラーは発生しない。なお、第2の制御部用ローダ231が実行する処理は、公知のものであるため詳細な説明は省略する。
第2の制御部232は、第2のOSブートローダ245を第2の外部記憶装置30から読み出し、第2の分割メモリ105に読み出された第2のOSブートローダ245を書き込み、第2のOSブートローダ245を起動する(ステップS231)。その後、第2の制御部232は、処理を終了する。第2のOSブートローダ245は、第2の起動用プロセッサによって実行される。
第2のOSブートローダ245は、起動後、第2の外部記憶装置30から第2のOSイメージ255を読み出し、リソース範囲定義情報260に基づいて、読み出された第2のOSイメージ255を第2の分割メモリ105に書き込む(ステップS241)。
第2のOSブートローダ245は、第2のOSイメージ255を用いて、第2のOS280を起動する(ステップS242)。その後、第2のOSブートローダ245は、処理を終了する。第2のプロセッサが、第2のOSイメージ255を用いて、第2のOS280を起動する。第2のOS280は、第2の起動用プロセッサによって実行される。
第2のOS280は、起動後、リソース範囲定義情報260に基づいて、第2のOS280が使用する第2の分割プロセッサ104を起動する(ステップS251)。これ以降、第2のOS280は、第2の分割プロセッサ104を用いて稼働する。
図8は、本発明の実施例1における第2の制御部用ローダ231のアドレスデータの変化の状態を示す説明図である。
記憶領域400は、物理計算機10が備えるメモリによって提供されるメモリの記憶領域を示す。本実施例では、P_Ad1(物理アドレス1)からP_Ad2(物理アドレス2)までの記憶領域が第1の分割メモリ102に対応し、P_Ad2(物理アドレス2)からP_Ad3(物理アドレス3)までの記憶領域が分割共有メモリ107に対応し、P_Ad3(物理アドレス3)からP_Ad4(物理アドレス4)までの記憶領域が第2の分割メモリ105に対応する。
また、メモリマップ401は、アドレスデータが書き換えられる前の第2の制御部用ローダ231のメモリマップを示し、メモリマップ402は、アドレスデータが書き換えられた後の第2の制御部用ローダ231のメモリマップを示す。
図8に示す例では、メモリマップ401、402の太枠の範囲、すなわち、Ad_1からAd_29までの範囲に含まれる記憶領域が書換対象のアドレスデータが格納される記憶領域である。
図8に示すように、アドレスデータ書換部221によって、各記憶領域に格納されるアドレスデータは、元のアドレスデータにベースアドレスデータ213の値が加算された値に書き換えられる。
これによって、第2の制御部用ローダ231は、第2の分割メモリ105内の所定のアドレスを参照することによって、正常に動作することができる。すなわち、第2のHW制御プログラム230がどの記憶領域に書き込まれても、当該第2のHW制御プログラム230を正常に動作させることが可能となる。
以上で説明したように、本発明によれば、第2のHW制御プログラム230が第2のOS280の起動処理を行うため、第1のOS270が直接関与することなく、第2のOS280を起動することができる。
また、第2のHW制御プログラム230に含まれる第2の制御部用ローダ231のアドレスデータを予め書き換えることによって、第2のHW制御プログラム230がどの記憶領域に書き込まれても起動させることができる。
したがって、第1のOS270が第2のOS280のデータを扱うことができないシステム構成の場合、第1のHW制御プログラム210のデバイスドライバが、第2の外部記憶装置30に対応していない場合であっても、第2のOS280を起動することができる。
(変形例1)
実施例1では、第2のHW制御プログラム230が書換対象アドレス情報233を保持していたが、本発明はこれに限定されない。この場合、ステップS201の処理は以下のようになる。
アドレスデータ書換部221は、第2の制御部用ローダ231の実行形式のファイルを参照し、当該実行形式のファイルに含まれるリロケーションセクション(リロケーション情報)に基づいて、書換対象のアドレスデータが含まれる記憶領域を特定する。
なお、第2の制御部用ローダ231の実行形式のファイルは、予め、第1の外部記憶装置20等に格納し、第1の制御部212が第2の分割メモリ105に書き込む方法が考えられる。
その他の処理は、実施例1と同一であるため説明を省略する。
(変形例2)
実施例1では、第1の制御部212が、アドレスデータ書換モジュール220及び第2のHW制御プログラム230を第2の分割メモリ105に書き込んでいたが、本発明はこれに限定されない。
一つの方法としては、第1のOSセグメント301上で稼働する任意のプログラムが、アドレスデータ書換モジュール220及び第2のHW制御プログラム230を第2の分割メモリ105に書き込む。この場合、第2の分割メモリ105への一時的なアクセスを可能とするために、以下のような処理が必要となる。
任意のプログラムは、第2の分割メモリ105の一部の記憶領域に対して、書き込み可能なページテーブルを生成し、当該ページテーブルを参照することによって、第1のOS270用の仮想メモリ空間に第2の分割メモリ105の一部の記憶領域をマッピングする。
また、アドレスデータ書換モジュール220及び第2のHW制御プログラム230が第2の分割メモリ105に書き込まれた後、任意のプログラムは、第1のOS270用の仮想メモリ空間にマップされた第2の分割メモリ105の一部の記憶領域のマッピングを解除する。これによって、第2の分割メモリ105へのアクセスが禁止される。
他の方法としては、第1の制御部212が、第2の分割メモリ105ではなく、分割共有メモリ107に、アドレスデータ書換モジュール220及び第2のHW制御プログラム230を書き込む。この場合、第2の分割プロセッサ104が、分割共有メモリ107にアクセスするように設定すればよい。
各実施例では、ソフトウェアによる制御を用いた例について説明したが、その一部をハードウェアによって実現することも可能である。
以上、本発明を添付の図面を参照して詳細に説明したが、本発明はこのような具体的構成に限定されるものではなく、添付した請求の範囲の趣旨内における様々な変更及び同等の構成を含むものである。
10 物理計算機
20 第1の外部記憶装置
30 第2の外部記憶装置
100 ハードウェアリソース
101 第1の分割プロセッサ
102 第1の分割メモリ
103 第1の分割I/Oデバイス
104 第2の分割プロセッサ
105 第2の分割メモリ
106 第2の分割I/Oデバイス
107 分割共有メモリ
108 ROM
111 第1の分割ハードウェアリソース
112 第2の分割ハードウェアリソース
210 第1のHW制御プログラム
211 第1の制御部用ローダ
212 第1の制御部
213 ベースアドレスデータ
220 アドレスデータ書換モジュール
221 アドレスデータ書換部
222 第2のHW制御プログラム用ローダ
230 第2のHW制御プログラム
231 第2の制御部用ローダ
232 第2の制御部
233 書換対象アドレス情報
240 第1のOSブートローダ
245 第2のOSブートローダ
250 第1のOSイメージ
255 第2のOSイメージ
260 リソース範囲定義情報
261 プロセッサの定義情報
262 メモリの定義情報
263 I/Oデバイスの定義情報
270 第1のOS
271 第2のOSセグメント用起動モジュール
280 第2のOS
281 リソース管理部
282 プロセススケジュール部
290 LPAR
295 ゲストOS
301 第1のOSセグメント
302 第2のOSセグメント
400 記憶領域
401 メモリマップ
402 メモリマップ

Claims (8)

  1. 複数のオペレーティングシステムが稼働する計算機を複数備える計算機システムであって、
    前記複数の計算機の各々は、プロセッサ、前記プロセッサに接続される第1のメモリ、前記プロセッサに接続される第2のメモリ、前記プロセッサに接続されるI/Oデバイス、及び前記プロセッサに接続される記憶装置を有し、
    前記複数のオペレーティングシステムは、第1のオペレーティングシステム及び第2のオペレーティングシステムを含み、
    前記第2のメモリは、前記第1のオペレーティングシステムの起動時に、前記計算機が備えるハードウェアを制御し、前記第1のオペレーティングシステムの起動処理を実行する第1のハードウェア制御部を格納し、
    前記記憶装置は、
    前記第1のオペレーティングシステムの実行イメージである第1のオペレーティングシステムイメージと、
    前記第1のオペレーティングシステムを起動する第1のオペレーティングシステムブートローダと、
    前記第2のオペレーティングシステムの実行イメージである第2のオペレーティングシステムイメージと、
    前記第2のオペレーティングシステムを起動する第2のオペレーティングシステムブートローダと、
    前記第2のオペレーティングシステムの起動時に、前記計算機が備えるハードウェアを制御し、前記第2のオペレーティングシステムの起動処理を実行する第2のハードウェア制御部と、
    前記第2のハードウェア制御部が参照する情報が格納される前記第1のメモリにおける記憶領域の絶対アドレスであるアドレスデータを書き換えるアドレス書換部と、を格納し、
    前記第2のハードウェア制御部は、当該第2のハードウェア制御部を起動するための起動部を含み、
    前記プロセッサは、電源が投入された場合、前記第2のメモリに格納される前記第1のハードウェア制御部を前記第1のメモリに書き込み、前記第1のハードウェア制御部を実行し、
    前記第1のハードウェア制御部は、
    前記記憶装置から前記第2のハードウェア制御部、及び前記アドレス書換部を読み出して、前記第1のメモリの所定の記憶領域に書き込み、
    前記第2のハードウェア制御部に含まれる前記起動部が格納される記憶領域の先頭アドレスを取得して、ベースアドレスデータとして前記第1のメモリに書き込み、
    前記記憶装置から前記第1のオペレーティングシステムブートローダを読み出して、前記第1のメモリに書き込み、
    前記第1のメモリに書き込まれた第1のオペレーティングシステムブートローダを起動し、
    前記第1のオペレーティングシステムブートローダは、
    前記記憶装置から前記第1のオペレーティングシステムイメージを読み出して、前記第1のメモリに書き込み、
    前記第1のメモリに書き込まれた第1のオペレーティングシステムイメージを実行することによって前記第1のオペレーティングシステムを起動し、
    前記第1のオペレーティングシステムは、前記アドレス書換部を起動し、
    前記アドレス書換部は、
    前記第1のメモリに書き込まれたベースアドレスデータを取得し、
    書換対象のアドレスデータが格納される記憶領域のアドレスである対象アドレスを取得し、
    前記取得されたベースアドレスデータに基づいて、前記取得された対象アドレスに対応する記憶領域に格納される前記アドレスデータを書き換え、
    前記起動部を起動し、
    前記起動部は、前記書き換えられたアドレスデータを用いて、前記第2のハードウェア制御部を起動し、
    前記第2のハードウェア制御部は、
    前記記憶装置から前記第2のオペレーティングシステムブートローダを読み出して、前記第1のメモリに書き込み、
    前記第1のメモリに書き込まれた第2のオペレーティングシステムブートローダを起動し、
    前記第2のオペレーティングシステムブートローダは、
    前記記憶装置から前記第2のオペレーティングシステムイメージを読み出して、前記第1のメモリに書き込み、
    前記第1のメモリに書き込まれた第2のオペレーティングシステムイメージを実行することによって前記第2のオペレーティングシステムを起動することを特徴する計算機システム。
  2. 請求項1に記載の計算機システムであって、
    前記アドレス書換部は、
    前記第2のハードウェア制御部から前記対象アドレスに関する情報を取得し、
    前記取得された対象アドレスに対応する記憶領域に格納されるアドレスデータに前記ベースアドレスデータを加算することによって、当該アドレスデータを書き換えることを特徴とする計算機システム。
  3. 請求項2に記載の計算機システムであって、
    前記アドレス書換部は、
    前記第2のハードウェア制御部の実行形式のファイルを参照することによって前記対象アドレスに関する情報を取得することを特徴とする計算機システム。
  4. 請求項3に記載の計算機システムであって、
    前記記憶装置は、第1の記憶装置及び第2の記憶装置を含み、
    前記第1の記憶装置は、前記第1のオペレーティングシステムイメージ、前記第1のオペレーティングシステムブートローダ、前記第2のハードウェア制御部、及び前記アドレス書換部を格納し、
    前記第2の記憶装置は、前記第2のオペレーティングシステムイメージ、及び前記第2のオペレーティングシステムブートローダを格納することを特徴とする計算機システム。
  5. 複数のオペレーティングシステムが稼働する計算機における起動方法であって、
    前記計算機は、プロセッサ、前記プロセッサに接続される第1のメモリ、前記プロセッサに接続される第2のメモリ、前記プロセッサに接続されるI/Oデバイス、及び前記プロセッサに接続される記憶装置を備え、
    前記複数のオペレーティングシステムは、第1のオペレーティングシステム及び第2のオペレーティングシステムを含み、
    前記第2のメモリは、前記第1のオペレーティングシステムの起動時に、前記計算機が備えるハードウェアを制御し、前記第1のオペレーティングシステムの起動処理を実行する第1のハードウェア制御部を格納し、
    前記記憶装置は、
    前記第1のオペレーティングシステムの実行イメージである第1のオペレーティングシステムイメージと、
    前記第1のオペレーティングシステムを起動する第1のオペレーティングシステムブートローダと、
    前記第2のオペレーティングシステムの実行イメージである第2のオペレーティングシステムイメージと、
    前記第2のオペレーティングシステムを起動する第2のオペレーティングシステムブートローダと、
    前記第2のオペレーティングシステムの起動時に、前記計算機が備えるハードウェアを制御し、前記第2のオペレーティングシステムの起動処理を実行する第2のハードウェア制御部と、
    前記第2のハードウェア制御部が参照する情報が格納される前記第1のメモリにおける記憶領域の絶対アドレスであるアドレスデータを書き換えるアドレス書換部と、を格納し、
    前記第2のハードウェア制御部は、当該第2のハードウェア制御部を起動するための起動部を含み、
    前記方法は、
    前記プロセッサが、電源が投入された場合、前記第2のメモリに格納される前記第1のハードウェア制御部を前記第1のメモリに書き込み、前記第1のハードウェア制御部を実行する第1のステップと、
    前記プロセッサによって実行される前記第1のハードウェア制御部が、前記記憶装置から前記第2のハードウェア制御部、及び前記アドレス書換部を読み出して、前記第1のメモリの所定の記憶領域に書き込む第2のステップと、
    前記プロセッサによって実行される第1のハードウェア制御部が、前記第2のハードウェア制御部に含まれる前記起動部が格納される記憶領域の先頭アドレスを取得して、ベースアドレスデータとして前記第1のメモリに書き込む第3のステップと、
    前記プロセッサによって実行される前記第1のハードウェア制御部が、前記記憶装置から前記第1のオペレーティングシステムブートローダを読み出して、前記第1のメモリに書き込む第4のステップと、
    前記プロセッサによって実行される前記第1のハードウェア制御部が、前記第1のメモリに書き込まれた第1のオペレーティングシステムブートローダを起動する第5のステップと、
    前記プロセッサによって実行される前記第1のオペレーティングシステムブートローダが、前記記憶装置から前記第1のオペレーティングシステムイメージを読み出して、前記第1のメモリに書き込む第6のステップと、
    前記プロセッサによって実行される前記第1のオペレーティングシステムブートローダが、前記第1のメモリに書き込まれた第1のオペレーティングシステムイメージを実行することによって前記第1のオペレーティングシステムを起動する第7のステップと、
    前記プロセッサによって実行される前記第1のオペレーティングシステムが、前記アドレス書換部を起動する第8のステップと、
    前記プロセッサによって実行される前記アドレス書換部が、前記第1のメモリに書き込まれたベースアドレスデータを取得する第9のステップと、
    前記プロセッサによって実行されるアドレス書換部が、書換対象のアドレスデータが格納される記憶領域のアドレスである対象アドレスを取得する第10のステップと、
    前記プロセッサによって実行されるアドレス書換部が、前記取得されたベースアドレスデータに基づいて、前記取得された対象アドレスに対応する記憶領域に格納される前記アドレスデータを書き換える第11のステップと、
    前記プロセッサによって実行されるアドレス書換部が、前記起動部を起動する第12のステップと、
    前記プロセッサによって実行される前記起動部は、前記書き換えられたアドレスデータを用いて、前記第2のハードウェア制御部を起動する第13のステップと、
    前記プロセッサによって実行される前記第2のハードウェア制御部が、前記記憶装置から前記第2のオペレーティングシステムブートローダを読み出して、前記第1のメモリに書き込む第14のステップと、
    前記プロセッサによって実行される前記第2のハードウェア制御部が、前記第1のメモリに書き込まれた第2のオペレーティングシステムブートローダを起動する第15のステップと、
    前記プロセッサによって実行される前記第2のオペレーティングシステムブートローダが、前記記憶装置から前記第2のオペレーティングシステムイメージを読み出して、前記第1のメモリに書き込む第16のステップと、
    前記プロセッサによって実行される前記第2のオペレーティングシステムブートローダが、前記第1のメモリに書き込まれた第2のオペレーティングシステムイメージを実行することによって前記第2のオペレーティングシステムを起動する第17のステップと、を含むことを特徴する起動方法。
  6. 請求項5に記載の起動方法であって、
    前記第10のステップでは、前記第2のハードウェア制御部から前記対象アドレスに関する情報を取得し、
    前記第11のステップでは、前記取得された対象アドレスに対応する記憶領域に格納されるアドレスデータに前記ベースアドレスデータを加算することによって、当該アドレスデータを書き換えることを特徴とする起動方法。
  7. 請求項6に記載の起動方法であって、
    前記第10のステップでは、前記第2のハードウェア制御部の実行形式のファイルを参照することによって前記対象アドレスに関する情報を取得することを特徴とする起動方法。
  8. 請求項7に記載の起動方法であって、
    前記記憶装置は、第1の記憶装置及び第2の記憶装置を含み、
    前記第1の記憶装置は、前記第1のオペレーティングシステムイメージ、前記第1のオペレーティングシステムブートローダ、前記第2のハードウェア制御部、及び前記アドレス書換部を格納し、
    前記第2の記憶装置は、前記第2のオペレーティングシステムイメージ、及び前記第2のオペレーティングシステムブートローダを格納することを特徴とする起動方法。
JP2013124391A 2013-06-13 2013-06-13 計算機システム及び起動方法 Active JP5819350B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013124391A JP5819350B2 (ja) 2013-06-13 2013-06-13 計算機システム及び起動方法
US14/260,919 US9361124B2 (en) 2013-06-13 2014-04-24 Computer system and startup method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013124391A JP5819350B2 (ja) 2013-06-13 2013-06-13 計算機システム及び起動方法

Publications (3)

Publication Number Publication Date
JP2015001757A JP2015001757A (ja) 2015-01-05
JP2015001757A5 JP2015001757A5 (ja) 2015-06-25
JP5819350B2 true JP5819350B2 (ja) 2015-11-24

Family

ID=52020310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013124391A Active JP5819350B2 (ja) 2013-06-13 2013-06-13 計算機システム及び起動方法

Country Status (2)

Country Link
US (1) US9361124B2 (ja)
JP (1) JP5819350B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6049781B2 (ja) * 2015-02-25 2016-12-21 キヤノン株式会社 画像形成装置、制御方法、及びプログラム
KR102278811B1 (ko) * 2015-12-02 2021-07-19 삼성전자주식회사 모바일 장치를 이용한 호스트 장치의 부팅 방법
US10909077B2 (en) * 2016-09-29 2021-02-02 Paypal, Inc. File slack leveraging
US10223151B2 (en) * 2017-03-17 2019-03-05 International Business Machines Corporation Creating multiple local virtual machines running multiple operating systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996828B1 (en) 1997-09-12 2006-02-07 Hitachi, Ltd. Multi-OS configuration method
JP3546678B2 (ja) 1997-09-12 2004-07-28 株式会社日立製作所 マルチos構成方法
US6772419B1 (en) * 1997-09-12 2004-08-03 Hitachi, Ltd. Multi OS configuration system having an interrupt process program executes independently of operation of the multi OS
CN1658185A (zh) * 2004-02-18 2005-08-24 国际商业机器公司 相互独立地共存多个操作系统的计算机系统与其切换方法
TWI279678B (en) * 2005-09-07 2007-04-21 Mitac Technology Corp Method for fast switching between different operating systems in computer device with multiple operating systems
US7689820B2 (en) * 2006-09-27 2010-03-30 L3 Communications Corporation Rapid-boot computing device with dual operating systems
JP5060241B2 (ja) * 2007-10-10 2012-10-31 キヤノン株式会社 情報処理装置及びその制御方法
US8484452B2 (en) 2008-03-14 2013-07-09 Mitsubishi Electric Corporation Multi-operating system (OS) booting apparatus, multi-OS booting program, recording medium, and multi-OS booting method

Also Published As

Publication number Publication date
JP2015001757A (ja) 2015-01-05
US20140372742A1 (en) 2014-12-18
US9361124B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
JP6050262B2 (ja) 仮想ディスクストレージ技術
US10007546B2 (en) Operating-system exchanges using memory-pointer transfers
RU2398267C2 (ru) Иерархическая виртуализация посредством многоуровневого механизма виртуализации
JP5042848B2 (ja) 仮想マシン・モニタの構成部分を特権化解除するためのシステム及び方法
JP5345652B2 (ja) 部分仮想化マシンに基づく統一格納装置
KR102084816B1 (ko) Bpram을 사용한 소프트웨어 애플리케이션들의 레이아웃 및 실행
US20180004555A1 (en) Provisioning executable managed objects of a virtualized computing environment from non-executable managed objects
JP5584220B2 (ja) コンフィギュレーション空間仮想化
KR102136906B1 (ko) Bpram을 이용한 운영체제의 레이아웃 및 실행
US20040205755A1 (en) Operating systems
US10289564B2 (en) Computer and memory region management method
US10725770B2 (en) Hot-swapping operating systems using inter-partition application migration
TWI443508B (zh) 用於超管理器負載之記憶體管理
JP2011100431A (ja) 仮想マシン制御装置及び仮想マシン制御方法
KR20140002048A (ko) 결합된 가상 그래픽 장치
JP2008033392A (ja) 仮想計算機システム及びその動作方法
US20160034300A1 (en) Information processing devicing and method
JP5778296B2 (ja) 仮想計算機システム、仮想化機構、及びデータ管理方法
JP5819350B2 (ja) 計算機システム及び起動方法
US20190310874A1 (en) Driver management method and host
CN113826072B (zh) 系统管理模式中的代码更新
JP6198858B2 (ja) 計算機、及び、ハイパバイザによる資源スケジューリング方法
JP2015001757A5 (ja)
WO2016014017A1 (en) Operating system device access using a virtual machine
WO2024123439A1 (en) Virtual machine live migration with direct-attached non-volatile memory express device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150930

R150 Certificate of patent or registration of utility model

Ref document number: 5819350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150